JPH03108794A - Manufacture of printed wiring board - Google Patents
Manufacture of printed wiring boardInfo
- Publication number
- JPH03108794A JPH03108794A JP24698689A JP24698689A JPH03108794A JP H03108794 A JPH03108794 A JP H03108794A JP 24698689 A JP24698689 A JP 24698689A JP 24698689 A JP24698689 A JP 24698689A JP H03108794 A JPH03108794 A JP H03108794A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- hole
- layer
- wiring board
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000007747 plating Methods 0.000 claims abstract description 33
- 239000011888 foil Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000003054 catalyst Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 238000005553 drilling Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 9
- 238000009713 electroplating Methods 0.000 abstract description 3
- 238000003475 lamination Methods 0.000 abstract 2
- 238000006555 catalytic reaction Methods 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 239000012266 salt solution Substances 0.000 abstract 1
- 239000000976 ink Substances 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 4
- KDCGOANMDULRCW-UHFFFAOYSA-N 7H-purine Chemical compound N1=CNC2=NC=NC2=C1 KDCGOANMDULRCW-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 235000011962 puddings Nutrition 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XSQUKJJJFZCRTK-UHFFFAOYSA-N Urea Chemical compound NC(N)=O XSQUKJJJFZCRTK-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004202 carbamide Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229920006305 unsaturated polyester Polymers 0.000 description 1
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、プリン1〜配線板の製造方法に関するもの
である。さらに詳しくは、この発明は、スルホールメッ
キ後の金属箔の厚みのバラツキを抑え、エツチング精度
を向上させることのできる新しいプリント配線板の製造
方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial Field of Application) The present invention relates to a method of manufacturing print 1 to a wiring board. More specifically, the present invention relates to a new printed wiring board manufacturing method that can suppress variations in the thickness of metal foil after through-hole plating and improve etching accuracy.
(従来の技術)
従来より、最外層に金属箔を配設した積層板にスルホー
ル穴あけ加工し、このスルホールをメツキした後に金属
箔のエツチングによって回路形成する方法かプリント配
線板の製造法として広く採用されてきている。(Conventional technology) Conventionally, a method has been widely adopted as a method for manufacturing printed wiring boards, in which through-holes are drilled in a laminate with metal foil arranged on the outermost layer, and after the through-holes are plated, a circuit is formed by etching the metal foil. It has been done.
しかしながら、近年のプリント配線板の高密度実装への
要求の高まりとともに回路ファインパターン化のための
エツチング精度の向上が強く求められるようになってき
ており、このための新しい方策が必要になってきている
。However, in recent years, with the increasing demand for high-density packaging on printed wiring boards, there has been a strong demand for improved etching accuracy for creating fine circuit patterns, and new measures have become necessary. There is.
すなわち、従来の方法においては、スルホールメッキに
ともなって金属箔表面にメツキ層が付着し、このなめ金
属箔の厚みのバラツキが避けられず、エツチング精度の
向上には限界があった。That is, in the conventional method, a plating layer adheres to the surface of the metal foil as a result of through-hole plating, and variations in the thickness of the metal foil are unavoidable, which limits the improvement of etching accuracy.
このような問題を解決するための方法として、たとえば
第2図に示したように、最外層に回路形成用の金属箔(
ア)を有する積層板(イ)をドリル等によって穴あけ加
工し、このスルホール(つ)周囲を除いて金属箔表面に
レジスト(1)を印刷し、次いでスルホールメッキ層(
オ)を形成した後にレジスト(1)を剥離してスルホー
ルメッキにともなう金属箔(ア)の厚みの変化をスルホ
ール(つ)周囲に限定することか考えられてもいる。As a method to solve this problem, for example, as shown in Figure 2, a metal foil (for circuit formation) is added to the outermost layer.
Holes are drilled into the laminate (b) having the through-holes (a), a resist (1) is printed on the surface of the metal foil except around the through-holes, and then the through-hole plating layer (
It has also been considered to peel off the resist (1) after forming (e) to limit the change in the thickness of the metal foil (a) due to through-hole plating to the area around the through-holes.
(発明が解決しようとする課題)
しかしなから、この第2図に示した方策による場合にも
、スルホール(つ)の周囲のメツキ層による盛上りが避
けられず、パターニングに際して支障となり、またレジ
ス1へ印刷時のスルホール(つ)との印刷位置づれの発
生も問題として残されていた。(Problem to be solved by the invention) However, even with the measure shown in FIG. Occurrence of printing position misalignment with through holes when printing on No. 1 also remained a problem.
このため、これまでの方法によっては、いずれの場合も
金属箔の厚みバラツキを抑え、エンチング精度を向上さ
せるのは難しいのか実情てあった。For this reason, depending on the methods used so far, it has been difficult to suppress variations in the thickness of metal foil and improve etching accuracy in any case.
この発明は、以上の通りの事情に鑑みてなされかものて
あり、スルホール部分のみのメツキを可能とし、金属箔
の厚みのバラツキを抑えてエツチング精度を向−Iニさ
せることのできるプリン1〜配線板の新しい製造方法を
提供することを目的としている。The present invention has been made in view of the above-mentioned circumstances, and is capable of plating only the through-hole portions, suppressing variations in the thickness of metal foil, and improving etching accuracy. The purpose is to provide a new method for manufacturing wiring boards.
(課題を解決するための手段)
この発明は、上記の課題を解決するものとして、積層板
最外層の金属箔表面に耐メッキレジストインクを印刷し
た後にスルホール穴あけ加工し、次いでスルホールメツ
キすることを特徴とするプリント配線板の製造方法を提
供する。(Means for Solving the Problems) This invention solves the above problems by printing a plating-resistant resist ink on the surface of the metal foil of the outermost layer of a laminate, then drilling through holes, and then plating through holes. A method for manufacturing a printed wiring board with features is provided.
また、さらに詳しくは、この発明は、上記金属箔表面に
耐メツキレシス1〜インクを印刷した後にスルホール穴
あけ加工し、キャタリスト被覆した後にスルホールメッ
キし、次いてインクレジストフィルムを剥離することか
らなる方法を提供する。Further, more specifically, the present invention provides a method comprising printing the metal foil surface with Mekkiresis 1 to ink, drilling through holes, coating the metal foil with a catalyst, performing through hole plating, and then peeling off the ink resist film. I will provide a.
(作 用)
この発明の方法においては、耐メツキレシス1〜インク
を被覆した後にスルホール穴あけ加工し、次いでスルホ
ールメツキするため、最外層金属箔表面にはメツキ層は
付着せず、スルホール周囲にこのメツキ層が盛上ること
もなく、スルホール部分のみをメツキすることができる
。(Function) In the method of the present invention, the through-holes are drilled after being coated with the plating resistance 1 to ink, and then the through-holes are plated. Only the through holes can be plated without the layer building up.
このなめ、金属箔の厚みのバラツキは抑えられ、ファイ
ンパターン形成のためのエツチング精度は大きく向上す
る。Because of this, variations in the thickness of the metal foil are suppressed, and the etching accuracy for forming fine patterns is greatly improved.
(実施例)
以下、添付した図面に沿ってこの発明のプリン1〜配線
板の製造方法についてさらに詳しく説明する。(Example) Hereinafter, the manufacturing method of pudding 1 to wiring board of the present invention will be explained in more detail along with the attached drawings.
第1図は、この発明の方法を例示した工程断面図である
。FIG. 1 is a process sectional view illustrating the method of the present invention.
(a) ます、この第1図に示したように、プリン1
〜配線板用積層板(1)の最外層金属箔(2)の表面に
耐メツキレシス1〜インク(3)をシルク印刷する。こ
の時、耐メツキレシス1〜インク(3)の印刷にはパタ
ーニングは必要としていない。(a) As shown in this Figure 1, purine 1
-Match resistance 1-Ink (3) is silk-printed on the surface of the outermost layer metal foil (2) of the wiring board laminate (1). At this time, patterning was not required for printing of the anti-stick loss 1 to inks (3).
積層板(1)としてはプリン1〜配線板用の任意の構成
のものを使用することができ、金属箔く2)としても、
銅、アルミニウム、その他の金属、合金の適宜な種類の
金属箔が使用される。耐メッキレジストインク(3)は
、スルホールメッキ時にメツキ浴に浸漬した場合にも耐
性を有するものとする。具体的には、たとえはサンノプ
コ社製TC−5803N等のインクタイプレジストを数
1007−zm厚程度に塗布することができる。As the laminate (1), any structure for pudding 1 to wiring board can be used, and as a metal foil 2),
Any suitable type of metal foil may be used, such as copper, aluminum, or other metals or alloys. The plating-resistant resist ink (3) has resistance even when immersed in a plating bath during through-hole plating. Specifically, for example, an ink type resist such as TC-5803N manufactured by San Nopco Co., Ltd. can be applied to a thickness of about 1007 mm.
熱硬化型、光硬化型のポリアミド系、ポリイミド系、尿
素系、不飽和ポリエステル系、その他の樹脂インクタイ
プのレジストか適宜に使用される。A thermosetting type, photocuring type polyamide type, polyimide type, urea type, unsaturated polyester type, or other resin ink type resist is used as appropriate.
次いで積層板(1)に対してドリル等によってスルホー
ル(4)穴あけ加工を行う。Next, through-holes (4) are drilled in the laminate (1) using a drill or the like.
この穴あけ加工法としては、これまでに知られている方
法を採用ずれはよく、所定の位置にスルホール(4)を
形成する。As this drilling method, a method known up to now is used, and a through hole (4) is formed at a predetermined position.
(c) スルホール(4)穴あけ加工した積層板(1
)は、メツキ処理のためのメツキ触媒作用を有する塩溶
液によって、スルホール(4〉部にキャタリスト層〈5
)を形成する。(c) Through-hole (4) Hole-drilled laminate (1
), a catalyst layer <5
) to form.
(b)
たとえば無電解メツキに際しては、パラジウム等の塩か
らなるキャラリス1〜層(5)を形成する。このための
方法も、従来のものを適宜に採用することかできる。(b) For example, in electroless plating, layers 1 to 5 (5) of salt such as palladium are formed. Conventional methods can also be adopted as appropriate for this purpose.
また、キャタリスト層(5)の形成にあたっては、イン
クレジスト(3)層の十、に剥離用レジストを配設し、
キャラリス1〜層(5)を形成した後に、スルホール(
4)内部にのみキャラリス1〜層(5)か残るように、
剥離用レジス1−層を剥離してもよい。In addition, in forming the catalyst layer (5), a peeling resist is provided on the top of the ink resist (3) layer,
After forming the layers 1 to 5, the through holes (
4) Make sure that only layers 1 to 5 of Charalis remain inside.
Peeling resist 1 - The layer may be peeled off.
もちろん、キャタリストの使用は、常法に従って選択ず
れはよい。Of course, the use of catalysts may be selected according to conventional methods.
(d) この状態において、電解メツキするか、ある
いは、無電解メツキした後に電解メツキして、第1図に
示したようにスルホール(4)内にのみメツキ層(6)
を形成する。(d) In this state, electroplating is performed, or electroplating is performed after electroless plating to form a plating layer (6) only in the through holes (4) as shown in FIG.
form.
いずれの方法を採用するかによってキャラリス1〜層(
5)の構成や、処理条件を適宜にjx択ずれはよい。Depending on which method you use, Charalis 1 to layer (
5) The configuration and processing conditions may be selected appropriately.
(e) メツキ処理後に、耐メツキレシス1〜インク
(3)層のフィルムを剥離して、金属箔(2)を露出さ
せる。金属箔(2)とスルポール(4)内のメツキ層(
6)とは導通ずることになる。(e) After the plating process, the films of the plating resistance 1 to ink (3) layers are peeled off to expose the metal foil (2). The plating layer (
6) will be electrically connected.
たとえば以上の工程によって、スルホール(4)内のみ
のメツキ層(6)形成か可能となり、金属箔(2)表面
の厚みバラツキは発生しない。For example, through the above steps, it is possible to form the plating layer (6) only within the through-hole (4), and no variation in thickness occurs on the surface of the metal foil (2).
もちろん、この発明は、その細部について様々なり様が
可能であり、以上の例示に限られるものではない。Of course, this invention can be modified in various ways with respect to its details, and is not limited to the above-mentioned examples.
(発明の効果)
この発明により、以上詳しく説明した通り、両面プリン
ト配線板、多層板等のスルホールのみのメツキが可能と
なり、表面の厚みバラツキは発生せず、高精度エツチン
グによるパターニングが可能となる。(Effects of the invention) As explained in detail above, this invention makes it possible to plate only through-holes in double-sided printed wiring boards, multilayer boards, etc., and patterning using high-precision etching is possible without surface thickness variations. .
第1−図はこの発明の製造方法を示した工程断面図であ
る。第2図は、従来法の一例を示した工程断面図である
。
1・・・積 層 板
2・・・金 属 箔
3・・・耐メッキレジストインク
4・・・スルホール
5・・・キャタリスト層
6・・・メ ッ キ 層FIG. 1 is a process sectional view showing the manufacturing method of the present invention. FIG. 2 is a process sectional view showing an example of a conventional method. 1... Laminated plate 2... Metal foil 3... Plating-resistant resist ink 4... Through hole 5... Catalyst layer 6... Plating layer
Claims (2)
ンクを印刷した後にスルホール穴あけ加工し、次いでス
ルホールメッキすることを特徴とするプリント配線板の
製造方法。(1) A method for manufacturing a printed wiring board, which comprises printing a plating-resistant resist ink on the surface of the metal foil of the outermost layer of a laminate, then drilling through holes, and then performing through-hole plating.
ル穴あけ加工し、キャタリスト被覆した後にスルホール
メッキし、次いでインクレジストフィルムを剥離するこ
とからなる請求項(1)記載のプリント配線板の製造方
法。(2) The method for producing a printed wiring board according to claim (1), which comprises printing the plating-resistant resist ink, then drilling through holes, coating the catalyst, then performing through-hole plating, and then peeling off the ink resist film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24698689A JPH03108794A (en) | 1989-09-22 | 1989-09-22 | Manufacture of printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24698689A JPH03108794A (en) | 1989-09-22 | 1989-09-22 | Manufacture of printed wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03108794A true JPH03108794A (en) | 1991-05-08 |
Family
ID=17156672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24698689A Pending JPH03108794A (en) | 1989-09-22 | 1989-09-22 | Manufacture of printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03108794A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186373A (en) * | 1994-12-28 | 1996-07-16 | Nec Toyama Ltd | Manufacture of printed wiring board |
-
1989
- 1989-09-22 JP JP24698689A patent/JPH03108794A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186373A (en) * | 1994-12-28 | 1996-07-16 | Nec Toyama Ltd | Manufacture of printed wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5932915B2 (en) | Method for manufacturing wiring board with through holes | |
WO2003092344A1 (en) | Production of via hole in flexible circuit printable board | |
US6548153B2 (en) | Composite material used in making printed wiring boards | |
US7240431B2 (en) | Method for producing multilayer printed wiring board, multilayer printed wiring board, and electronic device | |
JP4137279B2 (en) | Printed wiring board and manufacturing method thereof | |
JPH11195849A (en) | Flexible printed wiring board and method for manufacturing it | |
JPH03108794A (en) | Manufacture of printed wiring board | |
Castaldi et al. | Limits of copper plating in high aspect ratio microvias | |
JPH03108793A (en) | Manufacture of printed wiring board | |
JP2741238B2 (en) | Flexible printed wiring board and method of manufacturing the same | |
JPS63280496A (en) | Manufacture for multilayer circuit board | |
JP3815765B2 (en) | Manufacturing method of multilayer printed wiring board | |
JPS6390897A (en) | Manufacture of multilayer interconnection board | |
JP3130707B2 (en) | Printed circuit board and method of manufacturing the same | |
JPH03104189A (en) | Manufacture of printed wiring board | |
JP2003243810A (en) | Method of manufacturing printed wiring board equipped with very fine wire pattern | |
JPH02111097A (en) | Manufacture of wiring board | |
JP2622848B2 (en) | Manufacturing method of printed wiring board | |
JPH045889A (en) | Printed wiring board | |
JP3984092B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JPS62156898A (en) | Manufacture of through-hole printed wiring board | |
JPS62134992A (en) | Manufacture of circuit substrate | |
JPH0239110B2 (en) | TASOHAISENBANNOSEIZOHOHO | |
JPH0744341B2 (en) | Blind through-hole printed wiring board manufacturing method | |
JP2000151073A (en) | Manufacturing wiring board |