JPH03106288A - Cross talk suppressing circuit - Google Patents
Cross talk suppressing circuitInfo
- Publication number
- JPH03106288A JPH03106288A JP24390289A JP24390289A JPH03106288A JP H03106288 A JPH03106288 A JP H03106288A JP 24390289 A JP24390289 A JP 24390289A JP 24390289 A JP24390289 A JP 24390289A JP H03106288 A JPH03106288 A JP H03106288A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- circuit
- terminal
- amplifier
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 230000001629 suppression Effects 0.000 claims description 12
- 230000003321 amplification Effects 0.000 abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 7
- 238000009738 saturating Methods 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 7
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 238000004804 winding Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
Description
【発明の詳細な説明】
（概要）
ディジタル交換機の加入者回路を構或する二線四線変換
回路内に設けられる廻込み抑圧回路の改良に関し、
加入者側から送出されるアナログ信号を、飽和させるこ
と無く符号復号回路に伝達可能な廻込み抑圧回路を実現
することを目的とし、
差動増幅器と、分圧回路と、バツファ増幅器とを設け、
二線送受信端子を、差動増幅器の一方の人力端子に接続
し、アナログ四線受信端子から人力されるアナログ信号
を増幅する受信増幅器の出力端子を、加入者回路に収容
される二線式加入者線に対する平衡結線網を介して二線
送受信端子に接続すると共に、分圧回路に接続し、分圧
回路の分圧比を、平衡結線網と二線送受信端子から二線
式加入者線側を見た二線等価インピーダンスとのインピ
ーダンス比に等しく設定し、分圧回路から出力される分
圧を、バ７ファ増幅器を介して差動増幅器の他方の入力
端子に入力し、差動増幅器の出力端子をアナログ四線送
信端子に接続する様に構或する。[Detailed Description of the Invention] (Summary) Regarding the improvement of a loop suppression circuit provided in a two-wire/four-wire conversion circuit that constitutes a subscriber circuit of a digital exchange, an analog signal sent from the subscriber side is saturated. With the aim of realizing a loop suppression circuit that can transmit data to the code/decoder circuit without causing any interference, we provided a differential amplifier, a voltage dividing circuit, and a buffer amplifier.
Connect the two-wire transmitting/receiving terminal to one human power terminal of the differential amplifier, and connect the output terminal of the receiving amplifier that amplifies the analog signal input from the analog four-wire receiving terminal to the two-wire connection housed in the subscriber circuit. The two-wire subscriber line side is connected to the two-wire transmitting/receiving terminal via the balanced wiring network for the subscriber line, and is also connected to the voltage dividing circuit, and the voltage division ratio of the voltage dividing circuit is changed from the balanced wiring network and the two-wire transmitting/receiving terminal to the two-wire subscriber line side. The impedance ratio is set equal to the two-wire equivalent impedance seen, and the divided voltage output from the voltage divider circuit is input to the other input terminal of the differential amplifier via the buffer amplifier, and the output of the differential amplifier is set equal to the impedance ratio. The terminal is configured to be connected to an analog four-wire transmission terminal.
本発明は、ディジタル交換機の加入者回路を構成する二
線四線変換回路内に設けられる廻込み抑圧回路の改良に
関する。The present invention relates to an improvement in a loop suppression circuit provided in a two-wire/four-wire conversion circuit constituting a subscriber circuit of a digital exchange.
第３図は本発明の対象となるディジタル交換機用加入者
回路の一例を示す図であり、第４図は従来ある二線四線
変換回路の一例を示す図である。FIG. 3 is a diagram showing an example of a subscriber circuit for a digital exchange to which the present invention is applied, and FIG. 4 is a diagram showing an example of a conventional two-wire/four-wire conversion circuit.
第３図において、加入者回路は、二線端子７−１および
７−２に接続される加入者線８を経由して電話機９に、
直流電流を供給する給電回路（ＢＦ）１−１および１−
２と、二′！ａｍ子？−１よび７−２間に印加される過
大電圧から加入者回路を保護するダイオードブリッジ２
と、ダイオードブリッジ２に過大電流が流れるのを保護
する保護抵抗３−１および３−２と、給電回路（ＢＦ）
１一１および１−２から供給される直流を胆止するコン
デンサ４と、二線式の加入者線８と、四線式のディジタ
ル交換機側とを結合する二線四線変換回路（ＨＹＢ）５
と、二線四線変換回路（ＨＹＢ）５からアナログ四線送
信端子５１２を介して伝達されるアナログ信号をディジ
タル信号に変換し、ディジタル四線送信端子１１からデ
ィジタル交換機内に送出し、またディジタル交換機から
ディジタル四線受信端子１０に到着するディダル信号を
アナログ信号に変換し、アナログ四線受信端子５１１を
介して二線四線変換回路（ＨＹＢ）５に伝達する符号復
号回路（ＣＯＤＥＣ）６とから構威される。In FIG. 3, the subscriber circuit connects to telephone 9 via subscriber line 8 connected to two-wire terminals 7-1 and 7-2.
Feed circuit (BF) 1-1 and 1- that supplies direct current
2 and 2′! A child? Diode bridge 2 to protect the subscriber circuit from excessive voltage applied between -1 and 7-2
, protective resistors 3-1 and 3-2 that protect the diode bridge 2 from excessive current flowing, and a power supply circuit (BF).
A two-wire/four-wire conversion circuit (HYB) that connects a capacitor 4 that stops the direct current supplied from 1-1 and 1-2, a two-wire subscriber line 8, and a four-wire digital exchange side. 5
Then, the analog signal transmitted from the two-wire/four-wire conversion circuit (HYB) 5 via the analog four-wire transmission terminal 512 is converted into a digital signal, and the digital signal is sent from the digital four-wire transmission terminal 11 into the digital exchange. a code/decoding circuit (CODEC) 6 that converts the digital signal arriving at the digital four-wire reception terminal 10 from the exchange into an analog signal and transmits it to the two-wire/four-wire conversion circuit (HYB) 5 via the analog four-wire reception terminal 511; is threatened by
二線四線変換回路（ＨＹＢ）５の構威は、第４図に示さ
れているが、第４図においては、加入者線８を伝送され
る交流信号に対して高インピーダンスを呈する給電回路
（ＢＦ）１−１および１−２、並びにダイオードブリッ
ジ２は省略され、また保護抵抗３−１および３−２は纏
めて保護抵抗３と表示されている。The configuration of the two-wire/four-wire conversion circuit (HYB) 5 is shown in FIG. 4. In FIG. (BF) 1-1 and 1-2 and the diode bridge 2 are omitted, and the protective resistors 3-1 and 3-2 are collectively indicated as a protective resistor 3.
第４図において、二線四線変換回路（ＨＹＢ）５は、加
入者線８側の対地平衡回路を対地不平衡回路に変換する
変或器５１と、変或器５１の対地不平衡側に設けられた
平衡結線！ｌｌｉｌ５２と、増幅器５３、インピーダン
ス回路５４および５５から構威される廻込み抑圧回路と
、二線送受信端子５１３からアナログ四線送信端子５１
２に至る間の損失を補正する送信増幅器５６と、アナロ
グ四線受信端子５１１から二線送受信端子．５１３に至
る間の損失を補正する増幅器５７１、インピーダンス回
路５７２および５７３から構或される受信増幅器５７と
を具備している。In FIG. 4, a two-wire/four-wire conversion circuit (HYB) 5 includes a transformer 51 that converts a ground-balanced circuit on the subscriber line 8 side into a ground-unbalanced circuit, and a transformer 51 on the ground-unbalanced side of the transformer 51. Balanced connection provided! llil 52, an amplifier 53, a loop suppression circuit composed of impedance circuits 54 and 55, and a two-wire transmission/reception terminal 513 to an analog four-wire transmission terminal 51.
2, and a transmitting amplifier 56 that corrects the loss between analog four-wire receiving terminals 511 and two-wire transmitting/receiving terminals. 513, and a reception amplifier 57 composed of impedance circuits 572 and 573.
第３図および第４図において、符号復号回路（ＧＯＤＥ
Ｃ）６からアナログ四線受信端子５１１に伝達される電
圧ｖＡのアナログ信号は、受信増幅器５７により増幅さ
れ、電圧ＶＣのアナログ信号として平衡結線ｋ！４５２
およびインピーダンス回路５４に印加される。In FIGS. 3 and 4, the code/decoding circuit (GODE
C) The analog signal of voltage vA transmitted from 6 to the analog four-wire reception terminal 511 is amplified by the reception amplifier 57, and is converted into an analog signal of voltage VC by balanced connection k! 452
and is applied to the impedance circuit 54.
平衡結線綱５２は、印加された電圧■。のアナログ信号
を、二線送受信端子５１３から電話機９を見た二線等価
インピーダンスＺＸと共に分圧して電圧ｖ０を発生し、
変或器５１を介して電話機９に伝達すると共に、増幅器
５３の非反転入力端子（＋）に入力する。The balance wire 52 has an applied voltage ■. divides the analog signal of , together with the two-wire equivalent impedance ZX seen from the two-wire transmitting/receiving terminal 513 to the telephone 9, to generate a voltage v0,
The signal is transmitted to the telephone 9 via the transformer 51 and is also input to the non-inverting input terminal (+) of the amplifier 53.
またインピーダンス回路５４は、印加された電圧ｖｃの
アナログ信号を、インピーダンス回路５５と共に分圧し
て電圧ｙ，ｔを発生し、増幅器５３の反転入力端子（＝
）に人力する。Further, the impedance circuit 54 divides the analog signal of the applied voltage vc together with the impedance circuit 55 to generate voltages y and t, and the inverting input terminal (=
).
ここで、インピーダンス回路５４のインピーダンスＺ’
＋４を平衡結線網５２のインピーダンスＺｓ２と等しく
設定し（Ｚｓ＜＝Ｚｓｔ＝Ｚｉ ） 、またインピーダ
ンス回路５５のインピーダンスＺＳＳを二線等価インピ
ーダンスＺｘと等しく設定すると、増幅器５３の非反転
入力端子（＋）に入力される電圧Ｖ０と、反転入力端子
（−）に入力される電圧ｙ，ｌとは等しくなり、増幅器
５３の出力電圧Ｖ，は零となり、アナログ四線受信端子
５１１に入力されたアナログ信号が、アナログ四線送信
端子５１２に廻込むこと無く抑圧される。Here, the impedance Z' of the impedance circuit 54
+4 is set equal to the impedance Zs2 of the balanced wiring network 52 (Zs<=Zst=Zi), and when the impedance ZSS of the impedance circuit 55 is set equal to the two-wire equivalent impedance Zx, the non-inverting input terminal (+) of the amplifier 53 The voltage V0 input to the inverting input terminal (-) becomes equal to the voltage y,l input to the inverting input terminal (-), the output voltage V of the amplifier 53 becomes zero, and the analog signal input to the analog four-wire receiving terminal 511 is suppressed without reaching the analog four-wire transmission terminal 512.
一方、電話機９から送出されたアナログ信号が、保護抵
抗３、コンデンサ４および変戒器５１を介して二線送受
信端子５１３に電圧■。を発生すると、受信増幅器５７
の出力インピーダンスは低インピーダンスである為、電
圧ＶＣは略零であり、増幅器５３の出力電圧ｖＥは、（
１＋Ｚｓｓ／２５４）Ｖｏ ＝ （１ ＋ＺＸ ／ＺＩ
）Ｖｓ となる。On the other hand, the analog signal sent from the telephone 9 passes through the protective resistor 3, the capacitor 4, and the transformer 51 to the two-wire transmitting/receiving terminal 513 at voltage ■. is generated, the receiving amplifier 57
Since the output impedance of the amplifier 53 is low, the voltage VC is approximately zero, and the output voltage vE of the amplifier 53 is (
1+Zss/254) Vo = (1 +ZX/ZI
)Vs.
以上の説明から明らかな如く、従来ある廻込み抑圧回路
においては、増幅器５３の非反転入力端子（＋〉に入力
される電圧ＶＤは、（１＋Ｚｘ／２．）倍に増幅され、
出力電圧Ｖ，として出力されていた。As is clear from the above description, in the conventional loop suppression circuit, the voltage VD input to the non-inverting input terminal (+) of the amplifier 53 is amplified by (1+Zx/2.) times,
It was output as an output voltage V.
二線等価インピーダンスＺ８および平衡結線網５２のイ
ンピーダンスＺ１は、何れも回路構或により予め定めら
れた値を有する為、電圧Ｖ０が或る程度の値に達すると
、増幅器５３が飽和する恐れがあり、電話機９から送出
されるアナログ信号が正常に符号復号回路（ＣＯＤＥＣ
）６に伝達されぬ問題点があった。Since the two-wire equivalent impedance Z8 and the impedance Z1 of the balanced wiring network 52 both have predetermined values depending on the circuit configuration, when the voltage V0 reaches a certain value, the amplifier 53 may become saturated. , the analog signal sent from the telephone 9 is correctly processed by the code/decoder circuit (CODEC).
) There was a problem that was not communicated to 6.
本発明は、加入者側から送出されるアナログ信号を、飽
和させること無く符号復号回路に伝達可能な廻込み抑圧
回路を実現することを目的とする。An object of the present invention is to realize a loop suppression circuit that can transmit an analog signal sent from a subscriber side to a code/decoder circuit without saturating it.
第１図は本発明の原理を示す図である。 FIG. 1 is a diagram showing the principle of the present invention.
第ｌ図において、５２は加入者回路に収容される二線式
加入者線に対する平衡結線網、５０６はアナログ四線受
信端子５１１から人力されるアナログ信号を増幅する受
信増幅器、５１１はアナログ四線受信端子、５１２はア
ナログ四線送信端子、５１３は二線送受信端子である。In FIG. 1, 52 is a balanced connection network for the two-wire subscriber line accommodated in the subscriber circuit, 506 is a receiving amplifier that amplifies the analog signal manually input from the analog four-wire receiving terminal 511, and 511 is the analog four-wire receiving terminal 511. A reception terminal, 512 is an analog four-wire transmission terminal, and 513 is a two-wire transmission/reception terminal.
５０１は、本発明によりディジタル交換機の加入者回路
内に設けられた差動増幅器である。501 is a differential amplifier provided in the subscriber circuit of the digital exchange according to the present invention.
５０４は、本発明によりディジタル交換機の加入者回路
内に設けられた分圧回路である。504 is a voltage dividing circuit provided in the subscriber circuit of the digital exchange according to the present invention.
５０５は、本発明によりディジタル交換機の加入者回路
内に設けられたバソファ増幅器である。505 is a bathophore amplifier provided in the subscriber circuit of the digital exchange according to the present invention.
差動増幅器５０１、分圧回路５０４およびバッファ増幅
器５０５は、本発明による廻込み抑圧回路を構或する。Differential amplifier 501, voltage dividing circuit 504, and buffer amplifier 505 constitute a loop suppression circuit according to the present invention.
二線送受信端子５１３を、差動増幅器５０１の一方の人
力端子に接続する。A two-wire transmitting/receiving terminal 513 is connected to one human power terminal of the differential amplifier 501.
受信増幅器５０６の出力端子を、平衡結線網５２を介し
て二線送受信端子５１３に接続すると共に、分圧回路５
０４に接続する。The output terminal of the receiving amplifier 506 is connected to the two-wire transmitting/receiving terminal 513 via the balanced connection network 52, and the voltage dividing circuit 5
Connect to 04.
分圧回路５０４の分圧比を、平衡結線網５２と二線送受
信端子５１３から二線式加入者線側を見た二線等価イン
ピーダンスＺＸとのインピーダンス比に等しく設定する
。The voltage dividing ratio of the voltage dividing circuit 504 is set equal to the impedance ratio between the balanced wiring network 52 and the two-wire equivalent impedance ZX viewed from the two-wire transmission/reception terminal 513 to the two-wire subscriber line side.
分圧回路５０４から出力される分圧Ｖ．を、バッフプ増
幅器５０５を介して差動増幅器５０１の他方の入力端子
に入力する．
差動増幅器５０１の出力端子をアナログ四線送信端子５
１２に接続する．
〔作用〕
アナログ四線受信端子５１１から伝達され、受信増幅器
５０６から出力されるアナログ信号は、平衡結線１ｉ１
５２と二線等価インピーダンスＺ※とにより分圧され、
電圧ｖ０として差動増幅器５０１の一方の入力端子に入
力されると共に、分圧回路５０４により分圧され、電圧
ＶＧとしてバッファ増幅器５０５を介して差動増幅器５
０１の他方の入力端子に入力される．
分圧回路５０４の分圧比は、平衡結ｖＡ網５２および二
線等価インピーダンスＺＸの分圧比と等しく設定されて
いる為、差動増幅器５０１の両入力端子に入力される電
圧ＶＤおよびＶＧ （”ＶＨ ）は等しくなり、差動
増幅器５０１から出力されることは無く、アナログ四線
受信端子５１１に入力されるアナログ信号は抑圧され、
アナログ四線送信端子５１２に伝達されることは無い。The divided voltage V. output from the voltage dividing circuit 504. is input to the other input terminal of the differential amplifier 501 via the buffer amplifier 505. The output terminal of the differential amplifier 501 is connected to the analog four-wire transmission terminal 5.
Connect to 12. [Operation] The analog signal transmitted from the analog four-wire reception terminal 511 and output from the reception amplifier 506 is connected to the balanced connection 1i1.
52 and the two-wire equivalent impedance Z*,
The voltage v0 is input to one input terminal of the differential amplifier 501, and the voltage is divided by the voltage dividing circuit 504, and the voltage VG is input to the differential amplifier 5 via the buffer amplifier 505.
It is input to the other input terminal of 01. Since the voltage dividing ratio of the voltage dividing circuit 504 is set equal to that of the balanced vA network 52 and the two-wire equivalent impedance ZX, the voltages VD and VG ("VH ) become equal, the signal is not output from the differential amplifier 501, and the analog signal input to the analog four-wire receiving terminal 511 is suppressed.
It is not transmitted to the analog four-wire transmission terminal 512.
一方、当該加入者回路に収容される二線回線から二線送
受信端子５１３に到着するアナログ信号は、差動増幅器
５０１の一方の人力端子のみに人力される為、差動増幅
器５０１により増幅されてアナログ四線送信端子５１２
に出力されるが、差動増幅器５０１の増幅率は、平衡結
線網５２のインピーダンス、或いは二線等価インピーダ
ンスＺ、とは独立に設定可能である為、入力電圧Ｖｏが
充分大きな値に達しても、差動増幅器５０１が飽和する
ことの無い様に増幅率を設定可能となる。On the other hand, the analog signal arriving at the two-line transmitting/receiving terminal 513 from the two-line line accommodated in the subscriber circuit is input to only one terminal of the differential amplifier 501, and therefore is amplified by the differential amplifier 501. Analog four-wire transmission terminal 512
However, since the amplification factor of the differential amplifier 501 can be set independently of the impedance of the balanced wiring network 52 or the two-wire equivalent impedance Z, even if the input voltage Vo reaches a sufficiently large value, , it becomes possible to set the amplification factor so that the differential amplifier 501 does not become saturated.
従って、二線回線からの入力信号を、飽和させること無
く符号復号回路に伝達可能な廻込み抑圧回路が実現可能
となる。Therefore, it is possible to realize a loop suppression circuit that can transmit an input signal from a two-wire line to a code/decoder circuit without saturating it.
以下、本発明の一実施例を図面により説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第２図は本発明の一実施例による二線四線変換回路を示
す図である。なお、全図を通じて同一符号は同一対象物
を示す。また対象とする加入者回路の構或は、第３図に
示す通りとする。FIG. 2 is a diagram showing a two-wire and four-wire conversion circuit according to an embodiment of the present invention. Note that the same reference numerals indicate the same objects throughout the figures. The structure of the target subscriber circuit is as shown in FIG.
第２図においては、第１図における差動増幅器５０１は
、演算増幅器５０１ｌおよび抵抗５０１２乃至５０１５
から構威され、また第１図における平衡結線網５２は、
抵抗５２１およびコンデンサ５２２から構或され、また
第１図における分圧回路５０４は、抵抗５０２１および
コンデンサ５０２２から構或されるインピーダンス回路
５０２と、抵抗５０３１，５０３２およびコンデンサ５
０３３から構威されるインピーダンス回路５０３とから
構威され、また第１図におけるバソファ増幅器５０５は
、演算増幅器５０５１から構或され、更に第１図におけ
る受信増幅器５０６は、演算増幅器５０６１および抵抗
５０６２および５０６３から構威されており、差動増幅
器５０１、分圧回路５０４およびバッファ増幅器５０５
が、追込み抑圧回路を構威している．
また第２図においては、第３図および第４図における電
話機９を、抵抗９１、９２およびコンデンサ９３により
等価的に表示している。In FIG. 2, the differential amplifier 501 in FIG. 1 is replaced by an operational amplifier 501l and resistors 5012 to 5015.
The balanced connection network 52 in FIG.
The voltage dividing circuit 504 in FIG.
033, the bathophore amplifier 505 in FIG. 1 is composed of an operational amplifier 5051, and the reception amplifier 506 in FIG. 5063, a differential amplifier 501, a voltage dividing circuit 504, and a buffer amplifier 505.
However, the push-in suppression circuit is in place. Further, in FIG. 2, the telephone 9 in FIGS. 3 and 4 is equivalently represented by resistors 91, 92 and a capacitor 93.
ここで、抵抗９１の抵抗値Ｒ９１は、保護抵抗３の抵抗
値Ｒ，と、変戒器５１の二線側捲線の捲線抵抗ＲＳＩと
の和に等しく設定されている。Here, the resistance value R91 of the resistor 91 is set equal to the sum of the resistance value R of the protective resistor 3 and the winding resistance RSI of the two-wire side winding of the transformer 51.
第２図において、符号復号回路（ＣＯＤＥＣ）６（第３
図）からアナログ四線受信端子５１１に伝達される電圧
ＶＡのアナログ信号は、受信増幅器５０６により増幅さ
れ、電圧■。のアナログ信号として平衡結線網５２およ
び分圧回路５０４に印加される．
平衡結線網５２は、印加された電圧ＶＣのアナログ信号
を、二線等価インピーダンスｚ×と共に分圧して電圧Ｖ
０を発生し、変戒器５ｌを介して電話機９側に伝達する
と共に、差動増幅器５０１の入力抵抗５０１２に伝達す
る。In FIG. 2, a code/decoder circuit (CODEC) 6 (third
The analog signal of voltage VA transmitted from the analog four-wire reception terminal 511 from FIG. is applied as an analog signal to the balanced wiring network 52 and the voltage divider circuit 504. The balanced wiring network 52 divides the analog signal of the applied voltage VC together with the two-wire equivalent impedance z× to generate the voltage V
0 is generated and transmitted to the telephone 9 side via the transformer 5l, as well as to the input resistor 5012 of the differential amplifier 501.
また分圧回路５０４は、印加された電圧■，のアナログ
信号を分圧して電圧Ｖ，とし、バッファ増幅器５０５の
非反転入力端子（＋）に入力する．ここで、平衡結線網
５２における抵抗５２１の？抗値Ｒ，■と、インピーダ
ンス回路５０２における抵抗５０２１の抵抗値Ｒ，。．
とを、それぞれ抵抗９２の抵抗値Ｒ，２に等しく設定し
、また平衡結線網５２におけるコンデンサ５２２の静電
容量値ｃ ｓｘｚと、インピーダンス回路５０２におけ
るコンデンサ５０２２の静電容量値Ｃ，。２■とを、そ
れぞれコンデンサ９３の静電容量値Ｃ９１に等しく設定
し、更に抵抗Ｒ５０３１の抵抗値Ｒ，。３Ｉを、抵抗９
１の抵抗値Ｒ１と抵抗３の抵抗値Ｒ３と、変戒器５１の
捲線抵抗値ＲＳＩとの和に等しく設定、し、また抵抗５
０３２の抵抗値Ｒ，。３■を抵抗９２の抵抗値Ｒ，２と
等しく設定し、またコンデンサ５０３３の静電容量Ｃ，
。，３をコンデンサ９３の静電容量Ｃ。と等しく設定す
ると、コンデンサ４の静電容量値Ｃ４が充分大（例えば
１マイクロファラド）であり、コンデンサ４のインピー
ダンスを無視可能となり、分圧回路５０４により分圧さ
れる電圧ＶＧは、二線送受信端子５１３番とおける電圧
Ｖ，に等しくなる。Further, the voltage divider circuit 504 divides the analog signal of the applied voltage (■) into a voltage V, which is input to the non-inverting input terminal (+) of the buffer amplifier 505. Here, ? of the resistance 521 in the balanced wiring network 52? The resistance value R, ■ and the resistance value R, of the resistor 5021 in the impedance circuit 502. ．．
are set equal to the resistance value R,2 of the resistor 92, respectively, and the capacitance value csxz of the capacitor 522 in the balanced wiring network 52, and the capacitance value C, of the capacitor 5022 in the impedance circuit 502. 2 and 2 are respectively set equal to the capacitance value C91 of the capacitor 93, and the resistance value R of the resistor R5031. 3I, resistance 9
The resistance value R1 of resistor 1, the resistance value R3 of resistor 3, and the winding resistance value RSI of transformer 51 are set equal to the sum.
032 resistance value R,. 3■ is set equal to the resistance value R,2 of the resistor 92, and the capacitance C,
. , 3 is the capacitance C of the capacitor 93. When set equal to , the capacitance value C4 of the capacitor 4 is sufficiently large (for example, 1 microfarad), and the impedance of the capacitor 4 can be ignored, and the voltage VG divided by the voltage dividing circuit 504 can be used for two-wire transmission and reception. It becomes equal to the voltage V at terminal No. 513.
またバッファ増幅器５０５の増幅率は「１」である為、
差動増幅器５０１の入力抵抗５０１４に入力される電圧
Ｖ。も、電圧Ｖ０と等しくなる。Also, since the amplification factor of the buffer amplifier 505 is "1",
Voltage V input to input resistor 5014 of differential amplifier 501. also becomes equal to the voltage V0.
従って、差動増幅器５０１において、抵抗５０１２およ
び５０１４の抵抗値Ｒ，。．およびＲ，。．を等しく設
定し、また抵抗５０１３および５０１５の抵抗値Ｒ，。Therefore, in the differential amplifier 501, the resistance values R, of the resistors 5012 and 5014. ．． and R,. ．． are set equal, and the resistance values R, of resistors 5013 and 5015.
．およびＲ，．，を等しく設定すれば、演算増幅器５０
１１の両入力端子（＋）および（一〉の人力電圧は等し
くなり、アナログ四線送信端子５１２に出力される出力
電圧ＶＢは零となる。．． and R, . , are set equal, the operational amplifier 50
The human power voltages at both input terminals (+) and (1) of the input terminal 11 become equal, and the output voltage VB output to the analog four-wire transmission terminal 512 becomes zero.
従って、アナログ四線受信端子５１１に入力されたアナ
ログ信号が、アナログ四線送信端子５１２に廻込むこと
無く抑圧される。Therefore, the analog signal input to the analog four-wire receiving terminal 511 is suppressed without being passed to the analog four-wire transmitting terminal 512.
一方、電話機９から送出されたアナログ信号が、保護抵
抗３、コンデンサ４および変成器５１を介して二線送受
信端子５１３に電圧Ｖ，を発生すると、増幅器５７の出
力インピーダンスは低インピーダンスである為、電圧Ｖ
，は略零であり、差動増幅器５０１の出力電圧Ｖｌは、
一（Ｒ，。１，／ＲＳｅｌｌ） ＶＤとなる．
ここで、差動増幅器５０１における抵抗５０１２乃至５
０１５の抵抗値は、前述の条件Ｒ，。．＝Ｒ，。１４お
よびＲ，。１３”ＲＳ。１，さえ満足すれば、当該加入
者回路の構戒とは独立に設定可能である為、電圧ＶＤが
充分大きな値に達しても、差動増幅器５０１が飽和する
ことの無い様に設定することが可能となる．
また差動増幅器５０１の増幅率を適当に設定することよ
り、第４図における送信増幅器５６の役割も兼ねること
が可能となる。On the other hand, when the analog signal sent from the telephone 9 generates a voltage V at the two-wire transmitting/receiving terminal 513 via the protective resistor 3, capacitor 4, and transformer 51, the output impedance of the amplifier 57 is low impedance. Voltage V
, is approximately zero, and the output voltage Vl of the differential amplifier 501 is
1 (R,.1,/RSell) becomes VD. Here, resistors 5012 to 5 in the differential amplifier 501
The resistance value of 015 is under the above-mentioned condition R. ．． =R,. 14 and R,. As long as 13"RS.1 is satisfied, it can be set independently of the configuration of the subscriber circuit, so even if the voltage VD reaches a sufficiently large value, the differential amplifier 501 will not be saturated. Furthermore, by appropriately setting the amplification factor of the differential amplifier 501, it is possible to also serve as the transmission amplifier 56 in FIG.
以上の説明から明らかな如く、本実施例によれば、廻込
み抑圧回路を構或する差動増幅器５０１の増幅率が、当
該加入者回路の構戒と独立に設定可能となる為、電話機
９から送出されたアナログ信号が、差動増幅器５０１に
より飽和すること無く符号復号回路（ＣＯＤＥＣ）６に
伝達可能となる。As is clear from the above description, according to this embodiment, the amplification factor of the differential amplifier 501 that constitutes the interference suppression circuit can be set independently of the configuration of the subscriber circuit. The analog signal sent from the differential amplifier 501 can be transmitted to the code/decoding circuit (CODEC) 6 without being saturated.
なお、第２図はあく迄本発明の一実施例に過ぎず、例え
ば分圧回路５０４を構成するインピーダンス回路５０２
および５０３は図示されるものに限定されることは無く
、他に幾多の変形が考慮されるが、何れの場合にも本発
明の効果は変わらない．
〔発明の効果〕
以上、本発明によれば、前記ディジタル交換機の加入者
回路において、二線回線からの入力信号を、飽和させる
こと無く符号復号回路に伝達可能な廻込み抑圧回路が実
現可能となる．Note that FIG. 2 is only one embodiment of the present invention, and for example, the impedance circuit 502 constituting the voltage dividing circuit 504
and 503 are not limited to those shown, and many other modifications may be considered, but the effects of the present invention remain the same in either case. [Effects of the Invention] As described above, according to the present invention, in the subscriber circuit of the digital exchange, it is possible to realize a loop suppression circuit that can transmit the input signal from the two-line line to the code/decoder circuit without saturating it. Become.
第１図は本発明の原理を示す図、第２図は本発明の一実
施例による二線四線変換回路を示す図、第３図は本発明
の対象となるディジタル交換機用加入者回路の一例を示
す図、第４図は従来ある二線四線変換回路の一例を示す
図である．図において、１−１および１−２は給電回路
（ＢＦ） 、２はダイオードブリッジ、３−１および３
−２は保護抵抗、４、９３、５２２、５０２２および５
０３３はコンデンサ、５は二線四線変換回路（ＨＹＢ）
、６は符号復号回路｛ＣＯＤＥＣ）、７−１および７
−２は二線端子、８は加入者線、９は電話機、１０はデ
ィジタル四線受信端子、１ｌはディジタル四線送信端子
、５１は変或器、５２は平衡結線網、５３および５７１
は増幅器、５４、５５、５７２および５７３はインピー
ダンス回路、５６は送信増幅器、５７および５０６は受
信増幅器、９１、９２、５２１、５０１２乃至５０１５
、５０２１、５０３１、５０３２、５０６２および５０
６３は抵抗、５０１は差動増幅器、５０４は分圧回路、
５０５はバッファ増幅器、５１１はアナログ四線受信端
子、５１２はアナログ四線送信端子、５１３は二線送受
信端子、５０ｌ１、５０５１および５０６１は演算増幅
器、木
発
明
の
原
埋
図
亮
１
図Fig. 1 is a diagram showing the principle of the present invention, Fig. 2 is a diagram showing a two-wire/four-wire conversion circuit according to an embodiment of the invention, and Fig. 3 is a diagram showing a subscriber circuit for a digital exchange to which the present invention is applied. FIG. 4 is a diagram showing an example of a conventional two-wire/four-wire conversion circuit. In the figure, 1-1 and 1-2 are feeder circuits (BF), 2 is a diode bridge, 3-1 and 3 are
-2 is protective resistance, 4, 93, 522, 5022 and 5
033 is a capacitor, 5 is a two-wire four-wire conversion circuit (HYB)
, 6 is a code/decoding circuit {CODEC), 7-1 and 7
-2 is a two-wire terminal, 8 is a subscriber line, 9 is a telephone set, 10 is a digital four-wire receiving terminal, 1l is a digital four-wire transmitting terminal, 51 is a transformer, 52 is a balanced wiring network, 53 and 571
are amplifiers, 54, 55, 572 and 573 are impedance circuits, 56 is a transmission amplifier, 57 and 506 are reception amplifiers, 91, 92, 521, 5012 to 5015
, 5021, 5031, 5032, 5062 and 50
63 is a resistor, 501 is a differential amplifier, 504 is a voltage dividing circuit,
505 is a buffer amplifier, 511 is an analog four-wire receiving terminal, 512 is an analog four-wire transmitting terminal, 513 is a two-wire transmitting and receiving terminal, 50l1, 5051 and 5061 are operational amplifiers.
Claims (1)
変換回路において、 差動増幅器（５０１）と、分圧回路（５０４）と、バッ
ファ増幅器（５０５）とを設け、二線送受信端子（５１
３）を、差動増幅器（５０１）の一方の入力端子に接続
し、 アナログ四線受信端子（５１１）から入力されるアナロ
グ信号を増幅する受信増幅器（５０６）の出力端子を、
前記加入者回路に収容される二線式加入者線に対する平
衡結線網（５２）を介して前記二線送受信端子（５１３
）に接続すると共に、前記分圧回路（５０４）に接続し
、 前記分圧回路（５０４）の分圧比を、前記平衡結線網（
５２）と前記二線送受信端子（５１３）から前記二線式
加入者線側を見た二線等価インピーダンス（Ｚ＿ｘ）と
のインピーダンス比に等しく設定し、 前記分圧回路（５０４）から出力される分圧（Ｖ＿Ｇ）
を、前記バッファ増幅器（５０５）を介して前記差動増
幅器（５０１）の他方の入力端子に入力し、 前記差動増幅器（５０１）の出力端子をアナログ四線送
信端子（５１２）に接続することを特徴とする廻込み抑
圧回路。[Claims] A two-wire/four-wire conversion circuit provided in a subscriber circuit of a digital exchange includes a differential amplifier (501), a voltage dividing circuit (504), and a buffer amplifier (505). Line transmission/reception terminal (51
3) to one input terminal of the differential amplifier (501), and the output terminal of the receiving amplifier (506) that amplifies the analog signal input from the analog four-wire receiving terminal (511).
The two-wire transmitting/receiving terminal (513
), and is also connected to the voltage dividing circuit (504), and the voltage dividing ratio of the voltage dividing circuit (504) is set to the balanced wiring network (
52) and the two-wire equivalent impedance (Z_x) viewed from the two-wire subscriber line side from the two-wire transmission/reception terminal (513), and is output from the voltage dividing circuit (504). Partial pressure (V_G)
is input to the other input terminal of the differential amplifier (501) via the buffer amplifier (505), and the output terminal of the differential amplifier (501) is connected to the analog four-wire transmission terminal (512). A recirculation suppression circuit featuring the following.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24390289A JPH03106288A (en) | 1989-09-20 | 1989-09-20 | Cross talk suppressing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24390289A JPH03106288A (en) | 1989-09-20 | 1989-09-20 | Cross talk suppressing circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03106288A true JPH03106288A (en) | 1991-05-02 |
Family
ID=17110700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24390289A Pending JPH03106288A (en) | 1989-09-20 | 1989-09-20 | Cross talk suppressing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03106288A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1492247A1 (en) * | 2003-06-25 | 2004-12-29 | Alcatel | Interference proof input stage of a two wire line |
-
1989
- 1989-09-20 JP JP24390289A patent/JPH03106288A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1492247A1 (en) * | 2003-06-25 | 2004-12-29 | Alcatel | Interference proof input stage of a two wire line |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4192978A (en) | Operational amplifier hybrid system | |
| JP2645022B2 (en) | Subscriber circuit | |
| JPS61140237A (en) | Interface circuit for line of electric force carrier communication | |
| US4472608A (en) | Subscriber line interface circuit | |
| US4283604A (en) | Current source circuits with common mode noise rejection | |
| IE50013B1 (en) | A transmission bridge for a subscriber set | |
| US3789155A (en) | Side-tone reducing circuit for a telephone subscribers instrument | |
| GB1563658A (en) | Interface circuits | |
| US4037065A (en) | 20 Hz Ringdown solid state two-wire/four-wire converter | |
| JPH03106288A (en) | Cross talk suppressing circuit | |
| JPS6223950B2 (en) | ||
| US4034166A (en) | Transmission networks for telephone system | |
| JPH0634490B2 (en) | Transmission signal suppression circuit for telephone | |
| US3816917A (en) | Telephone conference amplifier | |
| US4358644A (en) | Bilateral current source for a multi-terminal intercom | |
| US4674117A (en) | Subscriber line circuit having an improved offhook supervision circuit | |
| US4346267A (en) | Hybrid circuit | |
| JP2582802B2 (en) | 2-wire 4-wire conversion circuit | |
| JP3061733B2 (en) | Simultaneous call intercom system | |
| JPS6126740B2 (en) | ||
| JP3442227B2 (en) | Balanced audio transmission / reception circuit | |
| JPH0533880B2 (en) | ||
| JPS6230546B2 (en) | ||
| EP1142150B1 (en) | Echo and distortion cancellation arrangement | |
| GB2055021A (en) | Telephone line circuit |