JPH0310403A - マイクロ波回路 - Google Patents

マイクロ波回路

Info

Publication number
JPH0310403A
JPH0310403A JP1144676A JP14467689A JPH0310403A JP H0310403 A JPH0310403 A JP H0310403A JP 1144676 A JP1144676 A JP 1144676A JP 14467689 A JP14467689 A JP 14467689A JP H0310403 A JPH0310403 A JP H0310403A
Authority
JP
Japan
Prior art keywords
ground
circuit
electrode
active element
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1144676A
Other languages
English (en)
Inventor
Atsushi Ashida
淳 芦田
Kaoru Okabe
岡部 薫
Masao Miyazaki
正夫 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1144676A priority Critical patent/JPH0310403A/ja
Publication of JPH0310403A publication Critical patent/JPH0310403A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Waveguides (AREA)
  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産m旧11顆 この発明は、通信機器等に使用するマイクロストリップ
回路で構成したマイクロ波回路に関するものである。
従来Ω且歪 近年、通信機器の小型化、軽量化の要求が高まるにつれ
、マイクロ波回路においてもより小さく、より軽量にす
ることが求められている。
今日−船釣によく用いられている高周波回路の一つであ
るマイクロストリップ回路においては、通常、誘電体基
板の一方の面に必要な回路パターンの形成及び素子の設
置を行い、他の面は全面を接地面導体板とする方式が採
られている。この方式によればマイクロストリップ回路
パターンの大きさは、設計の対象となるマイクロ波の周
波数が高いほど、又使用する誘電体基板の誘電率が高い
ほど小さくなる。一方、このマイクロストリップ回路パ
ターン上に設置する各素子の大きさはマイクロ波の周波
数等に拘わらず不変である。従って、パターン上に多数
の素子を配置することが困難な場合が生じ得る。又、マ
イクロストリップ回路においては、回路パターンそのも
のが分布定数素子として作用するが故に、制限あって回
路パターンを必要以上に長くするなどの方法で素子の設
置場所を変更することは非常に困難である。
第8図は、上記の点を考慮したマイクロ波能動回路の一
例で、誘電体基板1に増幅素子2.コンデンサ12及び
抵抗13を搭載してなる増幅器の例であって、単一の電
源で動作するものである。
同マイクロ波能動回路では、バイアス電流は出力回路パ
ターン4.出力電極6を経て増幅素子2に至り、さらに
接地電極22.中継パターン24.バイアス供給用抵抗
13.接地用パターン26.スルーホール28を順に経
て、誘電体基板lの他の一面全体に形成した接地面導体
板11に至る。又、入力電極5は入力回路パターン3を
介して直流的に接地されている。従って入力電極5は接
地電極22よりもバイアス供給用抵抗13における電圧
降下の分だけ相対的に低い電位となる。又、接地電極2
1は増幅素子2の内部において接地電極22と相互に接
続されているため、接地電極21は接地電極22と同電
位となる0以上のように増幅器を単一の電源で動作させ
るために、抵抗13によって接地電極21.22を接地
面導体板11よりも高電位に保っている。
しかし、このような単一電源動作状態下においても、高
周波に関しては接地電極21.22は十分に接地されて
いる必要がある。この際、回路パターンによる分布定数
の影響を極力小さくするために増幅素子2の接地電極2
1.22はできるかぎりその直近で高周波的に接地面導
体板11に接地される必要がある。
ここで、直流成分は直接接地せず、高周波成分のみを通
過させて接地するためには高周波バイパス用コンデンサ
を必要とし、コンデンサの画電極がそれぞれ増幅素子の
接地電極と接地面導体板に直接接続されていることが理
想の状態である。第8図に示す例では、接地電極21.
22を中継パターン23.24に夫々接続し、高周波バ
イパス用コンデンサ12の一方の電極を接地電極21.
22の近傍で中継パターン23.24に接続すると共に
、高周波バイパス用コンデンサ12の他方の電極を接地
用パターン25に接続している。接地用パターン25は
、高周波バイパス用コンデンサ12の電極の直近に設け
られたスルーホール27を介して誘電体基板lの他の一
面に形成した接地面導体板11に接続されている。
ここで、高周波バイパス用コンデンサ12が並列に複数
用いられているのはコンデンサの容量1種類などによっ
て通過可能な高周波の周波数範囲が異なるためであり、
通過させるべき周波数の範囲によってこの個数を増減せ
ねばならない。
■が”しようとする諜 上記の例においては、接地電極21.22から接地面導
体板11までをできるだけ短い経路で高周波的に接続す
るために、高周波バイパス用コンデンサ12と接地用パ
ターン25を増幅素子2の近傍に設けている。又、中継
パターン24が長くなりすぎないように、バイアス供給
用抵抗13も増幅素子2の近傍に配されている。
一方、入力回路パターン3と出力回路パターン4も又増
幅素子2の近傍にあるため、これらの回路パターンと高
周波バイパス用コンデンサ12.接地用パターン25及
びバイアス供給用抵抗13が極めて接近する。この結果
、入力回路パターン3及び出力回路パターン4から発生
する電磁波の空間輻射成分が上記高周波バイパス用コン
デンサ12.接地用パターン25及びバイアス供給用抵
抗13に干渉して電磁界結合が生じ、発振等の不安定動
作を招く恐れがある。
又、接地すべき高周波の周波数範囲によっては必要とな
る高周波バイパス用コンデンサの数が増し、第8図に示
すような構成ではそれらコンデンサの設置が物理的に不
可能となる場合もある。
さらに、接地電極21.22から接地面導体板11まで
の経路の長さは、高周波バイパス用コンデンサ12の長
さとスルーホール27の長さに加えて、接地電極21.
22と高周波バイパス用コンデンサ12との間にハンダ
付けなどによる電極接続のための隙間が必要であるため
、接地電極21.22から接地面導体板11までの経路
長は必ずしも最短ではなく、好ましい接続構造が得られ
ているとはいえない問題があった。
本発明は上記従来回路の問題点に鑑みてなされたもので
、能動素子の接地経路をより短くした接続構造をもつマ
イクロ波回路を提供することを目的とする。
量   ”るための 上記の目的を達成するためにこの発明のマイクロ波回路
では、誘電体基板の一面に入力回路パターンと出力回路
パターンを形成する一方、上記誘電体基板の他面に接地
面導体板を形成してなるマイクロ波ストリップ回路と、
能動素子と、上記能動素子の接地電極側に接続される回
路素子を備えるものであって、上記能動素子を上記誘電
体基板の入カバターンと出カバターンが形成された側に
設置して、上記能動素子の入力電極と出力電極を上記入
力回路パターンと出力回路パターンに夫々接続すると共
に、上記回路素子を上記誘電体基板の接地面導体板が形
成された側に設置し上記回路素子の一電極を接地面導体
板に、又上記回路素子の他の電極を上記非接地電極パタ
ーンにそれぞれ接続すると共に上記能動素子の接地電極
を上記誘電体基板を貫通する導電性接続部材を介して上
記非接地電極パターンにほぼ最短距離で接続した構成と
している。
作−度 能動素子の接地端子直近に設置されるべき回路素子は入
出力回路間の限られた範囲に配置されなければならず、
必然的に回路素子と入出力回路パターンが接近し、電磁
波の空間輻射成分の干渉によって発振等の問題を生ずる
虞れがある。これに対して本発明を適用すれば、回路素
子と人出カバターン及び能動素子との間に誘電体基板が
介在し、電磁波の空間輻射成分の干渉を大幅に抑制でき
る。
又、回路素子を誘電体基板の接地面導体板が形成された
側に設置するために、余裕空間が大きくなって設置可能
な回路素子の数が大幅に増す。加えて、能動素子の接地
電極から回路素子を経て接地面導体板に至る経路長をほ
ぼ最短程度に短くできる。
裏」LA 以下、本発明を図示の実施例により詳細に説明する。
まず、第1の実施例の上面図を第1図に示す。
これは、本発明をマイクロ波増幅器に適用した場合の例
であり、その底面図を第2図に、第1図中のA−A’断
面を第3図に、又同じ< B−B’断面を第4図に示す
誘電体基板1の一方の面に、入力回路パターン3と出力
回路パターン4と第1の中継パターン8を形成し、能動
素子(ここでは増幅素子)2の入力電極5と出力電極6
と接地電極7が上記入力回路パターン3と出力回路パタ
ーン4と第1の中継、パターン8に夫々接続されるよう
に増幅素子2を設置する。また上記誘電体基板1の他面
であって、上記能動素子2の設置位置にほぼ対応する領
域を被って第2の中継パターン10を形成し、更にこの
第2の中継パターンlOと独立した状態で接地面導体板
11を形成し、第2の中継パターン10と接地面導体板
11に夫々の電極を接続させて高周波バイパス用コンデ
ンサ12とバイアス供給用抵抗13を並列に接続する。
又、誘電体基板1の一方の面に形成した第1の中継パタ
ーン8と他方の面に形成した第2の中継パターン10と
はスルーホール9で接続している。このスルーホール9
は増幅素子2の接地電極7の直下にあって、高周波バイ
パス用コンデンサ12と抵抗13はスルーホール9の直
近に配置されている。
上記構成のマイクロ波増幅器において、誘電体基Fi、
1の一面に形成した入力回路パターン3に供給されたマ
イクロ波信号は、人力電極5を介して増幅素子2に至る
。又、増幅素子2によって増幅されたマイクロ波信号は
出力電極6を介して出力回路パターン4に達する。一方
、バイアス電流は出力回路パターン4及び出力電極6を
介して増幅素子2に至り、さらに接地電極7.第1の中
継パターン8.スルーホール9.第2の中継パターン1
0、バイアス供給用抵抗13を順次経由して接地面導体
板11に至る。この際にバイアス供給用抵抗13の両端
に生じる電位差分だけ接地電極7は接地面導体板11よ
りも高電位となる。又、入力電極5は入力回路パターン
3を介して直流的に接地され、接地面導体板11と同電
位となる。
上記接続関係からなるマイクロ波回路において、接地電
極7は直流的にはバイアス供給用抵抗13を介して接地
され、接地面導体板11よりも高電位に保たれるが高周
波的には直接に接地されることを理想とする。そこで、
接地電極7を高周波的にのみ接地するために、接地電極
7と接地面導体板11との間にバイアス供給用抵抗13
と並列に高周波バイパス用コンデンサ12を設けている
。この際、接地電極7の直下にスルーホール9を設け、
スルーホール9の直近に高周波バイパス用コンデンサ1
2を配置することにより、接地電極7から接地面導体板
11までは、基板の厚さとコンデンサの両電極間の距離
のみの最短経路となる。従って、第1図から第4図に示
す第1の実施例における接地電極7の高周波接地のため
の回路については、回路パターンの長さによる分布定数
の影響は最小に抑えられる。
上記第1の実施例に示すように回路素子である高周波バ
イパス用コンデンサ12とバイアス供給用抵抗13を誘
電体基板1の接地導体板11が設けられた側に設置して
構成することにより、入力回路パターン3及び出力回路
パターン4より発せられる電磁波の輻射成分の干渉が大
幅に減少し不安定要因を低減できる。さらに回路素子で
ある高周波バイパス用コンデンサ12とバイアス供給用
抵抗13を誘電体基板1の接地面導体板11が設置され
た側に設置することで、接地電極7から接地面導体板1
1までが最短経路になるように設置でき、更には短い接
続経路を採りながら配置できる回路素子12゜13の数
が大幅に増大し、必要に応じて任意の数の回路素子12
.13を設けることができて、回路の特性を改善できる
ここで、能動素子の接地電極に接続すべき回路素子が複
数の場合、必ずしもその全てを誘電体基板の接地面導体
板が形成された側に設置する必要はなく、その一部を誘
電体基板の入出力回路パターンを形成した側に設置する
ことも可能である。
このような場合を第2の実施例として第5図、第6図に
示す。第5図は上面図、第6図は底面図である。本実施
例もまたマイクロ波増幅器の例であって、図中筒1の実
施例と対応する部分は回し符号を付して示す。
本実施例では増幅素子2の接地電極7の近傍に設置すべ
き回路素子の1つであるバイアス供給用抵抗13が、誘
電体基板1の増幅素子2が設置された側に設けられ、こ
のバイアス供給用抵抗13を電気的接続するための接地
用パターン14が同じ側に設けられ、更に接地用パター
ン14を接地面導体11に接続するためのスルーホール
15が設けられている。他の回路素子、例えば高周波バ
イパス用コンデンサ12は誘電体基板1の他の一面に設
けられている。本実施例においても接続経路の最短化を
図りながら、誘電体基板の他の面に回路素子の一部を設
けることによりマイクロ波回路が構成される。
本発明は上記2例のような増幅器だけでなく、周波数逓
倍器、ミキサ、アクティブフィルタ、発振器、移相器等
のあらゆる能動回路に適用可能である。その−例として
第7図に第3の実施例のブロック図を示す、これは、単
一電源化された周波数逓倍器で、誘電体基板の一面に形
成した入力整合回路31を通り能動素子34へ至った信
号は、能動素子34で逓倍されて出力される。この際、
逓倍された出力と同時に人力周波数そのままの信号と、
目的外の周波数に逓倍された信号も出力される。
これら目的外の周波数の出力信号は能動素子34の出力
電極に接続された不要波阻止回路32によって阻止1反
射されて能動素子34に押しもどされる。
押しもどされた信号成分は、再度逓倍1周波数変換にか
かり、変換効率向上の一因となる。目的とする周波数の
信号は、不要波阻止回路32を通過し、出力整合回路3
3を経て出力される。このような逓倍器において、能動
素子34の接地端子に接地される回路素子35.36の
一部又は全部を前記実施例と同様に誘電体基板の入出力
整合回路31.33が形成された面取外の一面に設置し
て構成する。以上のような構成にすることによって、能
動素子34の近傍に形成されている入力整合回路パター
ン31.出力整合回路パターン33及び不要波阻止回路
パターン32から発射される電磁波の輻射成分が能動素
子34の接地端子に接続されるべき回路素子35.36
に干渉して生ずる発振等の不安定要因を大幅に改善でき
る。さらに上記回路素子35.36の数が多い場合でも
設置スペースに無理がなく、能動素子34の接地端子の
直近に多数の素子35.36を設置できる。
更には誘電体基板の接地面導体板を形成した側に設ける
回路素子としては、先に示した抵抗とコンデンサ以外に
も、インダクタンス素子や能動素子等も適用可能である
主更傅四来 以上より明らかなように、この発明のマイクロ波回路は
能動素子の接地電極に接続されるべき回路素子を、誘電
体基板の接地面導体板を形成した側に設置することによ
って、まず第1に上記回路素子を能動素子の直近に設置
して、能動素子の接地端子から回路素子を経由して接地
面導体板に至る経路をほぼ最短にすることができる。こ
れによって回路素子を接続するための回路パターンが形
成する分布定数の影響をほとんど排除することができる
また誘電体基板の同一面上での入力回路パターン、出力
回路パターンと回路素子との接近が回避でき、両者の間
に誘電体基板を介在させることになるため、入出カバタ
ーンよ°り発せられる電磁波の輻射成分が回路素子に干
渉して発振等の不安定要因を招くことを防ぎ得る。
さらには能動素子の接地端子の近傍に設置すべき回路素
子を誘電体基板の接地面導体板が形成された側に設置す
ることにより、誘電体基板の入出力回路パターンが形成
された側に設置するよりも設置可能な回路素子の数が大
幅に増加し、回路設計に与える制約が軽減され特性改善
が可能となる。
【図面の簡単な説明】
第1図は本発明の第1の実施例の平面図、第2図は第1
の実施例の底面図、第3図は第1図のA−A’断面図、
第4図は第1図のB−B’断面図、第5図は第2の実施
例の平面図、第6図は第2の実施例の底面図、第7図は
第3の実施例のブロック図、第8図は従来例の平面図、
第9図は従来例の底面図である。 1−誘電体基板12・・・能動素子 3−入力回路パターン、4−出力回路パターン。 5−人力電極、6・−・出力電極、7−接地電極。 8−第1の中継パターン 9 15−−スルーホール。 1〇−第2の中継パターン、 lt−接地面導体板。 12・−・高周波バイパス用コンデンサ。 13−バイアス供給用抵抗、 14−接地用パターン。 第1図

Claims (1)

    【特許請求の範囲】
  1. (1)能動素子と電気的接続される入力回路パターン及
    び出力回路パターンを誘電体基板の一方の側に、接地導
    体を他方の側に配置してマイクロストリップ線路を形成
    してなるマイクロ波回路において、入力回路パターン及
    び出力回路パターンの形成面に能動素子を配置して、該
    能動素子の各電極と前記パターンとを電気的接続し、前
    記誘電体基板の他方の側であって、能動素子設置領域に
    対応する領域に非接地導体を形成し、前記能動素子とは
    別体の回路素子を誘電体基板の他方の側に配置して、一
    方の電極を接地導体に、他方の電極を非接地導体に接続
    し、前記能動素子の接地電極を誘電体基板を貫通する導
    電性接続部材を介して非接地導体に接続してなることを
    特徴とするマイクロ波回路。
JP1144676A 1989-06-07 1989-06-07 マイクロ波回路 Pending JPH0310403A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1144676A JPH0310403A (ja) 1989-06-07 1989-06-07 マイクロ波回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1144676A JPH0310403A (ja) 1989-06-07 1989-06-07 マイクロ波回路

Publications (1)

Publication Number Publication Date
JPH0310403A true JPH0310403A (ja) 1991-01-18

Family

ID=15367660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1144676A Pending JPH0310403A (ja) 1989-06-07 1989-06-07 マイクロ波回路

Country Status (1)

Country Link
JP (1) JPH0310403A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001091526A1 (en) * 2000-05-20 2001-11-29 Central Research Laboratories Limited A method of providing a bias voltage at radio frequencies
WO2023090181A1 (ja) * 2021-11-22 2023-05-25 株式会社村田製作所 回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001091526A1 (en) * 2000-05-20 2001-11-29 Central Research Laboratories Limited A method of providing a bias voltage at radio frequencies
WO2023090181A1 (ja) * 2021-11-22 2023-05-25 株式会社村田製作所 回路装置

Similar Documents

Publication Publication Date Title
US5760746A (en) Surface mounting antenna and communication apparatus using the same antenna
US6473314B1 (en) RF power amplifier assembly employing multi-layer RF blocking filter
US5764189A (en) Doppler radar module
US5065123A (en) Waffle wall-configured conducting structure for chip isolation in millimeter wave monolithic subsystem assemblies
EP0949754B1 (en) High-frequency power amplifier circuit and high-frequency power amplifier module
US6351195B1 (en) High frequency circuit device, antenna-sharing device, and communication apparatus having spaced apart ground electrodes
US4757286A (en) Microwave filter device
US4504796A (en) Microwave circuit apparatus
US5451917A (en) High-frequency choke circuit
JP2001111364A (ja) マイクロ波増幅器
US20200333430A1 (en) Antenna with Anti-Interference Arrangement and Manufacturing Method Thereof
CN1316672C (zh) 高频电路
JPH0310403A (ja) マイクロ波回路
JP4670853B2 (ja) 送受信モジュール
JP3277979B2 (ja) 電磁気的結合の遮蔽構造
TW200417140A (en) Dielectric component array
JP2000106501A (ja) 電力分配回路、電力合成回路
JPH0110957Y2 (ja)
US4727351A (en) High power RF resistor
US5189382A (en) Electrical filter with orthogonally conducting capacitors
KR100345842B1 (ko) 마이크로 스트립라인형 전압제어발진기
JPH02135802A (ja) 混成集積回路装置
JPH03278701A (ja) 高周波増幅器
EP0721676A1 (en) Microwave circuit
JPH0151086B2 (ja)