JPH03101222A - 半導体素子の電極構造 - Google Patents
半導体素子の電極構造Info
- Publication number
- JPH03101222A JPH03101222A JP1238601A JP23860189A JPH03101222A JP H03101222 A JPH03101222 A JP H03101222A JP 1238601 A JP1238601 A JP 1238601A JP 23860189 A JP23860189 A JP 23860189A JP H03101222 A JPH03101222 A JP H03101222A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- metal layer
- plating
- electroless
- electrode structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000007747 plating Methods 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 238000002161 passivation Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 17
- OINMNSFDYTYXEQ-UHFFFAOYSA-M 2-bromoethyl(trimethyl)azanium;bromide Chemical compound [Br-].C[N+](C)(C)CCBr OINMNSFDYTYXEQ-UHFFFAOYSA-M 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910001415 sodium ion Inorganic materials 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- LBJBPGRQRGLKPL-UHFFFAOYSA-N 7-(4-chlorophenyl)-5-naphthalen-2-yl-6-sulfanylidene-2,3-dihydro-1h-pyrrolo[3,4-e][1,4]diazepin-8-one Chemical compound C1=CC(Cl)=CC=C1N1C(=S)C(C(=NCCN2)C=3C=C4C=CC=CC4=CC=3)=C2C1=O LBJBPGRQRGLKPL-UHFFFAOYSA-N 0.000 description 1
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- 101000604957 Homo sapiens Phosducin-like protein Proteins 0.000 description 1
- 102100038218 Phosducin-like protein Human genes 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
- Chemically Coating (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体素子の電極構造に関するものである。
［従来の技術］
半導体素子の電極構造は従来、第４図のように他の配線
と同じ１μｍ以下のＡｌ層（２）でできていた。その半
導体素子（１）をリードフレーム（１２）に設けたダイ
パッド（１３）に取り付け、半導体素子（１）の外部電
極とリードフレーム（１２）の端子とをそれぞれＡｕあ
るいはＡＩのワイヤ（８）で接続しこれをエポキシ樹脂
のような熱硬化性樹脂（１５）で封止したのち各端子を
切断した第５図のような半導体装置が主流だった。とこ
ろが、最近では電子機器の小型化、薄型化に伴い、これ
に使用する半導体装置も高密度実装するため薄くかつ小
型の半導体装置の出現が望まれてい・る。そこで最近で
は第６図のようにＡｌ電極層（２）上にＣｒやＴｉと言
ったバリアメタル層（１６）を介しその上に１０〜３０
μｍ程度のＡｕメッキを施し突起状にしたいわゆるバン
プ構造（１７）を有する半導体素子（１）とフィルムキ
ャリア（１８）の切欠き穴（１９）に突出して設けたフ
ィンガー（２１）とを熱圧着等で接続した復液状の樹脂
（例えばエポキシ樹脂）からなる封止材を印刷あるいは
ボッティングしてパッケージし９．たＴＡＢ実装方式が
でてきた。第７図はＴＡＢ実装方式を用いた半導体装置
の平面図である。図において、２ｏはスプロケットホー
ルである。
と同じ１μｍ以下のＡｌ層（２）でできていた。その半
導体素子（１）をリードフレーム（１２）に設けたダイ
パッド（１３）に取り付け、半導体素子（１）の外部電
極とリードフレーム（１２）の端子とをそれぞれＡｕあ
るいはＡＩのワイヤ（８）で接続しこれをエポキシ樹脂
のような熱硬化性樹脂（１５）で封止したのち各端子を
切断した第５図のような半導体装置が主流だった。とこ
ろが、最近では電子機器の小型化、薄型化に伴い、これ
に使用する半導体装置も高密度実装するため薄くかつ小
型の半導体装置の出現が望まれてい・る。そこで最近で
は第６図のようにＡｌ電極層（２）上にＣｒやＴｉと言
ったバリアメタル層（１６）を介しその上に１０〜３０
μｍ程度のＡｕメッキを施し突起状にしたいわゆるバン
プ構造（１７）を有する半導体素子（１）とフィルムキ
ャリア（１８）の切欠き穴（１９）に突出して設けたフ
ィンガー（２１）とを熱圧着等で接続した復液状の樹脂
（例えばエポキシ樹脂）からなる封止材を印刷あるいは
ボッティングしてパッケージし９．たＴＡＢ実装方式が
でてきた。第７図はＴＡＢ実装方式を用いた半導体装置
の平面図である。図において、２ｏはスプロケットホー
ルである。
［発明が解決しようとする課題］
第５図のようなＩＣパッケージは半導体素子のＡｌ電極
へＡｕワイヤを接続しているのがほとんどである。この
Ａｕ−Ａｌ共晶接続は高温放置により拡散が進み、脆い
合金層が形成されて接合強度が低下することが知られて
いる。実際には１５０°Ｃ下で３００時間経過するとボ
ンディング強度がなくなってしまうほどである。このこ
とは、高温時あるいは高温高温時の信頼性が低いことを
意味している。さらにはＡｌ電極自身が腐食性が強くそ
ばに０１やＮａイオンと水が存在すると腐食してＡｌが
溶は出してしまい、最後には接続が外れてしまうことに
なる。このことは高温高温時やプレッシャークツカー試
験と言った信頼性が低いことを意味している。このよう
に従来のＩＣパッケージでは上記の接合レベルでの問題
点があった。
へＡｕワイヤを接続しているのがほとんどである。この
Ａｕ−Ａｌ共晶接続は高温放置により拡散が進み、脆い
合金層が形成されて接合強度が低下することが知られて
いる。実際には１５０°Ｃ下で３００時間経過するとボ
ンディング強度がなくなってしまうほどである。このこ
とは、高温時あるいは高温高温時の信頼性が低いことを
意味している。さらにはＡｌ電極自身が腐食性が強くそ
ばに０１やＮａイオンと水が存在すると腐食してＡｌが
溶は出してしまい、最後には接続が外れてしまうことに
なる。このことは高温高温時やプレッシャークツカー試
験と言った信頼性が低いことを意味している。このよう
に従来のＩＣパッケージでは上記の接合レベルでの問題
点があった。
さらにＡｌパッドが１μｍと非常に薄いためボンディン
グのショックでＡｌ下の８１基板にダメージを与えてし
まいクラックが発生したり、バンプ付きテープキャリア
（いわゆるＢＴＡＢＴＡＢ実装方式ボンディング時の加
熱温度及び加熱時間の範囲が狭いと言った問題点が生じ
ていた。
グのショックでＡｌ下の８１基板にダメージを与えてし
まいクラックが発生したり、バンプ付きテープキャリア
（いわゆるＢＴＡＢＴＡＢ実装方式ボンディング時の加
熱温度及び加熱時間の範囲が狭いと言った問題点が生じ
ていた。
本発明は、上記の目的を達成すべくなされたもので、高
温時あるいは高温放置時に拡散による脆い合金層を形成
せずボンディング強度を低下させず、さらに高温高温時
やプレッシャークツカー試験時にＡｌ電極がＣ１やＮａ
イオンと水が存在しても腐食しない半導体素子の電極構
造を得、さらにＡｌバッド下のクラックを発生せず、ボ
ンディングの条件範囲を広くすることを目的としたもの
である。
温時あるいは高温放置時に拡散による脆い合金層を形成
せずボンディング強度を低下させず、さらに高温高温時
やプレッシャークツカー試験時にＡｌ電極がＣ１やＮａ
イオンと水が存在しても腐食しない半導体素子の電極構
造を得、さらにＡｌバッド下のクラックを発生せず、ボ
ンディングの条件範囲を広くすることを目的としたもの
である。
［課題を解決するための手段］
本発明の半導体素子の電極構造は、半導体素子上に設け
た複数の電極と外部回路基板およびり−ドフレームをＡ
ｕ線にて接続する半導体装置の実装構造及び、半導体素
子上に設けた複数の電極とテープキャリアの切欠き穴に
突出して設けた複数のフィンガーとを接続する半導体装
置の実装構造の内、前記半導体素子のＳｉ基板上にＡｌ
電極層を設け、前記Ａｌ電極層上にＮｉ金属層を設け、
前記Ｎｉ金属層上にＡｕ金属層を設けた電極構造におい
て、少なくともＮｉ金属層を無電解Ｎｉメッキにて設け
たことにより前記Ｎｉ金属層表面に微少な凹凸を形成し
たことを特徴とする。
た複数の電極と外部回路基板およびり−ドフレームをＡ
ｕ線にて接続する半導体装置の実装構造及び、半導体素
子上に設けた複数の電極とテープキャリアの切欠き穴に
突出して設けた複数のフィンガーとを接続する半導体装
置の実装構造の内、前記半導体素子のＳｉ基板上にＡｌ
電極層を設け、前記Ａｌ電極層上にＮｉ金属層を設け、
前記Ｎｉ金属層上にＡｕ金属層を設けた電極構造におい
て、少なくともＮｉ金属層を無電解Ｎｉメッキにて設け
たことにより前記Ｎｉ金属層表面に微少な凹凸を形成し
たことを特徴とする。
［作用］
Ａｌ電極上にＮｉ金属層さらにはＡｕ金属層を設けたこ
とで接合がＡｕ−Ａｕ接合となるので高温時の拡散がな
く接合強度が低下することがなく、高温時にも電極表面
がＡｕという腐食しない貴金属で覆われていることから
Ｃ１やＮａイオンが存在しても腐食してＡｌがなくなっ
てしまい接合が外れることがない、さらに電極層厚がＡ
ｌパッドよりも厚くなるためボンディングの衝撃でクラ
ックが生じず、無電解Ｎｉメッキ層が微少な凹凸を持っ
ているためボンディング性が向上した。
とで接合がＡｕ−Ａｕ接合となるので高温時の拡散がな
く接合強度が低下することがなく、高温時にも電極表面
がＡｕという腐食しない貴金属で覆われていることから
Ｃ１やＮａイオンが存在しても腐食してＡｌがなくなっ
てしまい接合が外れることがない、さらに電極層厚がＡ
ｌパッドよりも厚くなるためボンディングの衝撃でクラ
ックが生じず、無電解Ｎｉメッキ層が微少な凹凸を持っ
ているためボンディング性が向上した。
［実施例］
以下に本発明の実施例を図面に基づいて説明する。第１
図は本発明実施例の要部を示す断面図である。半導体素
子（１）の上には５ｉＯ２ｆｉ化膜（３）やＡｌ配ｍ
（２）等で回路が形成されており、半導体素子外部へ接
続を取るため、その他の部分は回路を保護するためにパ
ッシベーション（４）で覆われているがパッド部分には
パッシベーション（４）がかかっていない。その露出し
たＡｌバッド（２）上にＮｉ金属層（５）を形成するた
めまずＡｌパッド上の汚染物を取り除くためイソプロピ
ルアルコールに浸漬した復硫酸にて軽くエツチングを行
い、ｐｄｃｌａ溶液に浸漬してＰｄをＡｌバッド表面に
吸着させて後、市販の無電解Ｎｉメッキ液に浸漬してＮ
ｉ金属層を形成する。その後無電解Ａｕメッキ液で置換
メッキを行い本発明の半導体素子の電極構造を形成した
。（実施例１） さて以上のように形成した電極は無電解Ｎｉメッキの特
徴である微少な凹凸がＡｕメッキ厚が薄いため電極表面
まで達している。
図は本発明実施例の要部を示す断面図である。半導体素
子（１）の上には５ｉＯ２ｆｉ化膜（３）やＡｌ配ｍ
（２）等で回路が形成されており、半導体素子外部へ接
続を取るため、その他の部分は回路を保護するためにパ
ッシベーション（４）で覆われているがパッド部分には
パッシベーション（４）がかかっていない。その露出し
たＡｌバッド（２）上にＮｉ金属層（５）を形成するた
めまずＡｌパッド上の汚染物を取り除くためイソプロピ
ルアルコールに浸漬した復硫酸にて軽くエツチングを行
い、ｐｄｃｌａ溶液に浸漬してＰｄをＡｌバッド表面に
吸着させて後、市販の無電解Ｎｉメッキ液に浸漬してＮ
ｉ金属層を形成する。その後無電解Ａｕメッキ液で置換
メッキを行い本発明の半導体素子の電極構造を形成した
。（実施例１） さて以上のように形成した電極は無電解Ｎｉメッキの特
徴である微少な凹凸がＡｕメッキ厚が薄いため電極表面
まで達している。
実施例１のようにして作成されたサンプルを第２図のよ
うにワイヤーボンディングして接合強度を測定したとこ
ろ次表のように差異はなかった。
うにワイヤーボンディングして接合強度を測定したとこ
ろ次表のように差異はなかった。
尚比較例１は通常のＡｌパッドの電極構造のものをワイ
ヤーボンディングしたものである。又ＣモードとはＡｕ
線の途中で切れたものである。サンプル数は各１００個
である。
ヤーボンディングしたものである。又ＣモードとはＡｕ
線の途中で切れたものである。サンプル数は各１００個
である。
ィンガー（９）を半導体素子（１）のパッドに対応した
部分にバンブ状の突起（１１）をハーフエツチングを用
いて形成し、パターンをＮｉメッキ後金メッキ（１０）
をおこないそのフィルムキャリアを熱圧着にて接合する
いわゆるＢＴＡＢ実装方式でも接合強度に変化がみられ
なかった。（表２参照）表２ 表１ 表を見て判るように接合強度及び破壊部位に差異は見ら
れなかった。同様に第３図のようにフィルムキャリア（
１８）上にパターンニングされたＣｕフ尚比較例２は通
常のＡｌｌバッドをＢＴＡＢ実装したものである。Ｆモ
ード車とはフィンガー途中で切れたものの割合である。
部分にバンブ状の突起（１１）をハーフエツチングを用
いて形成し、パターンをＮｉメッキ後金メッキ（１０）
をおこないそのフィルムキャリアを熱圧着にて接合する
いわゆるＢＴＡＢ実装方式でも接合強度に変化がみられ
なかった。（表２参照）表２ 表１ 表を見て判るように接合強度及び破壊部位に差異は見ら
れなかった。同様に第３図のようにフィルムキャリア（
１８）上にパターンニングされたＣｕフ尚比較例２は通
常のＡｌｌバッドをＢＴＡＢ実装したものである。Ｆモ
ード車とはフィンガー途中で切れたものの割合である。
サンプル数は各１００個である。
以上第２図および第３図の実装構造において本発明の電
極構造は通常のＡｌｌバッドと同等がそれ以上の接合強
度を持っており、各金属層間の密着性にはなんの問題も
ない。
極構造は通常のＡｌｌバッドと同等がそれ以上の接合強
度を持っており、各金属層間の密着性にはなんの問題も
ない。
次に以上のサンプルを今度は１５０°Ｃに保った恒温槽
内にて放置した際の各時間における接合強度の変化を表
にした。表３はワイヤーボンディングのサンプル、表４
はＢＴＡＢ実装サンプルで行った結果である。
内にて放置した際の各時間における接合強度の変化を表
にした。表３はワイヤーボンディングのサンプル、表４
はＢＴＡＢ実装サンプルで行った結果である。
表３
表４
表３、表４から実施ＶＡｌはＢＴＡＢ実装サンプルでフ
ィンガー自身が熱で劣化してわずかながら強度が低下し
てしまったが時間が経過しても殆ど変化していないこと
が判る。
ィンガー自身が熱で劣化してわずかながら強度が低下し
てしまったが時間が経過しても殆ど変化していないこと
が判る。
次に同様にして作成したサンプルを今度はプレッシャー
クツカー試験（１２１℃１００％２ａｔｍ）にて放置し
た際の各時間における接合強度の変化を表にした。表５
はワイヤーボンディング品表６はＢＴＡＢ実装品である
。
クツカー試験（１２１℃１００％２ａｔｍ）にて放置し
た際の各時間における接合強度の変化を表にした。表５
はワイヤーボンディング品表６はＢＴＡＢ実装品である
。
表５
表６
表５、表６より実施例１では接合強度の変化はみられな
かった。比較例１及び比較例２のサンプルはいずれもＡ
ｌが拡散したのに加えＡｌが腐食してなくなったことに
より強度低下が起こったものである。
かった。比較例１及び比較例２のサンプルはいずれもＡ
ｌが拡散したのに加えＡｌが腐食してなくなったことに
より強度低下が起こったものである。
次に実施例１の電極構造でＮｉメッキ厚を０゜５〜５μ
ｍまで水準を振ってＢＴＡＢ実装を行い接合部分のＡｌ
パッド下のダメージを観察するためにＫ ＯＨ液に浸漬
してＡＩを剥離した際のクラック発生率を調べたところ
全ての水準とも０％と全く発生していなかった。比較例
２のサンプルについて同様に調べたところクラック発生
率は約半分も起こっていた。
ｍまで水準を振ってＢＴＡＢ実装を行い接合部分のＡｌ
パッド下のダメージを観察するためにＫ ＯＨ液に浸漬
してＡＩを剥離した際のクラック発生率を調べたところ
全ての水準とも０％と全く発生していなかった。比較例
２のサンプルについて同様に調べたところクラック発生
率は約半分も起こっていた。
次に実施例１のサンプルをＢＴＡＢ実装する際の加熱ツ
ール温度と加熱時間を以下の表のように振ってボンディ
ング性の評価を行った。
ール温度と加熱時間を以下の表のように振ってボンディ
ング性の評価を行った。
表の中のボンディング性の評価基準はＯはＦモード率が
１００％で最低ボンディング強度が２０ｇ以上、ＯはＦ
モード率が９０％以上で最低ボンディング強度が２０ｇ
以上、△はＦモード８０〜９０％、ＸはＦモード８０％
以下または最低ボンディング強度が２０ｇ以下、×Ｘは
Ｆモード５０％以下とした。尚表７は本発明の実施例１
の電極構造のＢＴＡＢサンプル、表８は比較例２のＡｌ
パッド品のＢＴＡＢ実装サンプルのボンディング性の評
価結果である。
１００％で最低ボンディング強度が２０ｇ以上、ＯはＦ
モード率が９０％以上で最低ボンディング強度が２０ｇ
以上、△はＦモード８０〜９０％、ＸはＦモード８０％
以下または最低ボンディング強度が２０ｇ以下、×Ｘは
Ｆモード５０％以下とした。尚表７は本発明の実施例１
の電極構造のＢＴＡＢサンプル、表８は比較例２のＡｌ
パッド品のＢＴＡＢ実装サンプルのボンディング性の評
価結果である。
表７
表８
以上の結果より明らかなように本発明の実施例１の電極
構造は比較例１のＡｌｌバッドと比べ格段にボンディン
グ性が向上した。
構造は比較例１のＡｌｌバッドと比べ格段にボンディン
グ性が向上した。
［発明の効果］
以上説明した本発明の半導体素子の電極構造はワイヤー
ボンディング方式、ＢＴＡＢ実装方式の如何に関わらず
初期ボンディング強度の劣化もなく、例えば１５０″Ｃ
下の高温放置下でも拡散による強度低下もなく、さらに
はプレッシャークツカーテスト等の恒温下でも電極が腐
食することな〈従来のＡｌバッドのものより格段に信頼
性を高めることが出来た。さらにボンディング時のＡｌ
バッド下のクラックの発生もなく、無電解Ｎｉメッキの
特徴である微少な凹凸がボンディング時の加熱温度と時
間の範囲をかなり広げることができ結果的にはボンディ
ング性を向上することが出来た。
ボンディング方式、ＢＴＡＢ実装方式の如何に関わらず
初期ボンディング強度の劣化もなく、例えば１５０″Ｃ
下の高温放置下でも拡散による強度低下もなく、さらに
はプレッシャークツカーテスト等の恒温下でも電極が腐
食することな〈従来のＡｌバッドのものより格段に信頼
性を高めることが出来た。さらにボンディング時のＡｌ
バッド下のクラックの発生もなく、無電解Ｎｉメッキの
特徴である微少な凹凸がボンディング時の加熱温度と時
間の範囲をかなり広げることができ結果的にはボンディ
ング性を向上することが出来た。
第１図は本発明の要部を示す断面図。第２図は本発明の
半導体素子をワイヤーボンディングした際の実装断面図
。第３図は本発明の半導体素子をＢＴＡＢＴＡＢ実装の
実装断面図。第４図は従来の半導体素子の電極構造の断
面図。第５図は従来のワイヤーボンディングされたＩＣ
パッケージの実装断面図。第６図は従来のＴＡＢ実装用
のＡｕバンブ構造を有した半導体素子の電ｆｌＳ構造の
断面図。第７図はＴＡＢ実装された半導体装置の実装平
面図である。 に半導体素子、２：Ａｌｌ、３： Ｓｉ０２層４：パッ
シベーション、５：無電解Ｎｉメッキ層、６：Ａｕ金属
層、７：Ａｕボール、８：Ａｕ線、９：Ｃｕフィンガー
１０：Ａｕメッキ層、１１：バンブ、１２： リード
フレーム、１３：ダイバッド、１４：熱硬化樹脂、１５
：バリヤ層、１６：Ａｕバンブ、１７：フィルムキャリ
ア、１８：切欠き穴、１９：スプロケットホール、２０
：フィンガー 以上
半導体素子をワイヤーボンディングした際の実装断面図
。第３図は本発明の半導体素子をＢＴＡＢＴＡＢ実装の
実装断面図。第４図は従来の半導体素子の電極構造の断
面図。第５図は従来のワイヤーボンディングされたＩＣ
パッケージの実装断面図。第６図は従来のＴＡＢ実装用
のＡｕバンブ構造を有した半導体素子の電ｆｌＳ構造の
断面図。第７図はＴＡＢ実装された半導体装置の実装平
面図である。 に半導体素子、２：Ａｌｌ、３： Ｓｉ０２層４：パッ
シベーション、５：無電解Ｎｉメッキ層、６：Ａｕ金属
層、７：Ａｕボール、８：Ａｕ線、９：Ｃｕフィンガー
１０：Ａｕメッキ層、１１：バンブ、１２： リード
フレーム、１３：ダイバッド、１４：熱硬化樹脂、１５
：バリヤ層、１６：Ａｕバンブ、１７：フィルムキャリ
ア、１８：切欠き穴、１９：スプロケットホール、２０
：フィンガー 以上
Claims (1)
- 半導体素子上に設けた複数の電極と外部回路基板および
リードフレームをＡｕ線にて接続する半導体装置の実装
構造及び、半導体素子上に設けた複数の電極とテープキ
ャリアの切欠き穴に突出して設けた複数のフィンガーと
を接続する半導体装置の実装構造の内、前記半導体素子
のＳｉ基板上にＡｌ電極層を設け、前記Ａｌ電極層上に
Ｎｉ金属層を設け、前記Ｎｉ金属層上にＡｕ金属層を設
けた電極構造において、少なくともＮｉ金属層を無電解
Ｎｉメッキにて設けたことにより前記Ｎｉ金属層表面に
微少な凹凸を形成したことを特徴とする半導体素子の電
極構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1238601A JPH03101222A (ja) | 1989-09-14 | 1989-09-14 | 半導体素子の電極構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1238601A JPH03101222A (ja) | 1989-09-14 | 1989-09-14 | 半導体素子の電極構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03101222A true JPH03101222A (ja) | 1991-04-26 |
Family
ID=17032614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1238601A Pending JPH03101222A (ja) | 1989-09-14 | 1989-09-14 | 半導体素子の電極構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03101222A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009064852A (ja) * | 2007-09-05 | 2009-03-26 | Okutekku:Kk | 半導体装置及び半導体装置の製造方法 |
-
1989
- 1989-09-14 JP JP1238601A patent/JPH03101222A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009064852A (ja) * | 2007-09-05 | 2009-03-26 | Okutekku:Kk | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3398609B2 (ja) | 半導体装置 | |
| KR100373085B1 (ko) | 플립-칩-어셈블리용땜납펌프및그제조방법 | |
| US7855103B2 (en) | Wirebond structure and method to connect to a microelectronic die | |
| KR100241573B1 (ko) | 반도체 웨이퍼 | |
| JP3949505B2 (ja) | 接続端子及びその製造方法並びに半導体装置及びその製造方法 | |
| US6605522B1 (en) | Method of manufacturing a semiconductor device having a protruding bump electrode | |
| JP2001110971A (ja) | 半導体パッケージ用リードフレーム及びその製造方法 | |
| KR20120102803A (ko) | 납프리 땜납 접속 구조체 및 땜납 볼 | |
| US8786084B2 (en) | Semiconductor package and method of forming | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| KR100751826B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH03101222A (ja) | 半導体素子の電極構造 | |
| JP2697116B2 (ja) | インジウム半田の接合構造 | |
| KR100591235B1 (ko) | 반도체 장치 | |
| KR100715971B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지와 그 제조 방법 | |
| JP2002334897A (ja) | 半導体装置のバンプ構造及びその製造方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPS63136537A (ja) | 半導体用テ−プ状リ−ド | |
| JP3635151B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH03101139A (ja) | 半導体素子の電極構造 | |
| JP3634508B2 (ja) | 半導体装置用テープキャリア及びその製造方法並びにそのテープキャリアを用いたテープキャリア型半導体装置 | |
| JPH0290662A (ja) | リードフレームのインナーリード | |
| JPS62199022A (ja) | 半導体装置の実装具 | |
| JPH04258142A (ja) | 樹脂封止型半導体装置およびその製造法 | |
| JPH0732170B2 (ja) | 半導体装置 |