JPH0298225A - Telemetory device - Google Patents
Telemetory deviceInfo
- Publication number
- JPH0298225A JPH0298225A JP25114088A JP25114088A JPH0298225A JP H0298225 A JPH0298225 A JP H0298225A JP 25114088 A JP25114088 A JP 25114088A JP 25114088 A JP25114088 A JP 25114088A JP H0298225 A JPH0298225 A JP H0298225A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- outputs
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Radio Relay Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は人工衛星に搭載するテレメトリ装置に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a telemetry device mounted on an artificial satellite.
第２図は従来のテレメトリ装置の一例を示すブロック図
である。図において（ｌａ）はアナログ信号１、（ｌｂ
）はアナログ信号２． （ｌｃ）はアナログ信号３、（
２）はデータ選択信号（３）に従ってアナログ信号（ｌ
ａ）〜（Ｉｃ）を順次選択しデータ信号（４）として出
力するマルチプレクサ回路、 （１３）はアナログ形式
の信号であるデータ信号（４）をディジタル信号（１４
）に変換するＡ／Ｄコンバータ、 （１５）はディジ
タル信号（１４）を処理して所定のテレメトリ形式に変
換しテレメトリ信号（１６）として出力する信号処理回
路である。FIG. 2 is a block diagram showing an example of a conventional telemetry device. In the figure, (la) is analog signal 1, (lb
) is an analog signal 2. (lc) is analog signal 3, (
2) is an analog signal (l) according to the data selection signal (3).
A multiplexer circuit that sequentially selects a) to (Ic) and outputs it as a data signal (4); (13) converts the data signal (4), which is an analog format signal, into a digital signal (14);
), and (15) is a signal processing circuit that processes the digital signal (14), converts it into a predetermined telemetry format, and outputs it as a telemetry signal (16).
次に動作について説明する。Next, the operation will be explained.
マルチプレクサ回路（２）は入力されるアナログ信号（
１ａ）〜（１ｃ）をデータ選択信号（３）に従って順次
選択しデータ信号（４）として出力する。すなわちマル
チプレクサ回路（２）は多大力１出力のスイッチとして
機能し入力はアナログ信号（ｌａ）〜（ｌｃ）。The multiplexer circuit (2) receives the input analog signal (
1a) to (1c) are sequentially selected according to the data selection signal (3) and output as a data signal (4). That is, the multiplexer circuit (2) functions as a high-power single-output switch, and inputs analog signals (la) to (lc).
出力はデータ信号（４）となる。また入力の切替えはデ
ータ選択信号（３）が行うこととなる。データ信号（４
）はＡ／Ｄコンバータ（１３）でアナログ・ディジタル
変換され、ディジタル信号（１４）として信号処理回路
（１５）に送出される。ディジタル信号（１４）を送出
後Ａ／Ｄコンバータ（１３）はリセットされ次のデータ
信号（４）のアナログ・ディジタル変換を行う信号処理
回路（１５）はディジタル信号（１４）を受けてこれを
所定のテレメトリ形式に変換しテレメトリ信号（１６）
として出力する。このように、複数のアナログ信号（１
ａ）〜（ｌｃ）を順次マルチプレクサ回路（２）で選択
しＡ／Ｄコンバータ（１３）で順次ディジタル信号（１
４）に変換することにより複数のアナログ信号（ｌａ）
〜（１ｃ）をテレメトリ信号（１６）として地上でモニ
タすることができる。The output becomes a data signal (4). Furthermore, input switching is performed by the data selection signal (3). Data signal (4
) is converted from analog to digital by an A/D converter (13) and sent as a digital signal (14) to a signal processing circuit (15). After sending out the digital signal (14), the A/D converter (13) is reset, and the signal processing circuit (15) that performs analog-to-digital conversion of the next data signal (4) receives the digital signal (14) and converts it into a predetermined value. Convert telemetry signal to telemetry format (16)
Output as . In this way, multiple analog signals (1
a) to (lc) are sequentially selected by the multiplexer circuit (2), and the A/D converter (13) sequentially converts the digital signals (1
4) Multiple analog signals (la) by converting them into
~(1c) can be monitored on the ground as a telemetry signal (16).
従来のテレメトリ装置においては複数のアナログ信号（
１ａ）〜（１ｃ）をマルチプレクサ回路（２）で順次選
択し１台のＡ／Ｄコンバータ（１３）でアナログ・ディ
ジタル変換を行っているため、アナログ信号（ｌａ）〜
（ｌｃ）のレベルをＡ／Ｄコンバータ（１３）の許容入
力範囲内９通常Ｏｖ〜５ｖ、になるようにあらかじめ設
定しておかねばならずこのためＡ／Ｄコンバータ（１３
）の分解能も固定されてしまうといった２課題があった
。Conventional telemetry equipment uses multiple analog signals (
1a) to (1c) are sequentially selected by the multiplexer circuit (2) and analog-to-digital conversion is performed by one A/D converter (13), so that the analog signals (la) to
The level of (lc) must be set in advance so that it is within the allowable input range of the A/D converter (13), typically 9 Ov to 5 V.
There were two problems: the resolution of ) was also fixed.
この発明はかかる課題を解決するためになされたもので
、アナログ信号（ｌａ）〜（１ｃ）のレベルにあらかじ
め制約を加えることなく所要の分解能でアナログ・ディ
ジタル変換を可能とするテレメトリ装置を得ることを目
的とする。This invention was made to solve this problem, and it is an object of the present invention to obtain a telemetry device that enables analog-to-digital conversion with a required resolution without imposing any restrictions on the levels of analog signals (la) to (1c) in advance. With the goal.
この発明に係るテレメトリ装置は、データ信号（４）に
あらかじめ定められたバイアス信号を加算し加算結果を
バイアス信号に対応した倍率で増幅する複数の加算増幅
回路を有しこの加算増幅回路の出力をコマンド信号で指
定された順序で順次切替・選択することによりアナログ
信号（ｌａ）〜（１ｃ）のレベルにあらかじめ制約を加
えることなく所要の分解能でアナログ・ディジタル変換
を行う。The telemetry device according to the present invention includes a plurality of summing amplifier circuits that add a predetermined bias signal to a data signal (4) and amplify the addition result with a multiplication factor corresponding to the bias signal, and the output of the summing amplifier circuit is By sequentially switching and selecting in the order specified by the command signal, analog-to-digital conversion is performed with the required resolution without placing any restrictions on the levels of the analog signals (la) to (1c) in advance.
この発明においては複数の加算増幅回路の出力をコマン
ド信号で指定された順序で順次切替・選択を行うことに
よりアナログ信号（ｌａ）〜（ｌｃ）のレベルにかかわ
らずＡ／Ｄコンバータ（１３）の許容入力範囲を満足す
るとともに、Ａ／Ｄコンバータ（１３）の分解能を可変
にできる。In this invention, by sequentially switching and selecting the outputs of the plurality of summing amplifier circuits in the order specified by the command signal, the A/D converter (13) is controlled regardless of the level of the analog signals (la) to (lc). While satisfying the permissible input range, the resolution of the A/D converter (13) can be made variable.
第１図はこの発明の一実施例を示すブロック図である。 FIG. 1 is a block diagram showing one embodiment of the present invention.
図において、（ｌａ）〜（４）は従来例と同じであり、
（５ａ）はバイアス信号１． （５ｂ）はバイアス信
号２ 、 （６ａ）はデータ信号（４）とバイアス信号
１ （５ａ）を加算し加算結果をバイアス信号１ （５
ａ）に対応した倍率で増幅しアナログデータ信号１ （
７ａ）として出力する加算増幅回路１ 、 （６ｂ）は
データ信号（４）とバイアス信号２ （５ｂ）を加算し
加算結果をバイアス信号２ （５ｂ）に対応した倍率で
増幅しアナログデータ信号２ （７ｂ）として出力する
加算増幅回路２ 、 （８）はアドレス指定信号（１１
）に従って、アナログデータ信号］ （７ａ）またはア
ナログデータ信号２ （７ｂ）のいづれかを選択しＡ／
Ｄ入力信号（１２）として出力する切替回路、（９）は
コマンド信号、 （１０）はデータ選択信号（３）と、
コマンド信号（９）を受けてこれらを処理しコマンド信
号（９）で指定された順序でデータ選択信号（３）に同
期したアドレス指定信号（］１）を出力するアドレス指
定回路、 （１３）はＡ／Ｄ入力信号（１２）を受けて
これを処理しディジタル信号（１４）に変ｍするＡ／Ｄ
コンバータ、 （１５）はディジタル信号（１４）を
処理し所定のテレメトリ形式に変換しテレメトリ信号（
１６）として出力する信号処理回路である。In the figure, (la) to (4) are the same as the conventional example,
(5a) is the bias signal 1. (5b) is bias signal 2, (6a) is data signal (4) and bias signal 1 (5a) is added, and the addition result is bias signal 1 (5a).
a) is amplified with a magnification corresponding to analog data signal 1 (
Addition amplifier circuit 1 (6b) outputs data signal (4) and bias signal 2 (5b) as 7a), amplifies the addition result by a magnification corresponding to bias signal 2 (5b), and outputs analog data signal 2 ( Addition amplifier circuit 2 outputs as address designation signal (11
), select either analog data signal] (7a) or analog data signal 2 (7b) and
A switching circuit outputs as a D input signal (12), (9) is a command signal, (10) is a data selection signal (3),
(13) is an addressing circuit that receives the command signal (9), processes it, and outputs an addressing signal (]1) synchronized with the data selection signal (3) in the order specified by the command signal (9); An A/D that receives an A/D input signal (12), processes it, and converts it into a digital signal (14).
The converter (15) processes the digital signal (14), converts it into a predetermined telemetry format, and converts it into a telemetry signal (
16).
次に第１図に示す構成の動作について説明するマルチプ
レクサ回路（２）は入力されるアナログ信号（ｌａ）〜
（１ｃ）をデータ選択信号（３）に従って順次選択しデ
ータ信号（４）として出力する。加算増幅回路１ （６
ａ）はこのデータ信号（４）とあらかじめ定められたバ
イアス信号１ （５ａ）を加算し加算結果をバイアス信
号１ （５ａ）に対応した倍率で増幅しアナログデータ
信号１ （７ａ）として、切替回路（８）に出力する。Next, we will explain the operation of the configuration shown in FIG. 1.The multiplexer circuit (2) is operated by input analog signals
(1c) are sequentially selected according to the data selection signal (3) and output as a data signal (4). Addition amplifier circuit 1 (6
a) adds this data signal (4) and a predetermined bias signal 1 (5a), amplifies the addition result with a magnification corresponding to bias signal 1 (5a), and outputs it as analog data signal 1 (7a) to the switching circuit. Output to (8).
加算増幅回路２ （６ｂ）も同様に、このデータ信号（
４）とあらかじめ定められたバイアス信号２（５ｂ）を
加算し加算結果をバイアス信号２ （５ｂ）に対応した
倍率で増幅しアナログデータ信号２ （７ｂ）として切
替回路に出力する。ここでバイアス信号１（５ａ）を−
２，５Ｖ、 バイアス信号２ （５ｂ）を−５Ｖ、加算
増幅回路１ （６ａ）の倍率を２．加算増幅回路２ （
６ｂ）の倍率を１とすると、データ信号（４）が５ｖの
時加算増幅回路１ （６ａ）の出力であるアナログデー
タ信号１ （７ａ）ノ大きさは（５Ｖ＋（−２，５Ｖ）
）Ｘ２＝５ＶとなりＡ／Ｄコンバータ（１３）の許容入
力範囲を満足するとともに分解能は２倍となる。この時
アナログデータ信号２ （７ｂ）ノ大きさは［：５ＶＸ
（−５Ｖ））Ｘ１＝ ＧＶとなるがデータ信号（４）の
取扱い範囲がＩＯＶにまで拡大できる。切替回路（８）
は入力されるアナログデータ信号１ （７ａ）およびア
ナログデータ信号２ （７ｂ）のいづれか一方をアドレ
ス指定信号（１１）に従って選択しＡ／Ｄ入力信号（１
２）として出力する。このアドレス指定信号（１１）は
アドレス指定回路（ｌＯ）から出力される信号であり、
アドレス指定回路（１０）ではデータ選択信号（３）お
よびコマンド信号（９）を受けてこれらを処理しコマン
ド信号（９）で指定された順序でデータ選択信号（３）
に同期したアドレス指定信号（１１）を出力する。Similarly, the summing amplifier circuit 2 (6b) also receives this data signal (
4) and a predetermined bias signal 2 (5b), the addition result is amplified by a magnification corresponding to the bias signal 2 (5b), and is output to the switching circuit as an analog data signal 2 (7b). Here, bias signal 1 (5a) is -
2.5V, bias signal 2 (5b) is -5V, and the magnification of addition amplifier circuit 1 (6a) is 2.5V. Addition amplifier circuit 2 (
If the magnification of 6b) is 1, then when the data signal (4) is 5V, the magnitude of the analog data signal 1 (7a) which is the output of the summing amplifier circuit 1 (6a) is (5V + (-2,5V)
)X2=5V, which satisfies the allowable input range of the A/D converter (13) and doubles the resolution. At this time, the magnitude of analog data signal 2 (7b) is [:5VX
(-5V)) X1 = GV, but the handling range of the data signal (4) can be expanded to IOV. Switching circuit (8)
selects one of the input analog data signal 1 (7a) and analog data signal 2 (7b) according to the address designation signal (11) and outputs the A/D input signal (1).
Output as 2). This addressing signal (11) is a signal output from the addressing circuit (lO),
The address designation circuit (10) receives and processes the data selection signal (3) and command signal (9), and outputs the data selection signal (3) in the order specified by the command signal (9).
An address designation signal (11) synchronized with is output.
＾／Ｄ入力信号（１２）はＡ／Ｄコンバータ（１３）で
アナログ・ディジタル変換されディジタル信号（１４）
として信号処理回路（１５）に送出される。ディジタル
信号（１４）を送出後＾／Ｄコンバータ（１３）はリセ
ットされ次のＡ／Ｄ入力信号（１２）のアナログ・ディ
ジタル変換を行う。信号処理回路（１５）はディジタル
信号（１４）を受けてこれを所定のテレメトリ形式に変
換しテレメトリ信号（１６）として出力する。従って複
数の加算増幅回路（６ａ）（６ｂ）、バイアス信号（５
ａ）（５ｂ）、切替回路（８）、コマンド信号（９）お
よびアドレス指定回路（ｌＯ）を具備することによりア
ナログ信号（Ｉａ）〜（Ｉｃ）のレベルに制約を加える
ことなくＡ／Ｄコンバータ（１３）の許容入力範囲を満
足しかつバイアス信号（５ａ）（５ｂ）に対応した分解
能でテレメトリ信号（１６）の取得を行うことができる
。^/D input signal (12) is converted from analog to digital by A/D converter (13) and becomes digital signal (14)
The signal is sent to the signal processing circuit (15) as a signal. After sending out the digital signal (14), the ^/D converter (13) is reset and performs analog-to-digital conversion of the next A/D input signal (12). The signal processing circuit (15) receives the digital signal (14), converts it into a predetermined telemetry format, and outputs it as a telemetry signal (16). Therefore, a plurality of summing amplifier circuits (6a) (6b), a bias signal (5
a) (5b), a switching circuit (8), a command signal (9), and an address designation circuit (lO), the A/D converter can be operated without imposing restrictions on the levels of analog signals (Ia) to (Ic). The telemetry signal (16) can be acquired with a resolution that satisfies the allowable input range (13) and corresponds to the bias signals (5a) and (5b).
この発明は９以上説明したとおりコマンド信号（９）で
指定した順序で加算増幅器（６ａ）（６ｂ）の出力を切
替えることにより、アナログ信号（］ａ）〜（Ｉｃ）の
レベルに制約を加えることなくＡ／Ｄコンバータ（１３
）の許容入力範囲を満足させることができるとともにバ
イアス信号（５ａ） （５ｂ）に対応した分解能を得る
ことができるといった効果がある。As explained above, this invention applies constraints to the levels of the analog signals (]a) to (Ic) by switching the outputs of the summing amplifiers (6a) and (6b) in the order specified by the command signal (9). No A/D converter (13
) can satisfy the allowable input range, and can also obtain resolution corresponding to the bias signals (5a) and (5b).
第１図はこの発明の一実施例を示すブロック図第２図は
従来のテレメトリ装置を示すブロック図である。
図において（ｌａ）〜（１ｃ）はアナログ信号、（２）
はマルチプレクサ回路、（３）はデータ選択信号、（４
）はデータ信号、 （５ａ）（５ｂ）はバイアス、 （
６ａ）（６ｂ）は加算増幅回路、 （７ａ）（７ｂ）は
アナログデータ信号、（８）は切替回路、（９）はコマ
ンド信号、（１０）はアドレス指定回路、 （１１）は
アドレス指定信号、（１２）はＡ／Ｄ入力信号、（１３
）はＡ／Ｄコンバータ、 （１４）はディジタル信号（
１５）は信号処理回路、（１６）はテレメトリ信号であ
る。
なお９図中同一符号は同一または相当部分を示す。FIG. 1 is a block diagram showing an embodiment of the present invention. FIG. 2 is a block diagram showing a conventional telemetry device. In the figure, (la) to (1c) are analog signals, (2)
is a multiplexer circuit, (3) is a data selection signal, (4
) is the data signal, (5a) (5b) is the bias, (
6a) (6b) are addition amplifier circuits, (7a) (7b) are analog data signals, (8) are switching circuits, (9) are command signals, (10) are address designation circuits, (11) are address designation signals , (12) is the A/D input signal, (13
) is the A/D converter, (14) is the digital signal (
15) is a signal processing circuit, and (16) is a telemetry signal. Note that the same reference numerals in Figure 9 indicate the same or corresponding parts.
Claims (1)
択しデータ信号として出力するマルチプレクサ回路と、
このデータ信号とあらかじめ定められたバイアス信号を
受けてこれらを加算し、加算結果をバイアス信号に対応
した倍率で増幅しアナログデータ信号として出力する複
数の加算増幅回路と、データ選択信号とコマンド信号を
受けてこれらを処理しコマンド信号で指定された順序で
データ選択信号に同期したアドレス指定信号を出力する
アドレス指定回路と、上記アドレス指定信号で指定され
たアナログデータ信号を選択しＡ／Ｄ入力信号として出
力する切替回路と、Ａ／Ｄ入力信号を受けてこれをディ
ジタル信号に変換するＡ／Ｄコンバータと、上記ディジ
タル信号を処理しテレメトリ信号として出力する信号処
理回路で構成したテレメトリ装置。a multiplexer circuit that sequentially selects a plurality of analog signals according to a data selection signal and outputs them as data signals;
A plurality of summing amplifier circuits receive and add this data signal and a predetermined bias signal, amplify the addition result by a magnification corresponding to the bias signal, and output it as an analog data signal, and a data selection signal and a command signal. an addressing circuit that receives and processes these and outputs an addressing signal synchronized with the data selection signal in the order specified by the command signal, and an A/D input signal that selects the analog data signal specified by the addressing signal. A telemetry device comprising a switching circuit that outputs a telemetry signal, an A/D converter that receives an A/D input signal and converts it into a digital signal, and a signal processing circuit that processes the digital signal and outputs it as a telemetry signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25114088A JPH0298225A (en) | 1988-10-05 | 1988-10-05 | Telemetory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25114088A JPH0298225A (en) | 1988-10-05 | 1988-10-05 | Telemetory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0298225A true JPH0298225A (en) | 1990-04-10 |
Family
ID=17218268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25114088A Pending JPH0298225A (en) | 1988-10-05 | 1988-10-05 | Telemetory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0298225A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5979624A (en) * | 1996-05-17 | 1999-11-09 | Gkn Viscodrive Gmbh | Device using viscous shear to control a coupling which limits torque transferable therethrough |
-
1988
- 1988-10-05 JP JP25114088A patent/JPH0298225A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5979624A (en) * | 1996-05-17 | 1999-11-09 | Gkn Viscodrive Gmbh | Device using viscous shear to control a coupling which limits torque transferable therethrough |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2508616B2 (en) | Sampling rate converter | |
| US4994914A (en) | Composite video image device and related method | |
| EP0338837B1 (en) | Analog-digital converting circuit having high resolution and low power consumption | |
| JPH0298225A (en) | Telemetory device | |
| US4609906A (en) | Digital-to-analog/analog-to-digital dual mode circuit | |
| US6894721B1 (en) | Image signal processing device and image signal processing method | |
| US5929905A (en) | Imaging apparatus | |
| AU529958B2 (en) | Analogue signal converter | |
| JPH05291955A (en) | A/d conversion bit expansion circuit | |
| JPS5912719Y2 (en) | Input switching circuit | |
| JP2638814B2 (en) | Parallel A / D converter | |
| JPH054692U (en) | Telemetry device | |
| JPH01195769A (en) | Conversion method for variable length data to fixed length data | |
| JPH08186764A (en) | Integral signal detection circuit and its driving method | |
| JPS596613A (en) | Receiver of frequency synthesizer | |
| JPH05300039A (en) | Receiver | |
| JPH0748914B2 (en) | Digital preamplifier | |
| SU849421A1 (en) | Amplification device | |
| JPH0654319U (en) | Matrix switcher with digital time division processing | |
| JP2683339B2 (en) | Transmission device | |
| JPH03125506A (en) | Dynamic range magnification device for detection circuit | |
| JP2941301B2 (en) | Broadcasting equipment | |
| JPH03270413A (en) | Analog input/output device | |
| JPH0227894A (en) | Abnormality monitor | |
| JPS61182331A (en) | Analog-digital converter |