JPH0296840A - Runaway prevention circuit of central processing unit - Google Patents
Runaway prevention circuit of central processing unitInfo
- Publication number
- JPH0296840A JPH0296840A JP63247457A JP24745788A JPH0296840A JP H0296840 A JPH0296840 A JP H0296840A JP 63247457 A JP63247457 A JP 63247457A JP 24745788 A JP24745788 A JP 24745788A JP H0296840 A JPH0296840 A JP H0296840A
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- processing unit
- runaway
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002265 prevention Effects 0.000 title claims description 7
- 238000001514 detection method Methods 0.000 claims abstract description 32
- 230000001360 synchronised effect Effects 0.000 claims abstract description 19
- 238000004891 communication Methods 0.000 claims abstract description 17
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数の中央処理装置から構成されるシステムに
おいてその中央処理装置の暴走を防止するのに適した暴
走防止回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a runaway prevention circuit suitable for preventing runaway of a central processing unit in a system composed of a plurality of central processing units.
従来、この種の中央処理装置の暴走防止回路としては、
例えば第5図に示すようなものがあシ、その概要を第5
図を参照して説明する。同図において、1,2はマイク
ロプロセッサとしての複数の中央処理装置でちゃ、これ
ら中央処理装置1゜2にはその中央処理装置の暴走を検
出するための暴走検出回路ti12がそれぞれ設けられ
ている。このとき、各暴走検出回路1f12には、その
中央処理装置周辺の信号1例えばアドレス信号やデータ
信号、C8信号などのrlJ 、 rOJの変化が絶え
ず生じている信号を入力して訃り、これら暴走検出回路
11.12ではそれぞれその信号線を一定間隔で監視す
るようにしておき、その信号変化が生じなくなった時を
暴走検出とする。Conventionally, as a runaway prevention circuit for this type of central processing unit,
For example, there is something like the one shown in Figure 5.
This will be explained with reference to the figures. In the figure, reference numerals 1 and 2 denote a plurality of central processing units as microprocessors, and each of these central processing units 1 and 2 is provided with a runaway detection circuit ti12 for detecting runaway of the central processing unit. . At this time, each runaway detection circuit 1f12 is input with signals around the central processing unit 1, such as address signals, data signals, C8 signals, etc., in which rlJ and rOJ are constantly changing, and these runaway detection circuits 1f12 are inputted. The detection circuits 11 and 12 respectively monitor the signal lines at regular intervals, and detect runaway when the signal no longer changes.
そして、それぞれの暴走検出回路11.12の出力は論
理和回路13で論理和をとり、その出力を中央処理装置
システムのリセット回路4に入力することにより、どち
らか一方の中央処理装置1または2の暴走を検出したう
え、そのシステムK IJ上セツトかけて初期設定から
もう一度行うようKなされている。Then, the outputs of the respective runaway detection circuits 11 and 12 are logically summed in the logical sum circuit 13, and the output is inputted to the reset circuit 4 of the central processing unit system, so that either one of the central processing units 1 or 2 After detecting runaway, the system is set up and the system is set up again from the initial settings.
しかし、上述の従来回路では、中央処理装置つまシプロ
セッサ(MPUともいう)の数が増えると、暴走検出回
路が各プロセッサととに必要になるため、プロセッサが
増えるごとに回路規模が大きくなってしまう。また、暴
走検出するための信号は、暴走時rIJ 、 rOJの
信号変化が止まるように暴走する場合と、暴走していて
もその変化が止まらない場合があり、前者の場合は暴走
を検出できるが、後者の場合は検出できないという問題
があった。However, in the conventional circuit described above, as the number of central processing units (also called MPUs) increases, a runaway detection circuit is required for each processor, so the circuit size increases as the number of processors increases. Put it away. In addition, the signals for detecting runaway may run out so that the rIJ and rOJ signals stop changing at the time of runaway, or may not stop changing even if runaway occurs.In the former case, runaway can be detected. However, in the latter case, there was a problem that it could not be detected.
本発明は以上の点に鑑みてなされたもので、その目的は
、中央処理装置の数が増しても回路規模が大きくならず
、暴走を確実に検出することができる中央処理装置の暴
走防止回路を提供することにある。The present invention has been made in view of the above points, and its object is to prevent a runaway prevention circuit for a central processing unit that can reliably detect runaway without increasing the circuit scale even when the number of central processing units increases. Our goal is to provide the following.
上記の目的を達成するため、本発明は、複数の中央処理
装置から構成されるシステムにおいて、中央処理装置間
で同期通信を行っている時該中央処理装置間の同期通信
に同期した暴走検出用信号を各中央処理装置に発生させ
他の中央処理装置からの暴走検出用信号を検査してその
中央処理装置から暴走検出用信号を出力する出力手段と
、どれか1つの中央処理装置からの前記暴走検出用信号
の出力が出なくなると一定期間後にカウントアツプする
タイマ回路と、該タイマ回路のカウントアツプ出力によ
り前記システムの初期設定を行うためのリセット回路と
を具備したものである。In order to achieve the above object, the present invention provides a method for detecting runaway in synchronization with synchronous communication between the central processing units when synchronous communication is performed between the central processing units in a system composed of a plurality of central processing units. an output means for generating a signal to each central processing unit, inspecting a runaway detection signal from another central processing unit, and outputting a runaway detection signal from the central processing unit; The system is equipped with a timer circuit that counts up after a certain period of time when the runaway detection signal is no longer output, and a reset circuit that initializes the system based on the count-up output of the timer circuit.
したがって、本発明においては、複数の中央処理装置の
うちいずれか1つから暴走検出用信号の出力が出なくな
ると、一定期間後にタイマ回路がカウントアツプして、
そのタイマ回路のカウントアツプ出力によりリセット回
路が中央処理装置システムのリセットをかけてその初期
設定を行うことができる。Therefore, in the present invention, when any one of the plurality of central processing units stops outputting the runaway detection signal, the timer circuit counts up after a certain period of time.
The count-up output of the timer circuit allows the reset circuit to reset the central processing unit system and initialize it.
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。Hereinafter, the present invention will be described in detail based on embodiments shown in the drawings.
第1図は本発明による中央処理装置の暴走防止回路の一
実施例を示すブロック図である。第1図において、1,
2はマイクロプロセッサとしての複数(この例では2個
)の中央処理装置であり、この第1の中央処理装置1と
第2の中央処理装置2は、第2図(&)に示すような時
間で同期通信を行っておシ、第1の中央処理装置1は、
この同期通信のタイミングに同期して、プログラムによ
り第2図(b)のような信号を暴走検出用信号として発
生し、その信号を信号線5を介して第2の中央処理装置
2へ伝達する。また、第2の中央処理装置2は、第1の
中央処理装置1と同様に、プログラムによ)第2図(b
)と同様な信号を暴走検出用信号として発生すると共に
、中央処理装置1からの信号を検査してその正常、異常
に伴う信号を暴走検出用信号として発生するものとなっ
ている。このとき、中央処理装置2は、中央処理装置1
からの信号を検査して、規則的なrOJ 、 rlJ交
互の信号でなかったり、rOJ 、 rlJ固定になっ
たりしたら、信号の発生を中止する。そして、この中央
処理装置2からの信号は信号線6を介してタイマ回路3
のリセットに入力する。このタイマ回路3は一定期間T
でカウントアツプ動作し、そのカウントアツプした信号
をリセット回路4に入力して、このリセット回路4から
リセット信号を出力することにより、中央処理装置シス
テムの初期設定を行うものとなっている。FIG. 1 is a block diagram showing an embodiment of a runaway prevention circuit for a central processing unit according to the present invention. In Figure 1, 1,
Reference numeral 2 denotes a plurality of (two in this example) central processing units as microprocessors, and the first central processing unit 1 and the second central processing unit 2 operate in a time-consuming manner as shown in FIG. 2 (&). The first central processing unit 1 performs synchronous communication at
In synchronization with the timing of this synchronous communication, the program generates a signal as shown in FIG. 2(b) as a runaway detection signal, and transmits the signal to the second central processing unit 2 via the signal line 5. . In addition, the second central processing unit 2 is configured as shown in FIG.
) is generated as a runaway detection signal, and the signal from the central processing unit 1 is inspected and a signal associated with whether the signal is normal or abnormal is generated as a runaway detection signal. At this time, the central processing unit 2
The signal generation is stopped if the signals from rOJ and rlJ are not regular alternating signals or if rOJ and rlJ are fixed. The signal from the central processing unit 2 is transmitted to the timer circuit 3 via the signal line 6.
Enter to reset. This timer circuit 3 operates for a certain period T.
The CPU performs a count-up operation, inputs the counted-up signal to a reset circuit 4, and outputs a reset signal from the reset circuit 4, thereby initializing the central processing unit system.
このように構成された暴走防止回路において、各中央処
理装置1,2間で同期通信を行っている時、第3図に示
すように、中央処理装置1が暴走した場合、この中央処
理装置1からは信号が出なくなる(同図(、)参照)。In the runaway prevention circuit configured as described above, if the central processing unit 1 goes out of control as shown in FIG. 3 while performing synchronous communication between the central processing units 1 and 2, this central processing unit The signal will no longer be output from (see the same figure (, )).
すると、中央処理装置2はその中央処理装置1から信号
が来ないので、タイマ回路3への信号を出力しない(同
図(b)参照)。Then, since no signal is received from the central processing unit 1, the central processing unit 2 does not output a signal to the timer circuit 3 (see FIG. 3(b)).
従って、タイマ回路3は一定期間T内にリセット信号が
供給されないので、カウントアツプしてリセット回路4
へ信号を出力する(同図(c)参照)。Therefore, since the reset signal is not supplied to the timer circuit 3 within a certain period T, the timer circuit 3 counts up and resets the reset circuit 4.
(See figure (c)).
これにより、リセット回路4はそのカウントアツプ出力
に基づきリセット信号を発生して(同図(d)参照)、
従来と同様に中央処理装置システムにリセットを行なう
。As a result, the reset circuit 4 generates a reset signal based on the count-up output (see (d) in the same figure).
Reset the central processing unit system as before.
また、中央処理装置2が暴走した時も、第4図に示すよ
うに、中央処理装置1からは正常な信号が出力されてい
るが(同図(、)参照)、中央処理装置2からは中央処
理装置1に関係なく信号が出ない(同図(b)参照)。Furthermore, even when the central processing unit 2 goes out of control, as shown in Figure 4, although the central processing unit 1 outputs a normal signal (see (, ) in the figure), the central processing unit 2 outputs a normal signal. No signal is output regardless of the central processing unit 1 (see (b) in the same figure).
そのため、タイマ回路3は前述と同様に、カウントアツ
プしてリセット回路4へ信号を出力することにより(同
図(e) 、 (d)参照)、システムにリセットをか
けることができる。Therefore, as described above, the timer circuit 3 can reset the system by counting up and outputting a signal to the reset circuit 4 (see (e) and (d) in the figure).
このように本実施例によると、中央処理装置1゜2間で
同期通信を行っている時、各中央処理装置1.2間の同
期通信に同期した信号つまシ暴走検出用信号を発生させ
、一方の中央処理装置1からの暴走検出用信号を他方の
中央処理装置2で検査してその中央処理装置2から暴走
検出用信号を出力すると共に、その信号を一定期間タイ
マ回路3で監視することにより、中央処理装置1が暴走
し九時は中央処理装e2が暴走を検出し、タイマ回路3
への信号を発生させずにタイマ回路3をカウントアツプ
させてリセットをかける。また、中央処理装置2で暴走
した場合、タイマ回路3への信号が発生しなくなるので
、タイマ回路3がカウントアツプしてリセットをかける
ことができる。これによって、従来のように中央処理装
置ととに暴走検出回路を設けることがなくなシ、回路構
成を小型にでき、また暴走検出の精度を上げることがで
きる利点を奏する。According to this embodiment, when synchronous communication is performed between the central processing units 1 and 2, a runaway detection signal is generated that is synchronized with the synchronous communication between the central processing units 1 and 2, A runaway detection signal from one central processing unit 1 is checked by the other central processing unit 2, and the runaway detection signal is output from the other central processing unit 2, and the signal is monitored by a timer circuit 3 for a certain period of time. As a result, the central processing unit 1 goes out of control, and at 9:00, the central processing unit e2 detects the runaway, and the timer circuit 3
A timer circuit 3 is counted up and reset without generating a signal to. Furthermore, if the central processing unit 2 goes out of control, no signal is generated to the timer circuit 3, so the timer circuit 3 can count up and be reset. This eliminates the need to provide a runaway detection circuit in both the central processing unit and the central processing unit as in the prior art, thereby providing the advantage that the circuit configuration can be made smaller and the accuracy of runaway detection can be improved.
以上説明したように本発明によれば、中央処理装置間の
通信の手段として信号線、タイマ回路を設け、その信号
線にプログラムにより中央処理装置間の同期通信に同期
した暴走検出用信号を出力して、その信号を一定期間タ
イマ回路で監視することにより、特別な暴走検出回路を
設けることなく、信号線を増すだけで中央処理装置の暴
走を検出することができるため、回路規模を小さくでき
る。また、プログラムにより暴走検出用信号を発生させ
るため、暴走の検出がより正確になる等の効果がある。As explained above, according to the present invention, a signal line and a timer circuit are provided as a means of communication between central processing units, and a runaway detection signal synchronized with synchronous communication between central processing units is outputted to the signal line by a program. By monitoring the signal using a timer circuit for a certain period of time, runaway in the central processing unit can be detected by simply adding signal lines without the need for a special runaway detection circuit, allowing the circuit size to be reduced. . Furthermore, since the runaway detection signal is generated by the program, there are effects such as more accurate detection of runaway.
第1図は本発明の一実施例を示すブロック図、第2図は
上記実施例の説明に供する同期通信信号と暴走検出用信
号のタイムチャート、第3図は同じく上記実施例の説明
に供する第1の中央処理装置暴走時のタイムチャート、
第4図は同じく上記実施例の説明に供する第2の中央処
理装置暴走時のタイムチャート、第5図は従来技術の一
例を示すブロック図である。
j 、2##11−中央処理装置、3・−#番タイマ回
路、411@・−リセット回路、5.6e・・・信号線
。
第1図
第2図
第3図Fig. 1 is a block diagram showing an embodiment of the present invention, Fig. 2 is a time chart of a synchronous communication signal and a runaway detection signal, which is used to explain the above embodiment, and Fig. 3 is also provided to explain the above embodiment. A time chart when the first central processing unit goes out of control;
FIG. 4 is a time chart when the second central processing unit goes out of control, which is also used to explain the above embodiment, and FIG. 5 is a block diagram showing an example of the prior art. j, 2##11-central processing unit, 3.-# timer circuit, [email protected] circuit, 5.6e... signal line. Figure 1 Figure 2 Figure 3
Claims (1)
中央処理装置間で同期通信を行つている時該中央処理装
置間の同期通信に同期した暴走検出用信号を各中央処理
装置に発生させ他の中央処理装置からの暴走検出用信号
を検査してその中央処理装置から暴走検出用信号を出力
する出力手段と、どれか1つの中央処理装置からの前記
暴走検出用信号の出力が出なくなると一定期間後にカウ
ントアップするタイマ回路と、該タイマ回路のカウント
アップ出力により前記システムの初期設定を行うための
リセット回路とを具備したことを特徴とする中央処理装
置の暴走防止回路。In a system consisting of multiple central processing units,
When synchronous communication is performed between central processing units, each central processing unit generates a runaway detection signal synchronized with the synchronous communication between the central processing units, and checks the runaway detection signal from other central processing units. an output means for outputting a runaway detection signal from the central processing unit; a timer circuit that counts up after a certain period of time when the runaway detection signal is no longer output from any one of the central processing units; A runaway prevention circuit for a central processing unit, comprising a reset circuit for initializing the system by outputting a count up.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63247457A JPH0296840A (en) | 1988-10-03 | 1988-10-03 | Runaway prevention circuit of central processing unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63247457A JPH0296840A (en) | 1988-10-03 | 1988-10-03 | Runaway prevention circuit of central processing unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0296840A true JPH0296840A (en) | 1990-04-09 |
Family
ID=17163734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63247457A Pending JPH0296840A (en) | 1988-10-03 | 1988-10-03 | Runaway prevention circuit of central processing unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0296840A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014186454A (en) * | 2013-03-22 | 2014-10-02 | Hitachi Automotive Systems Ltd | Electronic control device for vehicle |
-
1988
- 1988-10-03 JP JP63247457A patent/JPH0296840A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014186454A (en) * | 2013-03-22 | 2014-10-02 | Hitachi Automotive Systems Ltd | Electronic control device for vehicle |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0296840A (en) | Runaway prevention circuit of central processing unit | |
JPS5983438A (en) | Program failure detecting system | |
JP2854873B2 (en) | Backup method of online dual processing system | |
JPH1063313A (en) | System for mutually monitoring process control | |
JPS60254338A (en) | Abnormality detecting system of multiprocessor | |
JPS61267810A (en) | Deciding circuit for detection of service interruption | |
JPH01200441A (en) | Mutual monitoring method among plural processors | |
JPH0277854A (en) | Resetting system for microprocessor | |
JPH02118710A (en) | Method and circuit for detecting step-out | |
JPH07160521A (en) | Information processor with anti-fault function | |
JPH02143340A (en) | Abnormality supervising method for electronic circuit | |
JPS58221533A (en) | Remote supervisory and controlling system | |
JPH01169642A (en) | Runaway detecting circuit | |
JPH01185742A (en) | Program runaway detection circuit | |
JPS62216048A (en) | Runaway detecting system for processor | |
JPH02214413A (en) | System for monitoring digital protective relay | |
JP2000172521A (en) | Abnormality detecting method for cpu | |
JPS61262853A (en) | Highly reliable computer | |
JPH0148565B2 (en) | ||
JPS63101917A (en) | Method for supervising clock pulse in control device | |
JPH10172083A (en) | Alarm collecting method and alarm collecting system for executing the method | |
JPS6184111A (en) | Clock interruption detecting circuit | |
JPS63163540A (en) | Multiprocessor system | |
JPH04284540A (en) | Data check circuit | |
JPH04138733A (en) | Transmission error monitoring circuit |