JPH0295168A - Ｄｃ−ｄｃ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は直流電力をスイッチングしてトランスの１次
巻線へ供給し、そのトランスの２次巻線の出力を整流平
滑して直流出力を得るＤ−Ｃ−ＤＣ変換回路に関し、特
に入出力間を高インピーダンスで分離し、しかも同相モ
ードスイッチング雑音の発生が少ない回路に係わる。

〈背　景〉 この種のＤ（、−ＤＣ変換回路は例えばディジタル加入
者線伝送方式における加入者宅内側に設置されるディジ
タル回線終端装置の電源として用いられる。即ち第１図
に示すように、加入者宅内側に設置されるディジタル回
線終端装置１１は一般に局からの遠方給電によって動作
するように構成され、ディジタル回線終端装置１１に接
続された平衡形ケーブルの加入者線１２上にはディジタ
ル信号と給電直流電流とが重畳されている。加入者線１
２の他端は図に示してないが局内に引込まれ、局内側の
ディジタル回線終端装置に接続される。

加入者線１２上のディジタル信号は装置１１との接続点
１３、トランス１４を介してパルス伝送回路１５に入力
される。パルス伝送回路１５は等化増幅回路、パルス送
信回路などから構成される。

加入者線１２上の給電直流電流は接続点１３、電力分離
フィルタ１６ａ、１６ｂを介してＤＣ−ＤＣ変換回路１
７の１次側１８ａ、１８ｂに入力され、これら１次側１
８ａ、１８ｂ間には例えば直流電圧３０Ｖが印加される
。ＤＣ−ＤＣ変換回路１７ではＤＣ−ＤＣ変換を行い、
ＤＣ−ＤＣ変換回路１７の２次側１９ａ、１９ｂ間には
、例えば直流電圧５Ｖを発生する。ディジタル回線終端
装置１１の主要部あるいは全体は、Ｄ（、−ＤＣ変換回
路１７の２次側１９ａ、１９ｂの出力によって動作する
。接続点１３及びフィルタ１６ａ、１６ｂの接続点とト
ランス１４との間に挿入された直流阻止コンデンサ２１
はトランス１４に給電直流電流を流さないために設けて
いる。電力分離フィルタ１６ａ、１６ｂは、直流低イン
ピーダンス、交流高インピーダンスとなるように例えば
コイルで構成されている。これは、ＤＣ−ＤＣ変換回路
１７の１次側１８ａ、１８ｂ間の交流インピーダンスが
低いため、ディジタル信号を短絡することを避けるため
である。

さて、以上の構成のディジタル回線終端装置１１の電源
であるＤＣ−ＤＣ変換回路１７に、従来構成のＤＣ，−
ＤＣ変換回路を適用する場合、以下の欠点が生じる。

（ａ）　　Ｄ　Ｃ−Ｄ　Ｃ変換回路１７の１次側と２次
側との間、すなわち１次側１８ａ及び２次側１９ａ間、
あるいは１次側１８ｂ及び２次側１９ｂ間、にＤＣ−Ｄ
Ｃ変換回路１７のスイッチングにともなうスイッチング
雑音ｖＩ、いわゆる同相モードスイッチング雑音が発生
する。この同相モードスイッチング雑音は、加入者線１
２及びディジタル回線終端装置１１などによって決る不
平衡減衰量に応じて差動モード雑音に変換され、トラン
ス１４の２次側２２ａ、２２ｂ間に廻り込み、ディジタ
ル信号の符号誤りの原因となる。

このため同相モードスイッチング雑音の発生を充分に小
さくする必要があるが、従来のＤＣＤＣ変換回路ではこ
れを満足させることができなかった。

（ｂ）　　加入者線１２上には、アナログ電話回線から
のインパルス性雑音等の各種縦雑音が誘導され、ディジ
タル信号の符号誤りの原因となるため、ディジタル回線
終端装置１１の不平衡減衰量は充分に高くする必要があ
る。前記（ａ）項に記載した欠点を除去するため、第２
図に示すようにＤＣ−ＤＣ変換回路１７のスイッチング
周波数で充分に低インピーダンスの外付コンデンサ２３
を、１次側１８ａ及び２次側１９ａ間（あるいは１次側
１８ｂ及び２次側１９ｂ間）に接続することにより前記
同相モードスイッチング雑音を抑圧しているものがある
。しかし、このような構成とし、かつＤＣ−ＤＣ変換回
路１７の２次側１９ａあるいは１９ｂを低インピーダン
スでアースに接続する場合、電力分離フィルタ１６ａ（
あるいは１６ｂ）用のコイルと外付コンデンサ２３とか
ら縦回路に共振点を形成し、この共振点においてディジ
タル回線終端回路１１の不平衡減衰量が極度に劣化し符
号誤りを生じる。

このため、前記共振点をパルス伝送帯域より充分に高い
周波数とする必要があり、これには外付コンデンサ２３
を除去し、ＤＣ−ＤＣ変換回路１７の１次側１８ａ、１
８ｂと２次側１９ａ１９ｂとをトランス１４のストレー
容量程度の高インピーダイスで分離することが必要であ
る。

しかし、このようにすると従来の回路構成では前記（ａ
）項に記載した欠点が生じる。

以下これらの点について更に詳細に説明する。

第３図に従来のＤＣ−ＤＣ変換回路の基本構成を示す。

直流電源２４から１次側１８ａ、１８ｂを通じて入力さ
れた直流入力電圧Ｅ、はスイッチ素子２５のオン／オフ
の繰返し動作（以下スイッチングと呼ぶ）により交番電
圧（以下スイッチング電圧と呼ぶ）に変換され、トラン
ス２６の１次巻線２７の両端２９．３１間にはスイッチ
ング電圧ｅ１が生じる。このためトランス２６の２次巻
線２８の両端３２．３３間にはスイッチング電圧ｅ２が
誘起される。このスイッチング電圧ｅ２はダイオード３
４で半波整流され、出力コンデンサ３５で平滑され、直
流出力電圧Ｅ２が得られ、この直流出力は２次側１９ａ
、１９ｂを通じて負荷３６へ供給される。なお１次巻線
２７の両端２９３１間に誘起されるスイッチング電圧ｅ
ｌ　と２次巻線２８の両端３２．３３間に誘起されるス
イッチング電圧ｅ２との比は１次巻線２７と２次巻線２
８との巻線比により定まる。直流電源２６の両端間に入
力コンデンサ３７が接続され、またスイッチ素子２５は
例えばトランジスタであって、このトランジスタ２５は
１次巻線２７と直列に挿入され、トランジスタ２５のベ
ース・エミッタ間に駆動回路３８が接続されている。

この第３図に示した従来のＤＣ−ＤＣ変換回路では１次
側−２次側間、すなわち１次側１８ａ、２次側１９ａ間
に大きなスイッチング電圧が発生する欠点があった。こ
れを同相モードスイッチング雑音と呼び、以下第４図を
用いて説明する。第４図は第３図に示したＤＣ−ＤＣ変
換回路において、同相モードスイッチング雑音の発生機
構を交流成分に着目して示したものである。第４図中の
記号は第３図に順し、ｅｌ　＋　　ｅ２　＋　　Ｖｌ及
びｖ２は任意の時点での各端子間のスイッチング電圧を
、また矢印は各電圧極性の相互関係を示す。スイッチ素
子２５と電源２４との接続点を１次側１８ｂ、ダイオー
ド３４と出力コンデンサ３５との接続点を２次外側１９
ｂとしている。巻線端２９．３２間のコンデンサ４２、
巻線端３１．３３間のｒｙデンサ４３はそれぞれ１次巻
線２７と２次巻線２８との間に分布するストレー容量を
集中定数回路で表わしたものである。スイッチ素子２５
．１次巻線２７、人力コンデンサ３７よりなる閉回路を
閉路Ｉと名付け、１次巻線２７．２次巻線２８、コンデ
ンサ４２．４３よりなる閉回路を閉路■と、２次巻線２
日、ダイオード３４、出力コンデンサ３５よりなる閉回
路を閉路■とそれぞれ呼ぶ。

第４図において、まず閉路Ｉに着目する。入力コンデン
サ３７はスイッチング周波数成分に対しては短絡（充分
に低インピーダンス）であるからその両端にはスイッチ
ング電圧は発生しない。従ってキルヒホッフの電圧則か
らスイッチ素子２５の両端には１次巻線２７の両端２９
．３１間に誘起されるスイッチング電圧ｅ１に等しい振
幅のスイッチング電圧が逆位相で発生する。次に閉路■
に着目する。出力コンデンサ３５はスイッチング周波数
成分に対しては短絡であるがら、その両端にはスイッチ
ング電圧は発生しない。したがってキルヒホッフの電圧
則からダイオード３４の両端には２次巻線２８の両端３
２．３３間に誘起されるスイッチング電圧ｅ２に等しい
振幅のスイッチング電圧が逆位相で発生する。

次に閉路■に着目する。通常コンデンサ４２゜４３の容
量値はともに小さく、スイッチング周波数を含む高周波
数に亘り充分に高いインピーダンスとなる。さて閉路■
において、コンデンサ４２゜４３の両端に発生するスイ
ッチング電圧を各々Ｖ。

ｖ２とすると、キルヒホッフの電圧則からＶ、＋ｖ２　
＝ｅ、−ｅ、となる関係を満たす。また電圧Ｖ、とｖ２
の比は各々のコンデンサ４２．４３の容量値に反比例す
る。コンデンサ４２の両端に発生するスイッチング電圧
■１は同相モードスイッチング雑音である。以下閉路■
部分の拡大図である第５図を用いて説明する。第５図中
の記号は第４図に順する。各々コンデンサ４２．４３の
容ｉｌｋ値をＣ＋　、Ｃｚとする。第５図から同相モー
ドスイッチング雑音の振幅値ｖ１は Ｃつ となり、１次巻線２７の両端に生じるスイッチング電圧
ｅ１と、２次巻線２８の両端に誘起されるスイッチング
電圧ｅ２との双方の影響から発生する。通常のＤＣ−Ｄ
Ｃ変換回路においてはｅ、≠ｅ２である。このため１次
側１８ａ、１８ｂ、２次側１９ａ、１９ｂ間を高インピ
ーダンスで分離し、かつ同相モードスイッチング雑音の
発生を少なくするためにはコンデンサ４３の容量値Ｃ２
をコンデンサ４２の容量値Ｃ１に対して充分に小さくす
る必要がある。しかし、コンデンサ４３の容量値Ｃ２は
トランスの１次巻線２７．２次巻線２８及びコアの形状
によって定まり、容量値Ｃ２はあまり小さくできない。

一方コンデンサ４２の容量値ＣＩを大きくすると（例え
ばコンデンサ外付により）、同相モードスイッチング雑
音は小さくなるが、１次側１８ａ、１８ｂ−２次側１９
ａ１９ｂ間が低インピーダンスとなる。以上から１次側
　１８ａ、１８ｂ−２次側１９ａ、１９ｂ間を高インピ
ーダンスで分離し、かつ同相モードスイッチング雑音を
低減化させることは従来技術は困難であった。−例とし
て第３図に示した構成で直流入力電圧ＥＩ＝３０Ｖ、直
流出力電圧Ｅ２＝５Ｖ、出力電圧ＩＷ程度のＤＣ−ＤＣ
変換回路においては、同相モードスイッチング雑音はリ
ップル成分で約１０Ｖｐｐ程度生じる。但し、１次。

２次巻線の構成によりこの雑音値は微妙に異なってくる
。

〈発明の概要〉 この発明の目的は直流及びスイッチング周波数を含む高
周波域に亘り１次側−２次側間を高インピーダンスで分
離し、しかも同相モードスイッチング雑音の発生が少な
いＤＣ−ＤＣ変換回路を提供することにある。

この発明によれば１次巻線と２次巻線との間に静電遮へ
い層が配され、この静電遮へい層は１次巻線の静止端に
接続され、かつ２次巻線の中点からみて、２次巻線の一
方の側に静電遮へい層に対して誘起される電圧と、１次
巻線の他方の側に静電遮へい層に対して誘起される電圧
が互いに逆極性となる打消手段が設けられる。

〈第１実施例〉 第６図はこの発明の第１実施例を示し、半波整流用のダ
イオード３４ａ、３４ｂが２次巻線２８の両端にそれぞ
れ直列に接続される。ダイオード３４ａ、３４ｂの他端
は出力コンデンサ３５の両端に接続される。１次巻線２
７と２次巻線２日との間に静電遮へい層４６が介在され
る。この静電遮へい層４６は１次巻線２７の交流的な０
電位点（以下静止端と呼ぶ）である巻線端２９に接続し
ている。１次側１８ｂも静止端であり、静電遮へい層４
６を１次側１８ｂに接続しても効果は同一である。その
他の記号は第３図に順する。このような構造をしている
から以下に述べるように１次側１８ａ、２次側１９ａ間
に発生するスイッチング電圧、即ち同相モードスイッチ
ング雑音を低減化する作用がある。第６回に示した構成
によれば（ｉ）１次巻線２７−２次巻線２８間に静電遮
へい層４６が設けられ、かつこれは１次巻線２７の静止
端である巻線端２９に接続されていることにより１次巻
線２７の両端に生じるスイ・ンチング電圧ｅ、が１次側
１８ａ、２次側１９ａ間の電圧（同相モードスイッチン
グ雑音）として発生しない。（ｉｉ）半波整流用のダイ
オード３４ａ、３４ｂが２次巻線２８の両端にそれぞれ
接続され、静電遮へい層４６−巻線端３２（あるいは３
３）間に発生するスイッチング電圧とダイオード３４ｂ
（あるいはダイオード３４ａ）の両端である巻線端３２
（あるいは３３）−２次側１９ａ（あるいは１９ｂ）間
に発生するスイッチング電圧とが逆極性となり、互いに
打ち消し合うことにより、２次巻線２８の両端に生じる
スイッチング電圧ｅ２が１次側１８ａ−２次側１９ａ間
の電圧（同相モードスイッチング雑音）として発生しな
い。

これらについて第７図を用いて詳細に説明する。

第７図は第６図に示したＤＣ−ＤＣ変換回路において同
相モードスイッチング雑音の低減化作用を交流成分に着
目して示したものである。第７図中の記号は第６図に順
し、ｅ＋　＋　　ｅ２＋　　ｖ、及びｖ２は任意の時点
での各端子間のスイッチング電圧を、また矢印は各電圧
極性の相互関係を示す。

コンデンサ４７は２次巻線２８と静電遮へい層４６との
間に分布するストレー容量を集中定数回路で表わし、コ
ンデンサ４７は２次巻線２８の端子３２と静遮へい層４
６との間に接続しである。

コンデンサ５１は２次巻線２８と静電遮へい層４６との
間に分布するストレー容量を集中定数回路で表わし、コ
ンデンサ５１は２次巻線２８の端子３３と静電遮へい層
４６との間に接続される。コンデンサ５２．５３は１次
巻線２７と静電遮へい層４６との間に分布するストレー
容量を集中定数回路で表わし、コンデンサ５２．５３は
１次巻線２７の両端２９．３１と静電遮へい層４６との
間に接続される。コンデンサ３７．１次巻線２７゜スイ
ッチ素子２５の閉回路を閉路Ｉとし、１次巻線２７、コ
ンデンサ５２，５３、静電遮へい層４６の閉回路を閉路
■とし、閉路■は２次巻線２８、コンデンサ４７，５１
、静電遮へい層４６で構成され、閉路■は２次巻線２８
、ダイオード３４ａ、３４ｂコンデンサ３５で構成され
る。最初に前記（ｉ）項を説明する。第７図において、
まず閉路Ｉに着目する。人力コンデンサ３７はスイッチ
ング周波数成分に対しては短絡（充分に低インピーダン
ス）であるから、その両端にはスイッチング電圧は発生
しない。従ってキルヒホッフの電圧則からスイッチ素子
２５の両端には１次巻線２７の両端２９．３１間に誘起
されるスイッチング電圧ｅ、に等しい振幅のスイッチン
グ電圧が逆位相で発生する。次に閉路■に着目する。コ
ンデンサ５２．５３は１次巻線２７と静電遮へい層４６
との間に分布するストレー容量を集中定数回路で表わし
たものである。コンデンサ５２は巻線端２９と静電遮へ
い層４６との間に接続され、コンデンサ５３は巻線端３
１と静電遮へい１ｉ４６との間に接続される。ここでコ
ンデンサ５２の両端は静電遮へい層４６により短絡され
ているからスイッチング電圧は発生しない。したがって
閉路■におけるキルヒホッフの電圧則からコンデンサ５
３の両端には、１次巻線２７の両端２９．３１間に生じ
るスイッチング電圧ｅ、に等しい振幅のスイッチング電
圧が逆位相で発生する。以上から１次側に発生するスイ
ッチング電圧ｅ１は静電遮へい層４６により１次側のみ
に閉じ、１次側１８ａ−２次側１９ａ間の電圧には影響
を及ぼさない。

次に前記（ｉｉ）項について説明する。第７図において
閉路■に着目する。出力コンデンサ３５はスイッチング
周波数成分に対しては短絡であるから両端にはスイッチ
ング電圧は発生しない。また２次巻線２８の両端３２．
３３間には、スイッチング電圧ｅ２が誘起されている。

ここで閉路■におけるキルヒホッフの電圧則から、ダイ
オード３４ａ、３４ｂの両端には２次巻線２Ｂの両端３
２゜３３間に誘起されるスイッチング電圧ｅ２とは逆位
相のスイッチング電圧が、振幅が２分割されて発生する
。ここでダイオード特性のばらつきを考えて、ダイオー
ド３４ａ、３４ｂの両端に発生するスイッチング電圧の
振幅を各々□＋△。

□−△　とする。

次に閉路■に着目する。コンデンサ４７．５１は静電遮
へい層４６と２次巻線２８との間に分布するストレー容
量を集中定数回路で表わしたものであり、コンデンサ４
７は静電遮へい層４７と巻線端３２との間に接続され、
コンデンサ５１は静電遮へい層４６と巻線端３３との間
に接続される通常、このコンデンサ４７．５１の容量値
はとも。

に小さく、スイッチング周波数を含む高周波域に亘り充
分に高インピーダンスとなる。さて、コンデンサ４７，
５１の両端に発生するスイッチング電圧を各々ｖｌ、ｖ
２とすると、閉路■におけるキルヒホッフの電圧則から
、Ｖ＋　＋Ｖｚ　＝ｅｚ　となる関係を満たす。以下閉
路■部分の拡大−である第８図を用いて説明する。第８
図中の記号は第７図に順する。各々コンデンサ４７．５
１の容量値をそれぞれＣ３，Ｃ，とする。第８図の閉路
■について閉路方程式を解くと、 Ｃ。

となる。さて、再び第７図に戻って説明する。

同相モードスイッチング電圧は１次側１８ａ２次側１９
ａ間に生じるスイッチング電圧であり、これをｖ３と記
すと第７図から、 ｖ３　　＝’ｖ、−（−八）（３） 式（３）に式（２）を代入し、 となる。式（４）において△の値は充分に小さく同相モ
ードスイッチング雑音は、コンデンサ４７の容量値Ｃ３
とコンデンサ５１の容量値Ｃ４との差が小さい程低減化
される。さて、第６図において、静電遮へい層４６−巻
線端３２間のストレー容量と静電遮へい層４６−巻線端
３３間のストレー容量を等しくする技術は比較的容易で
あり、静電遮へい層４６に対する巻線端３２の物理的位
置と、静電遮へい層４６に対する巻線端３３の物理的位
置を対称とすればよい。例えば２次巻線２８を静電遮へ
い層４６に対して１層巻きとなるように構成すれば良い
。すなわち、第８図においてコンデンサ４７の容量値Ｃ
３とコンデンサ５１の容量値Ｃ４、！：を概ね等しくす
る技術は既知である。以上から半波整流用のダイオード
３４ａ、３４ｂを２次巻線２の両端にそれぞれ接続する
ことにより、２次巻線２８の両端に誘起されるスイッチ
ング電圧ｅ２が１次側１８ａ−２次側１９ａ間の電圧に
及ぼす影響を低減化させ得ることを説明できた。

以上、第６図の構成により直流及びスイッチング周波数
を含む高周波域に亘り１次側１８ａ、１８ｂ−２次側１
９ａ、１９ｂ間を高インピーダンスで分離し、かつ同相
モードスイッチング雑音の発生が少ないＤＣ−ＤＣ変換
回路を提供できる。

第６図において２次側が多出力で２次巻線を複数個有す
るＤＣ−ＤＣ変換回路とする場合には１次巻線、複数の
２次巻線を順次同軸心上に形成し、２次巻線相互間にも
静電遮へい層を設け、かっこの静電遮へい層を、１次巻
線−２次巻線間の静電遮へい層４６に接続した構成とす
ることが、同相モードスイッチング雑音の発生を少なく
する上で有利である。

〈第２実施例〉 以上はいわゆる電流伝送形、つまり第６図において、１
次側のスイッチ素子２５がオフの時に、２次側の半波整
流用のダイオード３４ａ　　３４ｂが導通する形式のＤ
Ｃ−ＤＣ変換回路にこの発明を適用したが、いわゆる電
圧伝送形、つまり１次側のスイッチ素子がオンの時に２
次側の半波整流用のダイオードが導通する形式のＤＣ−
ＤＣ変換回路にも、この発明を適用できる。第６図と対
応するこの発明の電圧伝送形のＤ（、−ＤＣ変換回路を
第９図に示す。これらの場合において整流用ダイオード
３４ａ、３４ｂが第６図の場合と逆極性とされ、その他
は同一構成である。

く効　果〉 以上説明したようにこの発明により、直流及びスイッチ
ング周波数を含む高周波域に亘り１次側及び２次側間を
高インピーダンスで分離し、かつ同相モードスイッチン
グ雑音の発生が少ないＤＣ−ＤＣ変換回路が提供できる
ため、平衡形ケープルを用いたディジタル加入者線伝送
系において、局からの遠方給電によって動作する加入者
宅内側に設置されるディジタル回線終端装置用の受電用
電源としての適用に利点がある。具体的にはＤＣ−ＤＣ
変換回路の発生するスイッチング雑音のパルス伝送系回
路への廻り込みが少なく、ディジクル回線終端装置と加
入者線との高インピーダンス分離が可能である。これに
よる効果はパルス伝送帯域においてディジタル回線終端
装置の高い不平衡減衰量が得られ、加入者線上に誘導さ
れる大きな縦雑音に対してディジタル信号の符号誤りを
極力抑圧し得ることである。

次に数値例を示す。第６図及び第９図に示した構成にお
いて、入力電圧Ｅ１を約２６Ｖ、入力電流を約２４ｍＡ
、出力電圧Ｅ２を５■±３．５％、出力電力を約５００
ｍＷ、１次巻線２７の巻線数を８０回程度、２次巻線２
８の巻線数を１６回程度、静電遮へい層４６は銅箔、ス
イッチ素子２５はＭＯＳ−ＦＥＴ、整流用ダイオード３
４ａ、３４ｂはショットキーバリアダイオード、トラン
ス２次巻線２８は静電遮へい層４６に対して１層巻き、
スイッチング周波数約７０ＫＨｚとしたＤＣ−ＤＣ変換
回路において、同相モードスイッチング雑音はリップル
成分で約０．５Ｖｐｐ、電力変換効率は約８０％であっ
た。なお、スイッチ素子の駆動回路３８は他動形あるい
は自励形としても、上記同相モードスイッチング雑音は
同一であった。

【図面の簡単な説明】

第１図及び第２図はそれぞれ加入者宅内側に設置される
ディジタル回線終端装置の構成を示す図、第３図は従来
の電流伝送形ＤＣ−ＤＣ変換回路の基本構成を示す接続
図、第４図は第３図のＤＣ−ＤＣ変換回路における同相
モードスイッチング雑音発生機構の説明図、第５図は第
４図の閉路■部分の拡大図、第６図はこの発明を電流伝
送形ＤＣ−ＤＣ変換回路に適用した実施例を示す接続図
、第７図は第６図のＤＣ−ＤＣ変換回路における同相モ
ードスイッチング雑音低減化作用の説明図、第８図は第
７図の閉路■部分の拡大図、第９図はこの発明を電圧伝
送形ＤＣ−ＤＣ変換回路に適用した他の実施例を示す接
続図である。 ２４・・・直流電源、２５・・・スイッチ素子、２６・
・・トランス、２７・・・１次巻線、２８・・・２次巻
線、３４ａ、３４ｂ・・・半波整流用のダイオード、３
５・・・出力コンデンサ、３６・・・負荷、３７・・・
入力コンデンサ、３８・・・スイッチ素子の駆動回路、
４６・・・静電遮へい層。

Claims (1)

【特許請求の範囲】
1. 　直流電力をスイッチングしてトランスの１次巻線へ供
   給し、そのトランスの２次巻線の出力を整流平滑して直
   流出力を得るＤＣ−ＤＣ変換回路において、前記１次巻
   線と２次巻線との間に、その１次巻線の静止端に接続さ
   れた静電遮へい層を有し、前記２次巻線の両端にそれぞ
   れ前記整流のための第１、第２半波整流用のダイオード
   が直列に接続されているものであることを特徴とするＤ
   Ｃ−ＤＣ変換回路。