JPH0294874A - Crt display device - Google Patents
Crt display deviceInfo
- Publication number
- JPH0294874A JPH0294874A JP63246130A JP24613088A JPH0294874A JP H0294874 A JPH0294874 A JP H0294874A JP 63246130 A JP63246130 A JP 63246130A JP 24613088 A JP24613088 A JP 24613088A JP H0294874 A JPH0294874 A JP H0294874A
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplitude
- pass filter
- circuit
- contour
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 3
- 239000000284 extract Substances 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims description 4
- 101150097247 CRT1 gene Proteins 0.000 claims 1
- 230000004069 differentiation Effects 0.000 claims 1
- 230000011664 signaling Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000005357 flat glass Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 102000016917 Complement C1 Human genes 0.000 description 1
- 108010028774 Complement C1 Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の1−1的]
(産業上の利用分野)
この発明は、例えばテレビジクン受像機のようなCR’
l’表示装置に係り、特に画質補止ず段の改良に関する
。Detailed Description of the Invention [1-1 of the Invention] (Industrial Application Field) This invention is applicable to CR's such as TV receivers.
The present invention relates to l' display devices, and particularly to improvements in image quality.
(従来の技術)
jXL米のCRT表示装置の表示部は第5図に示Jにう
な断面を有する。第5図(a)において、11i、IC
RTのカソードからCRT表面の蛍光体に:i′またる
べく偏向及び加速きれた7u子ビームである。(Prior Art) The display section of the XL CRT display device has a curvilinear cross section as shown in FIG. In FIG. 5(a), 11i, IC
This is a 7u beam that has been deflected and accelerated as far as i' from the cathode of the RT to the phosphor on the surface of the CRT.
この電子ビーム11はシャドウマスク12に当たり、一
部はシャドウマスク12の透孔を通過して蛍光体I3に
当たり、フェイスプレートガラス14を通してIJ r
見光線となる。尚、各蛍光体13の間にはCRT表示画
像のコントラスト
マトリクスI5が配置される。This electron beam 11 hits the shadow mask 12, a part of which passes through the hole in the shadow mask 12 and hits the phosphor I3, and passes through the face plate glass 14 to the IJ r
It becomes a sight line. Note that a contrast matrix I5 for a CRT display image is arranged between each phosphor 13.
ここで、Aなる方向からみたときの蛍光体13からの放
IJ・J光mは、第6図(b)に示す輝度信号がCR′
rに供給されているとすると、第6図(a)の実151
aで表される曲線のようになる。さて、C R ′r
に供給される輝度信号のバイラ、イト部の振幅が大きず
ぎるか、あるいはCRT側でコントラストを」二げるた
めにビームfIs流を大きくすると、蛍光体13からの
放IJ=1光量は第6図(a)中点線すで示す曲線のよ
うになり、白く見える部分pの面積がp′のように広が
り、黒く見える部分qの面積が(1′ のように狭まっ
てしまう。このため、Aなる方向から見たときの白と黒
のコントラスト比p/qが小さくなるので、平均数J1
1.j光mがCからdに−にがって白っぽく見え、同1
117に解像度が低下したように見える。これはビーム
電流が大きいほど、シャドーマスクの穴ピッチが細かい
ほど、C R ′I”に供給される輝度信号の周波数が
高いほど顕2りとなり、最近の高画質化テレビにおける
細かいデイテール再現の障害となっている。Here, the IJ·J light m emitted from the phosphor 13 when viewed from the direction A has a luminance signal CR' shown in FIG. 6(b).
If it is supplied to r, then the fruit 151 in Fig. 6(a)
It becomes like the curve represented by a. Now, C R ′r
If the amplitude of the bias or light portion of the luminance signal supplied to the phosphor 13 is too large, or if the beam fIs flow is increased to reduce the contrast on the CRT side, the amount of light IJ = 1 emitted from the phosphor 13 will be The dotted line in Figure 6 (a) becomes like the curve already shown, and the area of the part p that looks white expands as p', and the area of the part q that looks black narrows as (1').For this reason, Since the contrast ratio p/q of white and black when viewed from direction A becomes smaller, the average number J1
1. j light m appears whitish from C to d, same as 1
The resolution appears to have decreased to 117. This becomes more obvious as the beam current is larger, the hole pitch of the shadow mask is finer, and the frequency of the luminance signal supplied to C It becomes.
(発明が解決しようとする課題)
以上述べたように従来のC 11 ”l゛表示装置では
、コン!・ラストを−1−げるためビーム71を流を大
きくするほど、シャドーマスクの穴ピッチが細かいほど
、C R Tに1」(給される輝度信号の周波数が高い
ほどコントラスト
レビにおける細かいデイテールの再現の障害となってい
た。(Problems to be Solved by the Invention) As described above, in the conventional C11"l" display device, the hole pitch of the shadow mask increases as the flow of the beam 71 increases in order to increase the contrast by -1-1. The finer the CRT, the higher the frequency of the supplied luminance signal, the more it becomes an obstacle to reproducing fine details in contrast reproduction.
この発明は上記の問題を解決するためになされたもので
、大きなコントラスト
ール再現を両立させることのできるCRT表示装置1“
(1“を提はすることを目的とする。This invention was made in order to solve the above problems, and is a CRT display device that is capable of achieving both large contrast reproduction.
(The purpose is to propose 1).
[発明の横!戊]
(課題を解決するだめの手段)
」二記1]的を達成するためにこの発明に係るC R
T表示装置は、輝度信号の高域成分を抽出する高域通過
フィルタと、前記輝度信号の低域成分を抽出する低域通
過フィルタと、前記高域通過フィルタで抽出された高域
成分から画像の輪郭部を抽出する輪郭部抽出手段と、こ
の輪郭部抽出手段の出力振幅に応じて前記高域通過フィ
ルタ出力の振幅を制御する振幅制御手段と、この振幅制
御子1々の出力と前記低域通過フィルタの出力とを加算
【7てCRT輝度信号とする加3ヤ手段とを具備して1
1″l−成される。[Next to invention!戊] (Means for solving the problem) In order to achieve the objective of ``2.1'', the CR related to this invention is
The T display device includes a high-pass filter that extracts high-pass components of a luminance signal, a low-pass filter that extracts low-pass components of the luminance signal, and an image from the high-pass components extracted by the high-pass filter. contour extraction means for extracting the contour of the contour, amplitude control means for controlling the amplitude of the high-pass filter output according to the output amplitude of the contour extraction means, The output of the pass-pass filter is added to the CRT luminance signal.
1″l-made.
(作用)
1ユ記4111成によるCRT表示装置では、輝度(ス
一すの高域成分から画像の輪郭部を抽出し、この輪郭部
の振幅に応じて高域成分の振幅を制御するので、輝度信
号の高域成分の極性が正のときは幅が細くなり、負のと
きは幅が太くなる。このため、大きなコントラスト比と
細かなデイテールの再現を両立させることができる。(Function) In the CRT display device constructed according to 1U-4111, the contour of the image is extracted from the high-frequency component of the brightness (sweep), and the amplitude of the high-frequency component is controlled according to the amplitude of this contour. When the polarity of the high-frequency component of the luminance signal is positive, the width becomes narrower, and when it is negative, the width becomes thicker.Therefore, it is possible to achieve both a large contrast ratio and the reproduction of fine details.
(実施例)
以下、第1図乃至第4図を参照してその実施例を:説明
する。(Example) Hereinafter, an example will be described with reference to FIGS. 1 to 4.
第1図はこの発明の第1の実施例を示すもので、21は
輝度信号が供給される入力端子である。この入力端子2
1に供給された輝度信号は、高域通過フィルタ(HP1
22と低域通過フィルタ(LPF’)23に供給され,
る。高域通過フィルタ22に供給された輝度信号は高域
信号成分Yllのみが抽出され、遅延線(DL)24、
非線形回路25及びピーク検出器(DET)21iにイ
」(給される。FIG. 1 shows a first embodiment of the present invention, and 21 is an input terminal to which a luminance signal is supplied. This input terminal 2
The luminance signal supplied to HP1 is passed through a high-pass filter (HP1
22 and a low pass filter (LPF') 23,
Ru. From the luminance signal supplied to the high-pass filter 22, only the high-frequency signal component Yll is extracted, and the delay line (DL) 24,
The signal is supplied to the nonlinear circuit 25 and the peak detector (DET) 21i.
遅延線24に供給されたYll信号は所定期間遅延され
てYII[l信号となり、減算器27の一方の入力端子
に供給される。The Yll signal supplied to the delay line 24 is delayed for a predetermined period and becomes the YII[l signal, which is supplied to one input terminal of the subtracter 27.
一方、非線形回路25に供給されたY11信号は微小振
幅部が抑圧された後、絶対値回路(ABS)28に入力
されて正方向の振幅のみとなり、減算器29に1」l、
給される。この減算器29では絶対値回路28からの絶
対値とピーク検出器26からのピーク値との減算力1行
なわれ、その減算結果は係数設定器3゜こfjU給され
る。この係数設定器30は例えばROM15のメモリで
構成され、人力したへ&算値によって係数1りを定める
ものである。ここで定められた係fk、 Kは試算器2
7の他方の入力端子に供給される。On the other hand, the Y11 signal supplied to the non-linear circuit 25 is inputted to the absolute value circuit (ABS) 28 after the small amplitude part is suppressed and has only positive amplitude, and is sent to the subtracter 29 with 1''l,
be provided. This subtracter 29 performs a subtraction between the absolute value from the absolute value circuit 28 and the peak value from the peak detector 26, and the result of the subtraction is supplied to the coefficient setter 3°fjU. The coefficient setter 30 is constituted by, for example, a memory such as a ROM 15, and determines the coefficient 1 by a manually calculated value. The coefficient fk defined here, K is the trial calculator 2
7 is supplied to the other input terminal.
^y算器27ではYIID−になる減算がj〕われる。The ^y calculator 27 performs subtraction to yield YIID-.
この減算器27の出力YIID は加算器31の一方
の人力Dkj子に供給される。The output YIID of the subtracter 27 is supplied to one input Dkj of the adder 31.
一方、低域通過フィルタ23に人力された輝度(,1号
はθε域信号成分YLのみが抽出され、加算器31の他
ツノ°の入力端子に供給される。この加算器31では、
低域通過フィルタ23からの低域信号成分YLと減算器
27からの高域信号成分Y IIυ との加算合成がな
され、その加算結果は出力端子32を介し゛CCI工′
l゛(図示せず)のカッ〜ド電極に送られる。On the other hand, only the θε region signal component YL of the luminance input manually input to the low-pass filter 23 (No. 1) is extracted and supplied to the input terminal of the adder 31. In this adder 31,
The low-pass signal component YL from the low-pass filter 23 and the high-frequency signal component Y IIυ from the subtractor 27 are added and synthesized, and the addition result is sent to the ``CCI'' via the output terminal 32.
It is sent to the quad electrode of 1 (not shown).
上記構成において、以下その動作について第2図を参照
して説明する。The operation of the above configuration will be explained below with reference to FIG. 2.
今、入力端子21に輝l在イ、1号が供給され、高域通
過フィルタ22から第2図(a)に示す高域信号成分Y
llがiりられたとする。この高域信号成分Yl+は一
方でピーク検出器26によりピーク1直Dpが検出され
、他方で非線形回路25により同図(b)に示すように
非線形処理される。この非線形処理された高域信号成分
は、!(!!対対向回路28絶対値に変換された後((
b)図中点線で示すようになる)、減算器29でピーク
検出器26のピーク検出値Dpがら減311されて同図
(C)に示すようになる。その減算結果は係数設定器3
0に供給され、係数l(を選択する。ここで定められた
係数■(は減算器27の他〕jの入力端子に供給される
。Now, the input terminal 21 is supplied with the signal 1, and the high-pass filter 22 outputs the high-frequency signal component Y shown in FIG. 2(a).
Suppose that ll is removed from i. This high-frequency signal component Yl+ is detected by the peak detector 26 as a peak 1 direct Dp, and on the other hand is subjected to nonlinear processing by the nonlinear circuit 25 as shown in FIG. 2(b). This nonlinearly processed high-frequency signal component is! (!!After being converted to the absolute value of the opposing circuit 28 ((
b) As shown by the dotted line in the figure), the peak detection value Dp of the peak detector 26 is subtracted 311 by the subtracter 29, resulting in the result shown in FIG. The subtraction result is the coefficient setter 3
0, and selects the coefficient l(.The coefficient ■( defined here) is supplied to the input terminal of the subtractor 27 and other j.
一方、遅延線24に(jL給されたY 11信号は係数
設定器30−C係数I(が選択されるj;で遅延されて
Y II 11 (+’r号となる。この遅延した高域
信号成分YIILIを減算器27の一方の入力端子に供
給して他方の入力端子に供給される係数lくを減算する
と、高域信号成分Y11の利111制御を?jなわれ、
第2図(d )中実線に示すようになる。すなわち、白
側は幅か細くなり、黒側は幅が太くなる。尚、(d)図
において、点線は(a)図の高域1.(9成う) Y
11の遅延(,4°(lを示しており、斜線部は係数K
によって利fjJ制御が行われたことを示している。こ
のよ・)に利得制御された高域信号成分YIID は
加算:r:: 31で低域通過フィルタ23からのLL
域信号成分yLと加算され、輝度信号としてCRTのカ
ソードili極に(R給される。On the other hand, the Y 11 signal fed to the delay line 24 (jL is delayed by the coefficient setter 30-C coefficient I(j) and becomes Y II 11 (+'r). If the signal component YIILI is supplied to one input terminal of the subtractor 27 and the coefficient l applied to the other input terminal is subtracted, the gain 111 control of the high frequency signal component Y11 becomes ?j,
It becomes as shown by the solid line in FIG. 2(d). That is, the width becomes narrower on the white side, and wider on the black side. In figure (d), the dotted line indicates the high range 1. of figure (a). (9 become) Y
11 delays (, 4° (l), the shaded area is the coefficient K
This shows that the profit fjJ control was performed. The gain-controlled high-frequency signal component YIID is added to LL from the low-pass filter 23 by adding:r::31.
It is added to the area signal component yL and is fed (R) to the cathode ili of the CRT as a luminance signal.
第2図(d)の実線で表わされる高域信号成分”I’l
lυ を持つ輝度信号は、Lで示される白側の部分の幅
が細くなり、Mで示される黒側の部分の幅が太くなって
デイテール強;’I、!J信号となる。このため、CR
T上に両縁を表示すると、例えば第6図(a)点線で示
すp′及びq′をそれぞれp及び(lにNr L くす
ることができ、細かなデイテール!盛を出現することが
できる。The high-frequency signal component “I'l” represented by the solid line in Figure 2(d)
In the luminance signal with lυ, the width of the white part indicated by L is narrower, and the width of the black part indicated by M is thicker, so that detail is strong;'I,! It becomes J signal. For this reason, CR
When both edges are displayed on T, for example, p' and q' shown by the dotted lines in Fig. 6(a) can be reduced to p and (l, respectively, and fine details can appear. .
したがって、上記構成のCRT表示装jNは、大きli
コントラスト比と細かなデイテール再現を両X′fさせ
ることができる。Therefore, the CRT display device jN having the above configuration has a large li
Both the contrast ratio and fine detail reproduction can be improved.
第3図にこの発明に係る他の実施例を示す。但し、第3
図において第1図と同一部分には同一?〕号をイ・1し
Cポしてその説明を省略する。FIG. 3 shows another embodiment of the invention. However, the third
Are the same parts in the figure the same as in Figure 1? ] Please type A and C and omit the explanation.
第3図において、高域通過フィルタ22で抽出された高
域信号成分Yl+は遅延線24と共に微分回路33に1
1(給される。遅延線24に供給されたY11信号は所
定期間遅延されてYlll)信号となり、加算2:り3
4で一定値DCが加算された後、乗算器35の一ツノの
入力端子に供給される。微分回路33に供給されたY1
1信号は輪郭信号が抽出され、絶対値回路28により“
θ″から“1”の間の正のj1〆lのみとなって係数設
定器30に1」(給される。係数設定器30では絶λ・
1値回路28から供給された値によって係数(IIC)
を定める。この係数(1−K )は乗算器35の他方の
入力端子に供給される。この乗算器35ではYu 11
X (1−K)なる乗算がなされる。In FIG. 3, the high-frequency signal component Yl+ extracted by the high-pass filter 22 is sent to the differential circuit 33 together with the delay line 24.
1 (supplied. The Y11 signal supplied to the delay line 24 is delayed for a predetermined period and becomes a Ylll) signal, and the addition 2:
After a constant value DC is added in step 4, the resultant signal is supplied to one input terminal of the multiplier 35. Y1 supplied to the differentiating circuit 33
1 signal is a contour signal extracted, and the absolute value circuit 28 outputs “
Only positive j1〆l between θ'' and “1” is supplied to the coefficient setter 30.
The coefficient (IIC) is determined by the value supplied from the one-value circuit 28.
Establish. This coefficient (1-K) is supplied to the other input terminal of multiplier 35. In this multiplier 35, Yu 11
A multiplication of X (1-K) is performed.
この乗算結果は、減算器36に供給され、先に加算され
た一定値DCが減算される。この減算結果は前記YII
D 信号として加算器31の一方の入力端子に1」(
給される。This multiplication result is supplied to a subtracter 36, from which the previously added constant value DC is subtracted. This subtraction result is the YII
1'' (
be provided.
尚、入力端子21に供給される輝度信号が2’ sコ
ンブリメントのディジタル信号の場合、加算器34 k
’t−び減算器3Gはそれぞれ、2″ Sコンブリメン
トからストレートバイナリへの変換、ストレート・(イ
ナリから2’ sコンプリメン1への変換に首巻えが
HJ Iit2である。Note that if the luminance signal supplied to the input terminal 21 is a 2's combination digital signal, the adder 34 k
't- and subtractor 3G each have HJ Iit2 for conversion from 2''S complement to straight binary and from straight (inary to 2's complement 1).
以1・°、第4図を参照して第3図に示ず構成での動作
を説明する。Hereinafter, the operation of the configuration not shown in FIG. 3 will be explained with reference to FIG. 4.
今、入力端子2日こ輝度信号が入力され、高域通+I・
’aフィルタ22で第4図(a)に示す高域信号成分\
′11か抽出されたとすると、このYl+信号は微分回
路33で微5)処理されて輪郭が検出され、同図(1つ
)に示す波形となる。この微分信号なる輪郭f1;号は
絶対61′1回路28で絶対圃皮換されて同図(c)に
示す波形となり、係数設定器30に供給される。Now, a luminance signal is input to the input terminal 2, and the high frequency +I signal is input.
'a The high frequency signal component shown in FIG. 4(a) with the filter 22\
'11 is extracted, this Yl+ signal is differentially processed by the differentiating circuit 33 to detect the contour, resulting in the waveform shown in the figure (one). This differential signal, which is the contour f1;, is subjected to absolute conversion in the absolute 61'1 circuit 28, resulting in a waveform shown in FIG.
この係数設定器30では絶対値回路28から供給された
値によって( 1 − K )を定める。この係数(1
−K)は乗算器35の他方の入力端子に供給される。This coefficient setter 30 determines (1-K) based on the value supplied from the absolute value circuit 28. This coefficient (1
-K) is supplied to the other input terminal of the multiplier 35.
−・方、遅延線24で遅延された’に’no信号は加算
X:434で一定値DCが加えられた後、乗算a:43
5に送られる。この亜算器35でY,、l)と( 1
− K )の乗算を11なうことにより、同図(d)に
示すように高域成分Y11の刊1す制御がなされる。こ
の結果、第2図(d)に示す実線のように白側は幅が細
くなり、出側は幅が太くなって、点線で示す入力輝度信
号の高域信号成分に対して、斜線部の利1り制御が行イ
〕れる。このように利iり制御された高域信号成分は減
算器36で加算器34にて加算した一定値1) Cが減
算されてYIID′信号となり、加算器31で11(域
通過フィルタ23からの低域信号成分YLと加算され、
輝度信号としてC RTのカソード電極に供給される。- On the other hand, the 'no signal delayed by the delay line 24 is added with a constant value DC by addition X: 434, and then multiplied by a: 43
Sent to 5. In this subtractor 35, Y,,l) and (1
-K) is multiplied by 11 to control the high frequency component Y11 as shown in FIG. As a result, the width becomes narrower on the white side and thicker on the output side, as shown by the solid line in Figure 2(d), and the width of the diagonally shaded area becomes smaller with respect to the high-frequency signal component of the input luminance signal shown by the dotted line. Yield control is carried out. The high-frequency signal component that has been gain-controlled in this way is subtracted by the constant value 1) C added by the adder 34 in the subtracter 36 to become a YIID' signal, is added to the low frequency signal component YL of
It is supplied as a luminance signal to the cathode electrode of the CRT.
したがって、この構成においても、第1図の回路による
効果と同様な効果が得られ、第4図(d)の実線で表わ
される高域信号成分Ylll) を持つ輝度1バ号は
、Lで示される白側の部分の幅が細くなり、Mで示され
る出側の部分の幅が太くなってデイテール強調信号とな
る。このため、C R T 1−に画1(りを表示する
と、例えば第4図(e)中点線で示ずJik射光量が実
線で示すようになり、細かなデイテール感を再現するこ
とができる。Therefore, in this configuration as well, the same effect as that of the circuit in FIG. The width of the white side portion indicated by M becomes narrower, and the width of the output side portion indicated by M becomes thicker, resulting in a detail emphasis signal. For this reason, when image 1 is displayed on C R T 1-, for example, the amount of light irradiated by Jik is shown as a solid line instead of the dotted line in the middle of FIG. .
[発明の効果]
It J二のようにこの発明によれば、大きなコントラ
ス、1・比と細かなデイテール遺り現を両立さU・るこ
とのできるC R T表示装置を提供することができる
。[Effects of the Invention] According to the present invention, as in It J2, it is possible to provide a CRT display device that can achieve both large contrast, high ratio, and fine detail reproduction. .
第1図はこの発明に係るC R T表示装置の一実施例
を示すブロック回路図、第2図は同実施例の動作を説明
するために各部の出力波形を示す波形図、第3図はこの
発明に係る他の実施例を示すブロック回路図、箱4図は
第3図の回路動作を脱走2::、31・・・加算器、3
2・・・出力端子、33・・・微分回路、34・・・加
算2:り、35・・・乗算?:り、36・・・減算器、
Yll・・・高域信号成分、YL・・・低域信号成分、
Iく・・・係数。
出願人代理人 弁理士 鈴江武彦
11・・・電子ビーム、12・・・シャドウマスク、1
3・・・蛍光体、14・・・フェイスプレートガラス、
15・・・ブラックマトリクス、21・・・輝度信号入
力端子、22・・・高域通Jhフィルタ、23・・・低
域通過フィルタ、24・・・遅延線、25・・・非線形
回路、2G・・・ピーク検出器、27・・・減算器、2
8・・・絶対値回路、29・・・減3% ?:ri、3
0・・・係数設第
図
第
図
第
図
第
図FIG. 1 is a block circuit diagram showing an embodiment of a CRT display device according to the present invention, FIG. 2 is a waveform diagram showing output waveforms of each part to explain the operation of the same embodiment, and FIG. A block circuit diagram showing another embodiment according to the present invention, Box 4 shows the circuit operation shown in FIG.
2...Output terminal, 33...Differential circuit, 34...Addition 2: Ri, 35...Multiplication? :ri, 36...subtractor,
Yll...high frequency signal component, YL...low frequency signal component,
Iku...coefficient. Applicant's representative Patent attorney Takehiko Suzue 11...Electron beam, 12...Shadow mask, 1
3... Fluorescent material, 14... Face plate glass,
15... Black matrix, 21... Luminance signal input terminal, 22... High pass Jh filter, 23... Low pass filter, 24... Delay line, 25... Nonlinear circuit, 2G ...Peak detector, 27...Subtractor, 2
8...Absolute value circuit, 29...Decrease 3%? :ri, 3
0...Coefficient setting diagram diagram diagram diagram diagram diagram
Claims (4)
と、前記輝度信号の低域成分を抽出する低域通過フィル
タと、前記高域通過フィルタで抽出された高域成分から
画像の輪郭部を抽出する輪郭部抽出手段と、この輪郭部
抽出手段の出力振幅に応じて前記高域通過フィルタ出力
の振幅を制御する振幅制御手段と、この振幅制御手段の
出力と前記低域通過フィルタの出力とを加算してCRT
輝度信号とする加算手段とを具備することを特徴とする
VRT表示装置。(1) A high-pass filter that extracts the high-frequency components of the luminance signal, a low-pass filter that extracts the low-frequency components of the luminance signal, and the contour of the image from the high-pass components extracted by the high-pass filter. a contour extracting means for extracting a contour portion, an amplitude control means for controlling the amplitude of the output of the high-pass filter according to an output amplitude of the contour extracting means, and an amplitude control means for controlling the amplitude of the output of the high-pass filter according to the output amplitude of the contour extracting means; Add the output to the CRT
1. A VRT display device comprising: adding means for converting a luminance signal into a luminance signal.
の微小振幅部を抑圧する非線形回路、この回路出力を絶
対値変換する絶対値回路と、前記高域通過フィルタ出力
の最大値を検出する最大値検出回路と、この回路出力と
前記絶対値回路の出力との差分をとる減算器とを備え、
前記減算器の出力で前記高域通過フィルタ出力の振幅を
制御するようにしたことを特徴とする請求項(1)記載
のCRT表示装置。(2) The contour extraction means includes a nonlinear circuit that suppresses a minute amplitude portion of the output of the high-pass filter, an absolute value circuit that converts the output of this circuit into an absolute value, and a maximum value of the output of the high-pass filter. comprising a maximum value detection circuit and a subtracter that takes the difference between the output of this circuit and the output of the absolute value circuit,
2. The CRT display device according to claim 1, wherein the amplitude of the output of the high-pass filter is controlled by the output of the subtracter.
分する微分回路と、この回路出力を絶対値変換する絶対
値回路とを備え、この絶対値回路の出力に基づいて前記
高域通過フィルタ出力の振幅を制御することを特徴とす
る請求項(1)記載のCRT表示装置。(3) The contour extraction means includes a differentiation circuit that differentiates the high-pass filter output, and an absolute value circuit that converts the output of this circuit into an absolute value, and based on the output of the absolute value circuit, the high-pass filter 2. The CRT display device according to claim 1, wherein the amplitude of the output is controlled.
記輪郭抽出手段により輪郭信号を抽出し、前記振幅制御
手段により一定値の加算された該高域成分の振幅制御を
行なった後に、先に加算した一定値を減算することを特
徴とする請求項(1)記載のCRT表示装置。(4) After adding a constant value to the output of the high-pass filter, extracting a contour signal by the contour extracting means, and controlling the amplitude of the high-frequency component to which the constant value has been added by the amplitude control means, 2. The CRT display device according to claim 1, wherein the previously added constant value is subtracted.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63246130A JPH0294874A (en) | 1988-09-30 | 1988-09-30 | Crt display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63246130A JPH0294874A (en) | 1988-09-30 | 1988-09-30 | Crt display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0294874A true JPH0294874A (en) | 1990-04-05 |
Family
ID=17143926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63246130A Pending JPH0294874A (en) | 1988-09-30 | 1988-09-30 | Crt display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0294874A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5748258A (en) * | 1994-12-28 | 1998-05-05 | Sony Corporation | Apparatus and method for processing a video signal |
-
1988
- 1988-09-30 JP JP63246130A patent/JPH0294874A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5748258A (en) * | 1994-12-28 | 1998-05-05 | Sony Corporation | Apparatus and method for processing a video signal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0630160B1 (en) | Dynamic gamma contrast control | |
KR100343744B1 (en) | Contrast enhancement apparatus of video signal | |
JP3828251B2 (en) | Video dynamic range expansion device | |
JP2002159015A (en) | Horizontal profile signal generating circuit for single- plate type color camera | |
JPH09121366A (en) | Method for correcting outline included in color signal and circuit for implementing it in color video equipment | |
JPH0831974B2 (en) | Peaking processor | |
JPH0294874A (en) | Crt display device | |
EP1195054A1 (en) | Video-apparatus with peaking filter | |
JPH06217234A (en) | Method and device for converting and displaying image characteristic | |
WO1982003959A1 (en) | A method of displaying on a viewing screen the output signals from a detector sensitive to radiation | |
JP2655602B2 (en) | Image enhancement circuit | |
JP3743055B2 (en) | Image contour enhancement method and apparatus | |
JPH07115567A (en) | Luminance signal emphasis processing unit | |
JP2832954B2 (en) | Image enhancement circuit | |
JPH07131758A (en) | Noise reduction method of video signal | |
JP3233331B2 (en) | Contour correction circuit | |
JPH06105323A (en) | Flesh color detecting circuit and image pickup device | |
JP3250895B2 (en) | Color reproduction circuit | |
JP2755112B2 (en) | Contour correction circuit | |
JP2001148474A (en) | Solid-state image pickup device | |
JP2001136413A (en) | Contour emphasis circuit | |
JP3401832B2 (en) | Contour compensator | |
KR920005172B1 (en) | Enhancing method in horizontal outlines | |
JPH04369179A (en) | Contour correction device | |
JP2000224441A (en) | Contour emphasis circuit |