JPH0294838A - Error correction circuit - Google Patents
Error correction circuitInfo
- Publication number
- JPH0294838A JPH0294838A JP24422288A JP24422288A JPH0294838A JP H0294838 A JPH0294838 A JP H0294838A JP 24422288 A JP24422288 A JP 24422288A JP 24422288 A JP24422288 A JP 24422288A JP H0294838 A JPH0294838 A JP H0294838A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- error
- circuit
- information signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 17
- 238000001514 detection method Methods 0.000 abstract description 6
- 208000011580 syndromic disease Diseases 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- VABCILAOYCMVPS-UHFFFAOYSA-N acenocoumarol Chemical compound OC=1C2=CC=CC=C2OC(=O)C=1C(CC(=O)C)C1=CC=C([N+]([O-])=O)C=C1 VABCILAOYCMVPS-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、無線通信に用いられる誤り訂正回路に関し、
特に、冗長ビットを利用した誤り訂正復号化符号化回路
を有し、無線区間における中間中継局に使用して好適な
誤り訂正回路に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an error correction circuit used in wireless communication,
In particular, the present invention relates to an error correction circuit having an error correction decoding/encoding circuit using redundant bits and suitable for use in an intermediate relay station in a wireless section.
［従来の技術］
一般に、無線通信の分野では、端局に対して回線品質の
監視や回線切替に必要な情報を送出する必要がある。そ
して、この際、端局に対して確実に情報を伝達するべく
誤り訂正回路が利用されている。[Prior Art] Generally, in the field of wireless communication, it is necessary to send information necessary for monitoring line quality and switching lines to terminal stations. At this time, an error correction circuit is used to reliably transmit information to the terminal station.
しかし、従来の誤り訂正回路では、本来伝送すべき情報
を含む伝送信号列中に、少なくともｌタイムスロット分
を使用してかかる情報を伝送していた。However, in the conventional error correction circuit, at least l time slots are used to transmit information in a transmission signal train that includes information that should be transmitted.
第２図は、従来の誤り訂正回路のブロック図である。FIG. 2 is a block diagram of a conventional error correction circuit.
同図において、１０１は誤り訂正復号化回路、１０２は
誤り訂正符号化回路である。In the figure, 101 is an error correction decoding circuit, and 102 is an error correction encoding circuit.
上記構成において、入力信号ｌｌ中には回線品質の監視
や回線切替に必要な情報が１タイムスロツトを使用して
挿入されており、この情報にもとづいて誤り訂正復号化
回路１０１が復号化を行なう。そして、誤り訂正復号化
回路出力１２は誤り訂正符号化回路１０２に入力され、
ｌタイムスロットを利用して上述した必要な情報が挿入
された後、誤り訂正符号化回路出力信号１３となる。In the above configuration, information necessary for line quality monitoring and line switching is inserted into the input signal ll using one time slot, and the error correction decoding circuit 101 performs decoding based on this information. . Then, the error correction decoding circuit output 12 is input to the error correction encoding circuit 102,
After the above-mentioned necessary information is inserted using l time slots, the error correction encoding circuit output signal 13 is obtained.
すなわち、従来の誤り訂正回路では、端局ヘシントロー
ムを１云送する際、情報信号列中にタイムスロットを設
け、ここに誤り検出信号を挿入して端局へ伝送するとい
う方法をとっていた。That is, in the conventional error correction circuit, when transmitting one syntrom to a terminal station, a time slot is provided in the information signal train, and an error detection signal is inserted into the time slot before transmission to the terminal station.
［ＰＩ！Ｉ決ずへき課題］
上述した従来の誤り訂正回路は、回線品質の監視や回線
切替に必要な情報を端局へ伝送する場合、伝送する情報
信号列中に少なくとも１タイムスロツト分の特別エリア
を設け、このエリアにかかる情報を挿入して送っていた
ため、冗長度が増え、伝送効率が悪化するというという
課題があった。[PI! The conventional error correction circuit described above, when transmitting information necessary for line quality monitoring and line switching to a terminal station, requires a special area for at least one time slot in the information signal train to be transmitted. Because information related to this area was inserted and transmitted, there was a problem in that redundancy increased and transmission efficiency deteriorated.
本発明は、上記課題にかんがみてなされたもので、端局
に対して回線品質の監視や回線切替に必要な情報を伝送
するにあたり、伝送効率を悪化させることなく確実に伝
送せしめることが可能な誤り訂正回路の提供を目的とす
る。The present invention has been made in view of the above problems, and it is possible to reliably transmit information necessary for line quality monitoring and line switching to a terminal station without deteriorating transmission efficiency. The purpose is to provide an error correction circuit.
［課題の解決手段］
上記目的を達成するため、本発明の誤り訂正回路は、送
信側で誤り訂正用の冗長ビットを１寸前した伝送信号を
入力し、この伝送信号の誤り訂正を行なう誤り訂正復号
化回路と、誤り訂正を行なった伝送信号を入力し、あら
ためて誤り訂正を行なうための冗長ビットを付加する誤
り訂正符号化回路と、上記誤り訂正復号化回路によって
符号誤りが検出された場合、上記誤り訂正符号化回路の
出力中に訂正可能な誤りパルスを発生させる誤りパルス
発生回路とを備えた構成としである。[Means for Solving the Problems] In order to achieve the above object, the error correction circuit of the present invention inputs a transmission signal with almost one redundant bit for error correction on the transmitting side, and performs error correction for error correction of this transmission signal. a decoding circuit, an error correction encoding circuit which inputs the error-corrected transmission signal and adds redundant bits to perform error correction again; and when a code error is detected by the error correction decoding circuit, and an error pulse generation circuit that generates a correctable error pulse during the output of the error correction encoding circuit.
［実施例］ 以下、図面にもとづいて本発明の詳細な説明する。[Example] Hereinafter, the present invention will be explained in detail based on the drawings.
第１図は、本発明の一実施例に係る誤り訂正回路のブロ
ック図である。なお、従来例と共通または対応する部分
については同一の符号で表す。FIG. 1 is a block diagram of an error correction circuit according to an embodiment of the present invention. Note that parts common to or corresponding to those of the conventional example are denoted by the same reference numerals.
同図において、１０１は誤り訂正復号化回路であり、誤
り訂正用の冗長ビットをともなった伝送信号の復号化を
行なう。また、１０２は誤り訂正符号化回路であり、伝
送信号を入力して誤り訂正用の冗長ビットを付加し、符
号化する。そして、１０３は誤りパルス発生回路であり
、必要に応じて伝送信号中に訂正能力の範囲内における
誤りパルスを発生させる。In the figure, 101 is an error correction decoding circuit, which decodes a transmission signal with redundant bits for error correction. Further, 102 is an error correction encoding circuit which inputs a transmission signal, adds redundant bits for error correction, and encodes it. Reference numeral 103 denotes an error pulse generation circuit, which generates error pulses within the range of correction capability in the transmission signal as necessary.
上記構成において、伝送信号ｌは、情報信号に対して誤
り訂正を行なうために送信側で冗長ビットが付加されて
いる。そして、誤り訂正復号化回路１０１では、この冗
長ビットをもとに誤り訂正を行ない、復号化された情報
信号２を送出する。In the above configuration, redundant bits are added to the transmission signal l on the transmitting side in order to perform error correction on the information signal. Then, the error correction decoding circuit 101 performs error correction based on the redundant bits, and sends out a decoded information signal 2.
次に、誤り訂正符号化回路１０２では、誤り訂正を行な
った情報信号２を入力し、あらためて誤り訂正を行なう
ために必要な冗長ビットを付加する。そして、誤りパル
ス発生回路３に対して符号化された情報信号３を送出す
る。Next, the error correction encoding circuit 102 inputs the error-corrected information signal 2 and adds redundant bits necessary for performing error correction again. Then, the encoded information signal 3 is sent to the error pulse generation circuit 3.
一方、誤り訂正復号化回路１０１において伝送信号中に
誤りが発生された場合、誤りパルス発生回路１０３に対
して誤り検出信号４が入力される。On the other hand, if an error occurs in the transmission signal in the error correction decoding circuit 101, the error detection signal 4 is input to the error pulse generation circuit 103.
そして、この誤り検出信号４が入力された場合、誤りパ
ルス発生回路１０３は、情報信号列２中の任意の位置に
誤りパルスを発生させ、情報信号５を送出する。When this error detection signal 4 is input, the error pulse generation circuit 103 generates an error pulse at an arbitrary position in the information signal string 2 and sends out the information signal 5.
なお、誤り検出信号４が入力されない場合は、復号化さ
れた情報信号３をそのまま素通しさせる。Note that when the error detection signal 4 is not input, the decoded information signal 3 is passed through as is.
すなわち、誤り訂正復号化回路１０１から送出された情
報信号に冗長ビットを付加して誤り訂正符号化を行なう
とともに、誤り訂正復号化回路１０１の誤り検出情報信
号ともとに、誤り訂正符号化された情報信号列中に対し
て任意に誤りバルスを発生させている。That is, redundant bits are added to the information signal sent from the error correction decoding circuit 101 to perform error correction encoding, and the error detection information signal of the error correction decoding circuit 101 is also encoded with error correction encoding. Error pulses are arbitrarily generated in the information signal train.
［発明の効果］
以上説明したように本発明は、冗長度を増やすことなく
端局に対してシンドロームを伝送することが可能な誤り
訂正回路を提供できるという効果がある。[Effects of the Invention] As described above, the present invention has the effect of providing an error correction circuit that can transmit syndromes to terminal stations without increasing redundancy.
第１図は本発明の一実施例に係る誤り訂正回路のブロッ
ク図、第２図は従来の誤り訂正回路のブロック図である
。
１０１：誤り訂正復号化回路
１０２：誤り訂正符号化回路
１０３：誤りパルス発生回路FIG. 1 is a block diagram of an error correction circuit according to an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional error correction circuit. 101: Error correction decoding circuit 102: Error correction encoding circuit 103: Error pulse generation circuit
Claims (1)
入力し、この伝送信号の誤り訂正を行なう誤り訂正復号
化回路と、誤り訂正を行なった伝送信号を入力し、あら
ためて誤り訂正を行なうための冗長ビットを付加する誤
り訂正符号化回路と、上記誤り訂正復号化回路によって
符号誤りが検出された場合、上記誤り訂正符号化回路の
出力中に訂正可能な誤りパルスを発生させる誤りパルス
発生回路とを具備することを特徴とする誤り訂正回路。An error correction decoding circuit inputs a transmission signal with redundant bits for error correction on the transmitting side and performs error correction on this transmission signal, and an error correction decoding circuit inputs the transmission signal with error correction and performs error correction again an error correction encoding circuit that adds redundant bits; and an error pulse generation circuit that generates a correctable error pulse in the output of the error correction encoding circuit when a code error is detected by the error correction decoding circuit. An error correction circuit comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24422288A JPH0294838A (en) | 1988-09-30 | 1988-09-30 | Error correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24422288A JPH0294838A (en) | 1988-09-30 | 1988-09-30 | Error correction circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0294838A true JPH0294838A (en) | 1990-04-05 |
Family
ID=17115563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24422288A Pending JPH0294838A (en) | 1988-09-30 | 1988-09-30 | Error correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0294838A (en) |
-
1988
- 1988-09-30 JP JP24422288A patent/JPH0294838A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1998016016A3 (en) | Error correction with two block codes and error correction with transmission repetition | |
| CA2250510A1 (en) | Data communications systems and methods using interspersed error detection bits | |
| CA2206688A1 (en) | Digital transmission system for encoding and decoding attribute data into error checking symbols of main data, and method therefor | |
| JPH05110539A (en) | Digital transmission system | |
| US5694429A (en) | Mobile radio communication system | |
| US6374382B1 (en) | Short block code for concatenated coding system | |
| EP1053598B1 (en) | Precoding technique to lower the bit error rate (ber) of punctured convolutional codes | |
| JPH0294838A (en) | Error correction circuit | |
| JPH05183447A (en) | Improved error detection coding system | |
| NO924916L (en) | CODING AND DECODING DEVICE FOR ERROR CORRECTION | |
| JPH01166632A (en) | Method and circuit for digital signal decoding | |
| KR100282070B1 (en) | A method of encoding and decoding error detecting codes using convolutional codes | |
| JPH0254639A (en) | Data modulator/demodulator with error correction function | |
| JPS61232726A (en) | Error correcting device | |
| JP3287543B2 (en) | Error correction encoding method and decoding method | |
| JP2842534B2 (en) | Data transmission device, data reception device, data transmission device, and methods thereof | |
| JPH10262034A (en) | Coding and decoding device | |
| JP2705442B2 (en) | Synchronous method | |
| JP2604640B2 (en) | Data transmission method and data transmission device | |
| KR0141199B1 (en) | Digital communications system using conventional codes | |
| JPS6236931A (en) | Decoding device | |
| JPH0645955A (en) | Error correction system | |
| KR20040023282A (en) | Transmission chain in communication system and method for transmitting and detecting physical channel format uging the same | |
| JPH04351122A (en) | Encoder and decoder | |
| JPH0310487A (en) | Decoder |