JPH0293827A - Fuzzy inference device - Google Patents
Fuzzy inference deviceInfo
- Publication number
- JPH0293827A JPH0293827A JP63244622A JP24462288A JPH0293827A JP H0293827 A JPH0293827 A JP H0293827A JP 63244622 A JP63244622 A JP 63244622A JP 24462288 A JP24462288 A JP 24462288A JP H0293827 A JPH0293827 A JP H0293827A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- membership function
- scanning signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000006870 function Effects 0.000 description 32
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Devices For Executing Special Programs (AREA)
- Feedback Control In General (AREA)
Abstract
Description
【発明の詳細な説明】
発明の要約
後件部のメンバーシップ関数を一定周期をもつ走査信号
に同期した信号により表わすことにより１時間軸上でフ
ァジィ推論を実行し、ファジィ推論装置の構成を簡素化
した。[Detailed Description of the Invention] Summary of the Invention By representing the membership function of the consequent part by a signal synchronized with a scanning signal having a constant period, fuzzy inference is executed on one time axis, and the configuration of the fuzzy inference device is simplified. It became.
発明の背景
この発明はファジィ推論を行なうファジィ推論装置に関
する。BACKGROUND OF THE INVENTION The present invention relates to a fuzzy inference device that performs fuzzy inference.
ファジィ推論はＩｆ ｔｈｅｎルール（モーダス・ボネ
ンス）にしたがって行なわれる。このルールは、前件部
のメンバーシップ関数が２種類の場合、「もしＸがＡで
かっｙがＢならば、２はＣである」という形態で表現さ
れる。Fuzzy inference is performed according to the If then rule (Modus Bonens). This rule is expressed in the form, "If X is A and y is B, then 2 is C" when there are two types of membership functions in the antecedent part.
ｘ、ｙは前件部の入力変数、Ａ、Ｂは前件部のメンバー
シップ関数、２は後件部の変数、Ｃは後件部のメンバー
シップ関数である。Ａ、Ｂ、Ｃ等のメンバーシップ関数
はたとえばＰＬ、ＰＭ。x and y are input variables of the antecedent part, A and B are membership functions of the antecedent part, 2 are variables of the consequent part, and C is a membership function of the consequent part. Membership functions of A, B, C, etc. are, for example, PL, PM.
ＰＳ、ＺＲ，ＮＳ、ＮＭ、ＮＬ等の言語値によって表現
される。ここでＰは正、Ｎは負、Ｌは大きい２Ｍは中位
い、Ｓは小さいをそれぞれ表わす。It is expressed by linguistic values such as PS, ZR, NS, NM, and NL. Here, P is positive, N is negative, L is large, 2M is medium, and S is small.
したがってＰＬは正の大きな値、ＮＳは負の小さな値と
いうことになる。ＺＲはほぼ零を表わす。Therefore, PL is a large positive value, and NS is a small negative value. ZR represents approximately zero.
言語値はたとえば複数ビットのバイナリイ・コードで表
現可能である。A linguistic value can be represented, for example, by a multi-bit binary code.
第６図は従来のファジィ推論装置を示している。ファジ
ィ推論装置は複数（設定可能なルールの数）の推論部１
００と、これらの推論部１００に接続された確定部１１
０とから構成される。各推論部１００は、入力変数がそ
れぞれ与えられ、これに応じた前件部のメンバーシップ
関数の値を表わす信号（たとえば電圧信号）を出力する
メンバーシップ関数回路（以下ＭＦＣという） １０１
、１０２ 。FIG. 6 shows a conventional fuzzy inference device. The fuzzy inference device has multiple (number of settable rules) inference parts 1
00, and the determining unit 11 connected to these reasoning units 100.
It consists of 0. Each inference unit 100 is a membership function circuit (hereinafter referred to as MFC) 101 which is given an input variable and outputs a signal (for example, a voltage signal) representing the value of the membership function of the antecedent part according to the input variable.
, 102.
１０３と、後件部のメンバーシップ関数を表わす信号（
たとえば２５本のライン上に分布した電圧信号）（この
電圧分布が伝送される２５本のラインをハツチングを施
したバスで表現する）を出力するメンバーシップ関数発
生回路（以下ＭＦＧという）１０５と、 ＭＦ Ｃ１ｏ
ｔ 、 １０２ 、１０３の出力のＭＩＮ演算を行なう
論理積回路１０４と、この回路１０４とＭ Ｆ Ｇ １
０５の出力のＭＩＮ演算を行なう論理積回路１０Ｂとか
ら構成されている。ＭＦＣｌｏｌ 、 １０２ 、１０
３には言語値に相当する基準電圧が与えられ、それぞれ
ルールにしたがうメンバーシップ関数を出力するように
設定される。またＭＦＣの出力するメンバーシップ関数
の他のパラメータが図示しない設定器により設定される
。基準電圧はメンバーシップ関数のピーク位置（中心位
置）を規定する。Ｍ Ｆ Ｇ １０５には言語値を表わ
すコードが与えられ、その言語値によって表わされるメ
ンバーシップ関数を出力するように構成されている。確
定部１１０は、推論部１０００出力メンバーシップ関数
のＭＡＸ演算を行なう論理和回路１１１と、この回路１
１１の出力を非ファジィ化して確定出力を発生する確定
演算回路（デフアシファイア）１１２とを含んでいる。103 and a signal representing the membership function of the consequent (
For example, a membership function generation circuit (hereinafter referred to as MFG) 105 that outputs a voltage signal distributed on 25 lines (the 25 lines through which this voltage distribution is transmitted is represented by a hatched bus); MF C1o
An AND circuit 104 that performs a MIN operation on the outputs of t, 102, and 103, and this circuit 104 and M F G 1
05 and an AND circuit 10B that performs a MIN operation on the output of 05. MFClol, 102, 10
3 is given a reference voltage corresponding to a linguistic value, and is set to output a membership function according to each rule. Further, other parameters of the membership function output by the MFC are set by a setting device (not shown). The reference voltage defines the peak position (center position) of the membership function. M F G 105 is provided with a code representing a linguistic value and is configured to output a membership function represented by the linguistic value. The determining unit 110 includes an OR circuit 111 that performs a MAX operation on the membership function output by the inference unit 1000, and this circuit 1.
11 to defuzzify the output and generate a definite output.
ファジィ出力は論理和回路１１１から得られる。The fuzzy output is obtained from the OR circuit 111.
第７図は入力変数が２つの場合の推論部１００における
ファジィ推論の過程を示すものである。FIG. 7 shows the process of fuzzy inference in the inference section 100 when there are two input variables.
ＭＦ Ｃ１ｏｔ 、 １０２にそれぞれ人力ｘ 、ｙｏ
が与えられ、その出力ａ、ｂが論理積回路１０４に入力
する。回路１０４は入力ａ、ｂのうち小さい方すを選択
して出力する。一方、ＭＦＧ１０５からはメンバーシッ
プ関数Ｃが出力されており、この関数Ｃと回路１０４の
出力すとのＭＩＮ演算が論理積回路ｌＯ６で行なわれる
。MF C1ot and 102 require human power x and yo, respectively.
is given, and its outputs a and b are input to the AND circuit 104. The circuit 104 selects and outputs the smaller one of the inputs a and b. On the other hand, a membership function C is output from the MFG 105, and a MIN operation between this function C and the output of the circuit 104 is performed in an AND circuit IO6.
上述したようにＭ Ｆ Ｇ １０５は多数本の信号ライ
ン上に分布した所定のメンバーシップ関数を表わす電圧
信号を出力するので、ＭＦＧ１０５の出力は第８図に示
すように電圧Ｃ１（ｉ−１〜ｎ）の集合となる。したが
って、そのＭＥＮ演算結果もまた０本の信号ライン上の
電圧信号の集合で、離散的な形態をとる。As mentioned above, the MFG 105 outputs a voltage signal representing a predetermined membership function distributed on a large number of signal lines, so the output of the MFG 105 is a voltage C1 (i-1 to n). Therefore, the MEN operation result is also a set of voltage signals on 0 signal lines and takes a discrete form.
このようにＭ Ｆ ０１０５が多数本の信号ライン上に
おける信号分布を出力するので、多数本の信号ラインが
各推論部１００のみならず確定部１１０においても必要
となり１回路が大規模かつ複雑になる。メンバーシップ
関数が離散的な信号の集合で表わされるのでその形が信
号ライン数によって制約されるという問題がある。Since the MF 0105 outputs the signal distribution on a large number of signal lines in this way, a large number of signal lines are required not only in each inference section 100 but also in the determination section 110, making one circuit large and complicated. . Since the membership function is represented by a set of discrete signals, there is a problem in that its shape is restricted by the number of signal lines.
発明の概要
この発明は構成が簡単なかつメンバーシップ関数が連続
値によって表わされるファジィ推論装置を提供すること
を目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a fuzzy inference device that is simple in construction and whose membership functions are represented by continuous values.
第１の発明によるファジィ推論装置は、設定されたルー
ルにしたがって、入力信号に応じたメンバーシップ関数
値を表わす信号を出力する第１のＭＦＣ，一定周期の走
査信号を発生する走査信号発生回路、走査信号発生回路
の出力走査信号が与えられ、設定されたルールにしたが
うメンバーシップ関数を表わす信号を走査信号に同期し
て出力する第２のＭＦＣ，ならびに第１のＭＦＣの出力
信号と第２のＭＦＣの出力信号とを演算して推論出力を
発生する第１の演算回路を備えていることを特徴とする
。A fuzzy inference device according to a first aspect of the invention includes: a first MFC that outputs a signal representing a membership function value according to an input signal according to a set rule; a scanning signal generation circuit that generates a scanning signal with a constant period; A second MFC is provided with the output scanning signal of the scanning signal generation circuit and outputs a signal representing a membership function according to a set rule in synchronization with the scanning signal, and the output signal of the first MFC and the second The present invention is characterized in that it includes a first arithmetic circuit that calculates an output signal of the MFC and generates an inferred output.
第１の発明は１つのファジィ推論部を規定している。一
般にはこのような推論部が複数設けられる。そして好ま
しくは第２の発明による次の構成からなる確定部が設け
られる。The first invention defines one fuzzy inference section. Generally, a plurality of such inference units are provided. Preferably, a determining section according to the second invention is provided having the following configuration.
第２の発明による装置は、複数の第１の演算回路の出力
信号を総合する演算を行なう第２の演算回路、および走
査信号発生回路の出力走査信号が与えられ、第２の演算
回路の出力信号を走査信号に同期して処理することによ
り確定値を表わす信号に変換する第３の演算回路を備え
ていることを特徴とする。The apparatus according to the second invention is provided with a second arithmetic circuit that performs an arithmetic operation of integrating output signals of a plurality of first arithmetic circuits, and an output scanning signal of a scanning signal generation circuit, and an output of the second arithmetic circuit. The present invention is characterized in that it includes a third arithmetic circuit that converts the signal into a signal representing a definite value by processing the signal in synchronization with the scanning signal.
この発明によると後件部のメンバーシップ関数は第２の
Ｍ Ｆ Ｃにより出力される。第２のＭＦＣの出力信号
は１本のライン上で時間関数として表現されるので、ラ
イン数を減少させて構成を簡素化できる。また第２のＭ
ＦＣの出力信号は連続的な値を表現している。さらに、
確定値演算のための走査信号と第２のＭＦＣのための走
査信号として同じ信号が用いられているのでこれらの回
路が確実に同期して高精度の演算が可能となる。According to this invention, the membership function of the consequent part is output by the second MFC. Since the output signal of the second MFC is expressed as a time function on one line, the configuration can be simplified by reducing the number of lines. Also the second M
The output signal of the FC represents a continuous value. moreover,
Since the same signal is used as the scanning signal for the fixed value calculation and the scanning signal for the second MFC, these circuits are reliably synchronized to enable highly accurate calculation.
実施例の説明
第１図はこの発明の実施例によるファジィ推論装置の構
成を示している。第６図に示すものと同一物には同一符
号が付されている。DESCRIPTION OF THE EMBODIMENTS FIG. 1 shows the configuration of a fuzzy inference device according to an embodiment of the present invention. Components that are the same as those shown in FIG. 6 are given the same reference numerals.
各推論部１０には後件部のメンバーシップ関数を発生す
るＭ Ｆ Ｃ１１が設けられている。このＭＦＣｌｌに
は走査波形発生回路１３から出力される走査信号が与え
られている。走査信号は一定周期をもつもので、たとえ
ばのこぎり波、三角波などである。Ｍ Ｆ Ｃ１１の出
力信号は論理積回路１２に与えられ、論理積回路１０４
の出力とのＭＩＮ演算が行なわれ、その結果が推論部ｌ
Ｏの出力となる。Each inference unit 10 is provided with an MFC 11 that generates a membership function for the consequent part. A scanning signal output from the scanning waveform generation circuit 13 is applied to this MFCll. The scanning signal has a constant period, such as a sawtooth wave or a triangular wave. The output signal of MFC11 is given to the AND circuit 12, and the AND circuit 104
A MIN operation is performed with the output of
The output is O.
ＭＦ Ｃ１ｏｔ 、 １０２ 、１０３およびＭＦＣＩ
Ｉは全く同じ回路で構成でき、その具体的構成の一例が
第２図に示されている。この図において端子Ｍに基準電
圧が与えられ、この電圧を中心位置（メンバーシップ関
数のピーク値に対応する入力）とする三角形状のメンバ
ーシップ関数が発生する。すなわち、言語値に対応する
基準電圧が与えられることによりその言語値のメンバー
シップ関数が出力される。■ が入力であり、■ が
出力であＩ Ｎ ＯＵＴ
る。抵抗’Ｅｌ”Ｂ２は三角形状のメンバーシップ関数
の勾配を決定する。抵抗ｒ 、ｒ を変えるＢＩ
Ｂ２
ことにより台形状のメンバーシップ関数とすることもで
きる。MF C1ot, 102, 103 and MFCI
I can be constructed with exactly the same circuit, and an example of its specific construction is shown in FIG. In this figure, a reference voltage is applied to the terminal M, and a triangular membership function is generated with this voltage as the center position (input corresponding to the peak value of the membership function). That is, by applying a reference voltage corresponding to a language value, the membership function of that language value is output. ■ is the input, and ■ is the output. The resistance 'El'' B2 determines the slope of the triangular membership function. By changing the resistance r, r BI
B2 can also be used as a trapezoidal membership function.
ＭＦ Ｃｌ０Ｉ 、 １０２ 、１０３においては各入
力信号がその人力Ｖ として与えられ、出力■ が論
Ｉ Ｎ ＯＵＴ理積目積回路１
０４力することになる。In the MF Cl0I, 102, and 103, each input signal is given as its human power V, and the output ■ is the logic I N OUT logical product circuit 1
04 I'll have to do a lot of work.
ＭＦＣＩＩにおいては、走査波形発生回路１３の出力走
査信号がその人力ＶＩＮとして与えられる。そして出力
Ｖ が論理積回路１２に与えられる。In the MFCII, the output scanning signal of the scanning waveform generation circuit 13 is given as the human input VIN. The output V is then given to the AND circuit 12.
ＯＵＴ
−例として、端子Ｍに与える基準電圧を２ｖとした場合
のＭＦＣＩＩの入力Ｖ と出力Ｖ とのＩＮ
ＯＵＴ
関係が第３図に示されている。入力ＶＩＮは一５〜＋５
Ｖの範囲で変化している。OUT - As an example, when the reference voltage applied to terminal M is 2V, the IN between the input V and output V of MFCII
The OUT relationship is shown in FIG. Input VIN is -5 to +5
It changes within the range of V.
このようなＭＦＣＩＩを用いた場合のその入力信号（走
査信号）■ 、出力信号Ｖ および論理Ｉ Ｎ
ＯＵＴ
積回路１２の出力信号（推論部１０の出力信号）を時間
（１）軸上で表現したのが第４図（ａ） 、 （ｂ）
。When such an MFCII is used, its input signal (scanning signal), output signal V and logic I N
The output signal of the OUT product circuit 12 (output signal of the inference unit 10) is expressed on the time (1) axis as shown in FIGS. 4(a) and 4(b).
.
（Ｃ）に示されている。第４図（Ｃ）の波形を形成する
論理積回路１０４の出力は３Ｖに設定されている。Shown in (C). The output of the AND circuit 104 forming the waveform shown in FIG. 4(C) is set to 3V.
複数のすべての推論部１０には同じ走査信号が与えられ
ているので、全推論部１０からは各推論結果を表わす同
期した信号が出力され、確定部２０に入力する。Since the same scanning signal is applied to all the plurality of inference sections 10, synchronized signals representing each inference result are output from all the inference sections 10 and input to the determination section 20.
確定部２０は、全推論部１０の出力信号のＭＡＸ演算を
行なう論理和回路２１と、論理和回路２１の出力信号を
複数本のライン上に分布した信号の集合に変換する離散
化演算回路２２と、論理和回路２１の出力信号を確定値
を表わす信号に変換する確定演算回路２３とから構成さ
れている。これらの演算回路２２．２３にも発生回路１
３の出力走査信号が与えられ、この信号に同期して各種
演算処理が実行される。The determination unit 20 includes an OR circuit 21 that performs a MAX operation on the output signals of all the inference units 10, and a discretization operation circuit 22 that converts the output signals of the OR circuit 21 into a set of signals distributed on a plurality of lines. and a deterministic arithmetic circuit 23 that converts the output signal of the OR circuit 21 into a signal representing a determined value. These calculation circuits 22 and 23 also have the generation circuit 1.
3 output scanning signals are given, and various arithmetic operations are executed in synchronization with this signal.
確定演算回路２３は積分回路またはピーク検出回路を含
み、確定演算として重心ＣＧ（ｖ）を求める場合には次
の演算を行なう。The deterministic calculation circuit 23 includes an integrating circuit or a peak detection circuit, and performs the following calculation when determining the center of gravity CG(v) as a deterministic calculation.
・・・（１）
ここでｕ （ｔ）は走査信号を、 Ｖｗ（ｔ）は論理和
回路２１の出力信号をそれぞれ表わす。積分期間は走査
信号の一周期である。(1) Here, u (t) represents a scanning signal, and Vw (t) represents an output signal of the OR circuit 21, respectively. The integration period is one period of the scanning signal.
走査信号ｕ（ｔ）、論理和回路２１の出力Ｖｍ（ｔ）お
よび第（１）式の、分子の波形が第５図（ａ） 、 （
ｂ）および（Ｃ）に示されている。ここで論理和回路２
１の一方の入力としては第４図（ｅ）に示す信号が、他
方の入力としては論理積回路１０４の出力がＩＶの場合
に得られる信号がそれぞれ用いられている。The scanning signal u(t), the output Vm(t) of the OR circuit 21, and the waveform of the numerator of equation (1) are shown in FIG. 5(a), (
Shown in b) and (C). Here, OR circuit 2
1, the signal shown in FIG. 4(e) is used as one input, and the signal obtained when the output of the AND circuit 104 is IV is used as the other input.
第１図はこの発明の実施例を示すブロック図。
第２図はメンバーシップ関数回路の構成例を示す回路図
、第３図はメンバーシップ関数回路の入出力特性を示す
グラフ、第４図（ａ） 、 （ｂ） 、 （ｃ）は１０
・・・推論部。
１１、 １０１ 、 １０２ 、 １０３・・・メ
ンバーシップ関数回路（ＭＦＣ）１２、１０４・・・論
理積回路。
１３・・・走査波形（信号）発生回路。
２０・・・確定部。
２１・・・論理和回路。
２３・・・確定演算回路。
以FIG. 1 is a block diagram showing an embodiment of the invention. Fig. 2 is a circuit diagram showing a configuration example of a membership function circuit, Fig. 3 is a graph showing input/output characteristics of the membership function circuit, and Fig. 4 (a), (b), and (c) are 10
... Reasoning Department. 11, 101, 102, 103... Membership function circuit (MFC) 12, 104... AND circuit. 13...Scanning waveform (signal) generation circuit. 20... Determined part. 21...OR circuit. 23... Definite calculation circuit. Below
Claims (2)
たメンバーシップ関数値を表わす信号を出力する第１の
メンバーシップ関数回路， 一定周期の走査信号を発生する走査信号発生回路， 走査信号発生回路の出力走査信号が与えられ，設定され
たルールにしたがうメンバーシップ関数を表わす信号を
走査信号に同期して出力する第２のメンバーシップ関数
回路，ならびに 第１のメンバーシップ関数回路の出力信号と第２のメン
バーシップ関数回路の出力信号とを演算して推論出力を
発生する第１の演算回路， を備えたファジィ推論装置。(1) A first membership function circuit that outputs a signal representing a membership function value according to an input signal according to a set rule, a scanning signal generation circuit that generates a scanning signal with a constant period, and a scanning signal generation circuit. a second membership function circuit which outputs a signal representing a membership function according to a set rule in synchronization with the scan signal, and a second membership function circuit which outputs a signal representing a membership function according to a set rule; A fuzzy inference device comprising: a first arithmetic circuit that calculates an output signal of a second membership function circuit and generates an inference output.
を行なう第２の演算回路，および 走査信号発生回路の出力走査信号が与えられ，第２の演
算回路の出力信号を走査信号に同期して処理することに
より確定値を表わす信号に変換する第３の演算回路， を備えた請求項（１）に記載のファジィ推論装置。(2) A second arithmetic circuit that performs an arithmetic operation that combines the output signals of a plurality of first arithmetic circuits and an output scanning signal of a scanning signal generation circuit are provided, and the output signal of the second arithmetic circuit is converted into a scanning signal. The fuzzy inference device according to claim 1, further comprising: a third arithmetic circuit that converts the signal into a signal representing a determined value through synchronous processing.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63244622A JPH0293827A (en) | 1988-09-30 | 1988-09-30 | Fuzzy inference device |
| US07/410,462 US5131071A (en) | 1988-09-26 | 1989-09-21 | Fuzzy inference apparatus |
| US07/891,966 US5335314A (en) | 1988-09-26 | 1992-05-26 | Fuzzy inference apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63244622A JPH0293827A (en) | 1988-09-30 | 1988-09-30 | Fuzzy inference device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0293827A true JPH0293827A (en) | 1990-04-04 |
Family
ID=17121485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63244622A Pending JPH0293827A (en) | 1988-09-26 | 1988-09-30 | Fuzzy inference device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0293827A (en) |
-
1988
- 1988-09-30 JP JP63244622A patent/JPH0293827A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0372513A2 (en) | Truth value converter | |
| JPH0682396B2 (en) | Membership function synthesizer and fuzzy system | |
| JP3131919B2 (en) | Applied voltage fuzzy control process and device for asynchronous three-phase electric motor | |
| EP0373492B1 (en) | Processing unit using truth-valued flow | |
| Mottaghi-Kashtiban et al. | A current-mode, first-order Takagi-Sugeno-Kang fuzzy logic controller, supporting rational-powered membership functions | |
| JPH0293827A (en) | Fuzzy inference device | |
| EP0372509A2 (en) | Processing unit using truth-valued flow | |
| Mikhailov et al. | Method for fuzzy rules extraction from numerical data | |
| Guo et al. | A high-speed, reconfigurable fuzzy logic controller | |
| EP0372511A2 (en) | Truth-valued-flow inference unit | |
| Guo et al. | A high-speed fuzzy co-processor implemented in analogue/digital technique | |
| JPH0293904A (en) | Fuzzy control device | |
| JPH02270030A (en) | Fuzzy processor | |
| JPS63193202A (en) | Ambiguous inference control system | |
| KR100398416B1 (en) | Hierarchical fuzzy controller | |
| EP0380785A2 (en) | Programming unit for a truth value processing system | |
| Batyrshin et al. | Generalized fuzzy operations for digital hardware implementation | |
| JP2767603B2 (en) | Fuzzy inference apparatus, antecedent part membership function processing apparatus, consequent part membership function processing apparatus, fuzzy inference method, antecedent part membership function processing method, and consequent part membership function processing method | |
| JP2735618B2 (en) | Fuzzy processor and MAX circuit assembling apparatus | |
| Russo | Fuzzy hardware research from historical point of view | |
| Pusdekar et al. | VLSI Architecture of Centre of Gravity Based Defuzzifier Unit | |
| Samman et al. | Programmable fuzzy logic controller circuit on CPLD chip | |
| KR960014174B1 (en) | Real time controlling device | |
| Mehedi et al. | Modified minterms genarations algorithm using weighted sum method | |
| JPH0628192A (en) | Fuzzy inference device |