JPH0291741A - アドレスバスの切換制御方式 - Google Patents
アドレスバスの切換制御方式Info
- Publication number
- JPH0291741A JPH0291741A JP24481588A JP24481588A JPH0291741A JP H0291741 A JPH0291741 A JP H0291741A JP 24481588 A JP24481588 A JP 24481588A JP 24481588 A JP24481588 A JP 24481588A JP H0291741 A JPH0291741 A JP H0291741A
- Authority
- JP
- Japan
- Prior art keywords
- address bus
- internal memory
- memory
- bus
- external memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 84
- 238000000034 method Methods 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明はアドレスバスの切換制御方式に関し、特に内
部メモリおよび外部メモリの設置が可能で、これらメモ
リを同一アドレス空間上に割当てて使用するシステムに
おけるアドレスバスの切換制御方式に関する。
部メモリおよび外部メモリの設置が可能で、これらメモ
リを同一アドレス空間上に割当てて使用するシステムに
おけるアドレスバスの切換制御方式に関する。
（従来の技術）
一般に、パーソナルコンピュータ等のデータ処理装置に
おいては、その使用形態に応じてシステム内部に内部メ
モリを、またシステム外部に外部メモリを設置すること
が可能である。この場合、これら内部メモリと外部メモ
リは同一アドレス空間上に割当てられるので、これらメ
モリを共にシステム内のアドレスバスに結合させておく
とアドレスバス上で信号が衝突してしまい、データの読
み出しおよび書込みを正常に実行することができなくな
る。したがって、従来ではシステム内のアドレスバスと
内部メモリおよび外部メモリ間にスイッチを設け、内部
メモリを使用する場合は事前にそのスイッチを内部メモ
リ側に切替えておく必要がある。同様に、外部メモリを
使用する場合は、そのスイッチを外部メモリ側に切換で
おく必要がある。
おいては、その使用形態に応じてシステム内部に内部メ
モリを、またシステム外部に外部メモリを設置すること
が可能である。この場合、これら内部メモリと外部メモ
リは同一アドレス空間上に割当てられるので、これらメ
モリを共にシステム内のアドレスバスに結合させておく
とアドレスバス上で信号が衝突してしまい、データの読
み出しおよび書込みを正常に実行することができなくな
る。したがって、従来ではシステム内のアドレスバスと
内部メモリおよび外部メモリ間にスイッチを設け、内部
メモリを使用する場合は事前にそのスイッチを内部メモ
リ側に切替えておく必要がある。同様に、外部メモリを
使用する場合は、そのスイッチを外部メモリ側に切換で
おく必要がある。
このように、内部メモリを使用するか外部メモリを使用
するかに応じて、オペレータによるスイッチの切換操作
が必要であり、従来の装置は非常に操作性が悪かった。
するかに応じて、オペレータによるスイッチの切換操作
が必要であり、従来の装置は非常に操作性が悪かった。
（発明が解決しようとする課題）
この発明は前述の事情に鑑みてなされたもので、従来で
はオペレータによるスイッチ操作によって内部メモリと
外部メモリを事前に切替える必要があり操作性が悪かっ
た点を改善し、内部メモリ用のアドレスバスと外部メモ
リ用のアドレスバスを自動的に切替えられるようにし、
オペレータによるスイッチ操作の不用なアドレスバスの
切換制御方式を提供することを目的とする。
はオペレータによるスイッチ操作によって内部メモリと
外部メモリを事前に切替える必要があり操作性が悪かっ
た点を改善し、内部メモリ用のアドレスバスと外部メモ
リ用のアドレスバスを自動的に切替えられるようにし、
オペレータによるスイッチ操作の不用なアドレスバスの
切換制御方式を提供することを目的とする。
［発明の構成］
（課題を解決するための手段）
この発明によるアドレスバスの切換制御方式にあっては
、内部メモリおよび外部メモリを設置することができ、
これらメモリを同一アドレス空間上に割当てて使用する
システムにおいて、前記内部メモリに結合される第１の
アドレスバスと、前記外部メモリに結合される第２のア
ドレスバスと、これら第１および第２のアドレスバスを
切替えてその一方をシステム内のアドレスバスに結合す
る切換手段と、前記内部メモリがシステム内に設置され
てい゛るか否かに応じ、て前記切換手段の切換動作を制
御する切換制御手段とを具備することを特徴とする。
、内部メモリおよび外部メモリを設置することができ、
これらメモリを同一アドレス空間上に割当てて使用する
システムにおいて、前記内部メモリに結合される第１の
アドレスバスと、前記外部メモリに結合される第２のア
ドレスバスと、これら第１および第２のアドレスバスを
切替えてその一方をシステム内のアドレスバスに結合す
る切換手段と、前記内部メモリがシステム内に設置され
てい゛るか否かに応じ、て前記切換手段の切換動作を制
御する切換制御手段とを具備することを特徴とする。
（作用）
このアドレスバスの切換制御方式にありでは、内部メモ
リの有無によって切換手段の切換動作が制御され、内部
メモリに結合される第１のアドレスバスと外部メモリに
結合される第２のアドレスバスを自動的に切替えること
が可能になる。したがって、オペレータによるスイッチ
操作が不用となり、操作性を向上させることができる。
リの有無によって切換手段の切換動作が制御され、内部
メモリに結合される第１のアドレスバスと外部メモリに
結合される第２のアドレスバスを自動的に切替えること
が可能になる。したがって、オペレータによるスイッチ
操作が不用となり、操作性を向上させることができる。
（実施例）
以下、図面を参照してこの発明の詳細な説明する。
第１図にこの発明の一実施例に係るアドレスバスの切換
制御方式を説明するシステム構成を示す。第１図におい
て、１１は主メモリ１２に格納されるプログラムに従っ
てシステム全体の制御を司るＣＰＵであり、このＣＰＵ
ＬＩはアドレスバス１３を介して主メモリ１２およびバ
ス切換装置１４に接続されている。バス切換装置１４は
、ＣＰＵＩＩの制御下で内部メモリ用アドレスバス１５
と外部メモリ用アドレスバスを切換えていずれか一方を
アドレスバス１３に結合する。このバス切換動作の制御
は、ＣＰｔＪｌｌが主メモリ１２に格納されるＢＩＯＳ
プログラムを実行することにより行われる。
制御方式を説明するシステム構成を示す。第１図におい
て、１１は主メモリ１２に格納されるプログラムに従っ
てシステム全体の制御を司るＣＰＵであり、このＣＰＵ
ＬＩはアドレスバス１３を介して主メモリ１２およびバ
ス切換装置１４に接続されている。バス切換装置１４は
、ＣＰＵＩＩの制御下で内部メモリ用アドレスバス１５
と外部メモリ用アドレスバスを切換えていずれか一方を
アドレスバス１３に結合する。このバス切換動作の制御
は、ＣＰｔＪｌｌが主メモリ１２に格納されるＢＩＯＳ
プログラムを実行することにより行われる。
内部メモリ用アドレスバス１５には、このシステムの使
用形態に応じて例えば漢字ＲＯＭ等の内部メモリ１７を
結合することができる。また、外部メモリ用アドレスバ
スｌＢにも、システムの使用形態に応じてユーザー用の
特殊ＲＯＭ等を外部メモリとして結合することができる
。この特殊ＲＯＭには、例えばデイスプレィ等の周辺装
置を制御するためのプログラムが格納されている。
用形態に応じて例えば漢字ＲＯＭ等の内部メモリ１７を
結合することができる。また、外部メモリ用アドレスバ
スｌＢにも、システムの使用形態に応じてユーザー用の
特殊ＲＯＭ等を外部メモリとして結合することができる
。この特殊ＲＯＭには、例えばデイスプレィ等の周辺装
置を制御するためのプログラムが格納されている。
これら内部メモリ１７および外部メモリ１８は、同一の
アドレス空間上に割当てられている。
アドレス空間上に割当てられている。
次に、第２図のフローチャートを参照してＣＰＵＩＩに
よるバス切換装置１４の切換動作制御を説明する。まず
、システム起動時においては、主メモリ１２に格納した
ＢＩＯＳプログラムに従ってバス切換装置１４を制御１
．、内部メモリ用アドレスバス１５をアドレスバス１３
に結合する（ステップＡＩ）。次に、内部メモリ用アド
レスバス１５を利用して、内部メモリ１７が設置されて
いるか否かをＣＰＵＩＩによって識別する（ステップＡ
２）。この識別方法としては、内部メモリ用アドレスバ
ス１５の信号状態を利用する任意の方法を使用できる。
よるバス切換装置１４の切換動作制御を説明する。まず
、システム起動時においては、主メモリ１２に格納した
ＢＩＯＳプログラムに従ってバス切換装置１４を制御１
．、内部メモリ用アドレスバス１５をアドレスバス１３
に結合する（ステップＡＩ）。次に、内部メモリ用アド
レスバス１５を利用して、内部メモリ１７が設置されて
いるか否かをＣＰＵＩＩによって識別する（ステップＡ
２）。この識別方法としては、内部メモリ用アドレスバ
ス１５の信号状態を利用する任意の方法を使用できる。
この識別の結果、ステップＡ３で内部メモリ１７が設置
されてないと判断された場合は、ステップＡ４の処理が
行われる。すなわち、ステップＡ４では、ＣＦ’ＵＩＩ
によりバス切換装置１４が制御され、アドレスバス１８
に結合されるバスが内部メモリ用アドレスバス１５から
外部メモリ用アドレスバス１６に切換られる。この結果
、外部メモリ１８の使用が可能となる。
されてないと判断された場合は、ステップＡ４の処理が
行われる。すなわち、ステップＡ４では、ＣＦ’ＵＩＩ
によりバス切換装置１４が制御され、アドレスバス１８
に結合されるバスが内部メモリ用アドレスバス１５から
外部メモリ用アドレスバス１６に切換られる。この結果
、外部メモリ１８の使用が可能となる。
また、内部メモリ１７が設置されている場合には、アド
レスバスの結合状態は変化されず、内部メモリ１７がそ
のまま使用可能となる。
レスバスの結合状態は変化されず、内部メモリ１７がそ
のまま使用可能となる。
このように、このシステムにおいては、内部メモリ１７
の有無に応じてバス切換装置１４の切換動作を制御し、
内部メモリ１７が設置されている場合はその内部メモリ
を使用可能とし、内部メモリが設置されてなければ外部
メモリを使用可能とするように自動的にバスを切替える
ことができる。したがって、同一アドレス空間上に割当
てられた内部メモリ１７と外部メモリ１８をその使用形
態に応じて自動的に切替えて使用することが可能になる
。
の有無に応じてバス切換装置１４の切換動作を制御し、
内部メモリ１７が設置されている場合はその内部メモリ
を使用可能とし、内部メモリが設置されてなければ外部
メモリを使用可能とするように自動的にバスを切替える
ことができる。したがって、同一アドレス空間上に割当
てられた内部メモリ１７と外部メモリ１８をその使用形
態に応じて自動的に切替えて使用することが可能になる
。
［発明の構成］
以上のようにこの発明によれば、内部メモリ用のアドレ
スバスと外部メモリ用のアドレスバスを自動的に切替え
られることができ、オペレータによるスイッチ操作が不
用となり、操作性を向上させることができる。
スバスと外部メモリ用のアドレスバスを自動的に切替え
られることができ、オペレータによるスイッチ操作が不
用となり、操作性を向上させることができる。
第１図はこの発明の一実施例に係るアドレスバスの切換
制御方式を説明するシステム構成を示すブロック図、第
２図は第１図に示したシステムにおけるアドレスバスの
切換動作を説明するフローチャートである。 １１・・・ＣＰＵ、１２・・・主メモリ、１３・・・ア
ドレスバス、１４・・・バス切換装置、１５・・・内部
メモリ用アドレスバス、１Ｂ・・・外部メモリ用アドレ
スバス、１７・・・内部メモリ、１８・・・外部メモリ
。 出願人代理人 弁理士 鈴江武彦
制御方式を説明するシステム構成を示すブロック図、第
２図は第１図に示したシステムにおけるアドレスバスの
切換動作を説明するフローチャートである。 １１・・・ＣＰＵ、１２・・・主メモリ、１３・・・ア
ドレスバス、１４・・・バス切換装置、１５・・・内部
メモリ用アドレスバス、１Ｂ・・・外部メモリ用アドレ
スバス、１７・・・内部メモリ、１８・・・外部メモリ
。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 【特許請求の範囲】 内部メモリおよび外部メモリを設置することができ、
これらメモリを同一アドレス空間上に割当てて使用する
システムにおいて、 前記内部メモリに結合される第１のアドレスバスと、前
記外部メモリに結合される第２のアドレスバスと、これ
ら第１および第２のアドレスバスを切替えてその一方を
システム内のアドレスバスに結合する切換手段と、前記
内部メモリがシステム内に設置されているか否かに応じ
て前記切換手段の切換動作を制御する切換制御手段とを
具備することを特徴とするアドレスバスの切換制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24481588A JPH0291741A (ja) | 1988-09-29 | 1988-09-29 | アドレスバスの切換制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24481588A JPH0291741A (ja) | 1988-09-29 | 1988-09-29 | アドレスバスの切換制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0291741A true JPH0291741A (ja) | 1990-03-30 |
Family
ID=17124365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24481588A Pending JPH0291741A (ja) | 1988-09-29 | 1988-09-29 | アドレスバスの切換制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0291741A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2824647A1 (fr) * | 2001-03-20 | 2002-11-15 | Thales Training & Simulation L | Systeme d'adressage de memoire pour bus d'interconnexions de composants peripheriques |
-
1988
- 1988-09-29 JP JP24481588A patent/JPH0291741A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2824647A1 (fr) * | 2001-03-20 | 2002-11-15 | Thales Training & Simulation L | Systeme d'adressage de memoire pour bus d'interconnexions de composants peripheriques |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59200327A (ja) | 周辺装置の制御方式 | |
| US4742452A (en) | Computer system including address driven program interrupt system | |
| JPH0291741A (ja) | アドレスバスの切換制御方式 | |
| US4627035A (en) | Switching circuit for memory devices | |
| JPH02310786A (ja) | マイクロコンピュータ | |
| JPH10240607A (ja) | メモリシステム | |
| JPS63184147A (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JP2709299B2 (ja) | 情報入力装置 | |
| KR100275210B1 (ko) | 시스템 콘솔의 특수키 제어방법 | |
| JPH06161624A (ja) | 割り込み制御方法 | |
| JPH08241264A (ja) | オプション装置およびそれが接続される情報処理装置 | |
| JPH05233479A (ja) | パネル監視方式 | |
| JPH064469A (ja) | 入出力装置制御方式 | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JPH08123719A (ja) | 情報処理装置 | |
| JPH03119438A (ja) | マイクロプロセッサ | |
| JPH04360249A (ja) | メモリ増設装置 | |
| JPH0476656A (ja) | マルチディスプレイシステム装置 | |
| JPS6386050A (ja) | 実装メモリ容量検出方法 | |
| JPH02284245A (ja) | キャッシュメモリ制御方式 | |
| JPS62120565A (ja) | 主記憶領域の割付け制御方式 | |
| JPH0895744A (ja) | 情報処理ｌｓｉ及び該ｌｓｉを使用した情報処理装置 | |
| JPH05303508A (ja) | 双方向メモリ盤 | |
| JPH03282914A (ja) | パーソナルコンピュータシステムおよびその構成変更方法 | |
| JPH06231064A (ja) | 計算機システム |