JPH0291710A - Function generation computing element - Google Patents

Abstract

PURPOSE:To improve reasoning accuracy by storing reference function values corresponding to plural reference variable values in a memory, and operating the function value of an input variable by approximation from a reference function value and outputting it whatever variable value is inputted. CONSTITUTION:The variable value is inputted in the form of 8-bit data X and divided by a bit distributor 1 into the high-order 4-bit data X0 and low-order 4-bit data X; and the value X0 is outputted to a memory 3a and a +1 adder 2, which adds '1' and inputs the result to a memory 3b. The output Y0 of the memory 3a is applied to an adder 6, whose output is the difference Y1-Y0 between the output of the memory 3b and the output of the memory 3a; and this value is inputted to a multiplier 5, which outputs the product of this value and the low-order 4-bit value to the adder 6. Further, the adder 6 adds the output of the memory 3a and outputs a function value. Consequently, the accuracy of reasoning is improved.

Description

【発明の詳細な説明】 （ａ）産業上の利用分野 この発明はファジィ推論装置のメンバーシップ関数発生
器等に使用される関数発生演算器に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a function generation arithmetic unit used in a membership function generator or the like of a fuzzy inference device.

（′ｂ）従来の技術 ファジィ推論装置においてはメンバーシップ関数発生回
路が必要である。このメンバーシップ関数発生回路をデ
ィジタル回路で構成する場合、メンバーシップ関数上の
複数点をブロア）し、その変数値（入力値）をアドレス
とするエリアに関数値（出力値）を記憶しておく方式や
、関数式の形で登録し、出力された値で演算して出力す
る方式が一般的である。('b) Conventional fuzzy inference devices require a membership function generation circuit. If this membership function generation circuit is configured with a digital circuit, blow multiple points on the membership function and store the function value (output value) in an area whose address is the variable value (input value). A common method is to register the information in the form of a method or function expression, perform calculations on the output value, and output the result.

（ｃ１発明が解決しようとする課題 しかし、前者の場合、入力された変数値は全てプロット
された変数値に近似されていたため出力される関数値の
精度を向上するためには、プロットする変数を増して間
隔を狭めなければならずメンバーシップ関数設定に大量
のメモリと設定の手間を必要とする欠点がある。また、
人間の感覚を表現するメンバーシップ関数の場合、設定
時にそれほど細かく感覚の範囲・程度を設定することは
困難である。(c1 Problem to be solved by the invention) However, in the former case, all the input variable values were approximated to the plotted variable values, so in order to improve the accuracy of the output function values, it was necessary to change the plotted variables. The disadvantage is that the interval has to be narrowed, and membership function settings require a large amount of memory and effort.
In the case of membership functions that express human sensations, it is difficult to set the range and degree of sensation in such detail at the time of setting.

また後者の場合、メンバーシップ関数値はソフトプログ
ラムで演算することになるため時間が掛かるという欠点
があった。Moreover, in the latter case, the membership function value is calculated by a software program, which has the disadvantage of taking time.

この発明はこのような従来の問題点に着目してなされた
ものであり、メンバーシップ関数を登録する際、プロッ
トする変数値を少なくし、なおかつ、入力の分解能を大
きくし推論の精度を向上できる関数発生演算器を提供す
ることを目的とする（ｄ）課題を解決するための手段 この発明は、複数の基準変数値に対応する関数値を基準
関数値として記憶するメモリと、入力された変数値を挟
む基準変数値の基準関数値を前記メモリから読み出しこ
れらの基準関数値から前記入力された変数値の関数値を
近似演算して出力する補完回路と、を設けたことを特徴
とする。This invention was made by focusing on these conventional problems, and when registering a membership function, it is possible to reduce the number of variable values to be plotted, increase the input resolution, and improve the accuracy of inference. (d) Means for Solving the Problem The present invention provides a memory for storing function values corresponding to a plurality of reference variable values as reference function values, and a memory for storing function values corresponding to a plurality of reference variable values; The present invention is characterized in that it includes a complement circuit that reads reference function values of the reference variable values sandwiching the values from the memory, calculates an approximation of the function value of the input variable value from these reference function values, and outputs the result.

（ＩＩ）作用 この発明の関数発生演算器では、変数が入力されたとき
、この変数値を挟む（２個の）基準変数値が割り出され
、この基準変数値に対応する基準関数値が読み出される
。これらの基準関数値から入力された変数値に対応する
関数値が近似演算される。近似演算は直線近似性等周知
の方式で行われる。(II) Operation In the function generation calculator of the present invention, when a variable is input, (two) reference variable values sandwiching this variable value are determined, and the reference function value corresponding to this reference variable value is read out. It will be done. A function value corresponding to the input variable value is approximated from these reference function values. Approximate calculations are performed using well-known methods such as linear approximation.

（ｆ）実施例 第１図はこの発明の実施例である関数発生演算器のブロ
ック図であり、第２図は同関数発生演算器が発生する関
数を説明する図である。変数値は８ビツトのデータ（Ｘ
）で入力される。ｂｉｔｌｌｉり分は器１はこの８ビツ
トのデータ（Ｘ）を上位４ビツト（Ｘ、）と下位４ビツ
ト（Ｘ）に分割する、上位４ビツトの値（Ｘ、）はメモ
リ３ａおよび＋１加算器２に出力される。＋１加算器２
はこの上位４ビツトの値に１を加算して（ＸＩ）メモリ
３ｂに入力する。メモリ３ａおよびメモリ３ｂには同一
アドレスに同一内容のデータが記憶されており、プロッ
ティング間隔は一定である（第２図の・を付した位置参
照）、メモリ３ａの出力（Ｙｏ）は加算器４および加算
器６に加えられるが、加算器４では負の数値（−ＹＯ）
として加算される（減算される）、加算器４にはメモリ
３ｂからの出力（ＹＩ）も入力されている。これにより
加算器４の出力はメモリ３ｂの出力とメモリ３ａの出力
との差（ＹＩ　　ＹＩ）となる。この値は乗算器５に入
力される０乗算器５ではこの値と下位４ビツトの値（ｘ
　／１６）とを乗算した値（ｙ：この値がＹ−Ｙ　＠に
当たる）を加算器６に出力する。加算器６ではこの値と
上記メモリ３ａの出力とが加算され、関数値として出力
される。(f) Embodiment FIG. 1 is a block diagram of a function generation arithmetic unit according to an embodiment of the present invention, and FIG. 2 is a diagram for explaining functions generated by the function generation arithmetic unit. The variable value is 8-bit data (X
) is entered. The bitli fraction divider 1 divides this 8-bit data (X) into the upper 4 bits (X, ) and the lower 4 bits (X), and the value of the upper 4 bits (X, ) is stored in the memory 3a and the +1 adder. 2 is output. +1 adder 2
adds 1 to the value of the upper 4 bits and inputs the result (XI) to the memory 3b. Memory 3a and memory 3b store data with the same content at the same address, and the plotting interval is constant (see the marked position in Figure 2).The output (Yo) of memory 3a is stored in the adder. 4 and adder 6, but adder 4 adds a negative number (-YO)
The output (YI) from the memory 3b is also input to the adder 4, which is added (subtracted) as . As a result, the output of the adder 4 becomes the difference (YI YI) between the output of the memory 3b and the output of the memory 3a. This value is input to the multiplier 5. In the multiplier 5, this value and the value of the lower 4 bits (x
/16) (y: this value corresponds to Y-Y@) is output to the adder 6. The adder 6 adds this value to the output of the memory 3a and outputs it as a function value.

なお、メモリ３ａとメモリ３ｂとでアドレスを１ずらせ
てデータを記憶しておけば（すなわち、メモリ３ａのＸ
ｌに記憶されているデータをメモリ３ｂのＸ、に記憶し
ておけば、）＋１加算器２は不要となる。また、演算速
度が多少遅くなっても構わない場合には、メモリ３を１
個にしてＸ・とＸＩ　とを順次読み出すようにすること
もできるこの実施例はファジィ推論装置のメンバーシッ
プ関数発生回路を示したが、この発明はこれ以外にもパ
ターン識別装置における標準パターン記憶部等に応用す
ることができる。Note that if data is stored with addresses shifted by 1 between memory 3a and memory 3b (that is,
If the data stored in I is stored in X of the memory 3b, the )+1 adder 2 becomes unnecessary. Also, if you don't mind a slight slowdown in calculation speed, set memory 3 to 1.
Although this embodiment has shown a membership function generation circuit of a fuzzy inference device, the present invention is also applicable to a standard pattern storage unit in a pattern identification device. It can be applied to etc.

（昨発明の効果 以上のようにこの発明の関数発生演算器では、連続して
変化する変数のうち複数の基準変数値に対応する基準関
数値をメモリに記憶し、どのような変数値が入力された
場合でも基準関数値から入力された変数値の関数値を近
似演算して出力するようにしたことにより、この関数発
生演算器をメンバーシップ関数発生回路に用いた場合、
メンバーシップ関数を記憶するメモリの容量を小さ（す
ることができるとともに、メンバーシップ関数を設定す
るときは人間が自己の感覚を判断できる程度の細かさで
設定することができ、このメンバーシップ関数が演算さ
れるときにはより細かい十分な精度を得ることができる
。また、このような細かい精度を得ることができるにも
拘らず演算速度が殆ど低下しない利点がある。(As described above, the function generation calculator of this invention stores in memory reference function values corresponding to multiple reference variable values among continuously changing variables, and determines what variable values are input. Even when the function value of the variable value inputted from the standard function value is calculated and output by approximation, when this function generation calculation unit is used in the membership function generation circuit,
It is possible to reduce the memory capacity for storing membership functions, and when setting membership functions, it is possible to set them at a level of detail that allows humans to judge their sense of self. When the calculation is performed, it is possible to obtain a sufficiently finer precision.Also, there is an advantage that the calculation speed hardly decreases even though such finer precision can be obtained.

なお、上述のようにこの関数発生演算器はメンバーシッ
プ関数発生回路以外にも種々のパターン記憶回路として
適用することができる。Note that, as described above, this function generation arithmetic unit can be applied as various pattern storage circuits other than the membership function generation circuit.

【図面の簡単な説明】 第１図はこの発明の実施例である関数発生演算器のブロ
ック図、第２図は同関数発生演算器の機能を説明するた
めのグラフである。 １・・・ｂｉ ｔ振り分は器、 ２・・・＋１加算器、 （３ａ。 ３ｂ）・・・メモリ、 ４゜ ６・・・加算器、 ５・・・乗算器。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a function generation arithmetic unit according to an embodiment of the present invention, and FIG. 2 is a graph for explaining the functions of the function generation arithmetic unit. 1...Bit distribution is a device, 2...+1 adder, (3a, 3b)...memory, 4゜6...adder, 5...multiplier.

Claims (1)

【特許請求の範囲】[Claims] （１）複数の基準変数値に対応する関数値を基準関数値
として記憶するメモリと、入力された変数値を挟む基準
変数値の基準関数値を前記メモリから読み出しこれらの
基準関数値から前記入力された変数値の関数値を近似演
算して出力する補完回路と、を設けたことを特徴とする
関数発生演算器。(1) A memory that stores function values corresponding to a plurality of reference variable values as reference function values, and a reference function value of the reference variable values sandwiching the input variable value is read from the memory and the reference function values are read from the memory and the input is performed from these reference function values. 1. A function generation calculator, comprising: a complementary circuit that approximates and outputs a function value of a given variable value.