JPH0290663A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH0290663A JPH0290663A JP24294288A JP24294288A JPH0290663A JP H0290663 A JPH0290663 A JP H0290663A JP 24294288 A JP24294288 A JP 24294288A JP 24294288 A JP24294288 A JP 24294288A JP H0290663 A JPH0290663 A JP H0290663A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- frame
- lead
- invar
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims abstract description 62
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052802 copper Inorganic materials 0.000 claims abstract description 38
- 239000010949 copper Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 229910001374 Invar Inorganic materials 0.000 claims abstract description 25
- 238000005253 cladding Methods 0.000 claims description 19
- 229920005989 resin Polymers 0.000 abstract description 12
- 239000011347 resin Substances 0.000 abstract description 12
- 238000007789 sealing Methods 0.000 abstract description 12
- 241001124569 Lycaenidae Species 0.000 abstract 1
- 235000014987 copper Nutrition 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 238000000926 separation method Methods 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 10
- 238000003466 welding Methods 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に使用されるリードフレームに関し
、特に半導体素子が搭載されるアイランド部の構造に関
する。
、特に半導体素子が搭載されるアイランド部の構造に関
する。
第4図はリード部分およびアイランド部分を同一材料に
よって一体的に成形した従来のリードフレームを示す。
よって一体的に成形した従来のリードフレームを示す。
半導体素子(IC1TR)などが搭載されるアイランド
部2が吊りリード7によって外枠部1に取りつけられて
いる。アイランド部2の周囲には半導体素子の電極とボ
ンディングワイヤによって接続される複数のインナーリ
ード3が放射状に設けられており、各インナーリード3
にはアウターリード4が連設されている。このようなア
イランド部2、インナーリード3、アウターリード4に
よって一組のリードフレームが構成され、このリードフ
レームが外枠部1の長手方向に多数形成される0図中、
8は半導体素子の搭載やワイヤボンディングの際の位置
決め基準となるパイロット孔である。このようなリード
フレームはプレス成形、エツチング処理などの加工特性
や、量産性に優れているが、パワーICなどの高出力半
導体素子用として要求される熱放射性が十分でなく、そ
のような用途には第5図に示すリードフレームが使用さ
れる。
部2が吊りリード7によって外枠部1に取りつけられて
いる。アイランド部2の周囲には半導体素子の電極とボ
ンディングワイヤによって接続される複数のインナーリ
ード3が放射状に設けられており、各インナーリード3
にはアウターリード4が連設されている。このようなア
イランド部2、インナーリード3、アウターリード4に
よって一組のリードフレームが構成され、このリードフ
レームが外枠部1の長手方向に多数形成される0図中、
8は半導体素子の搭載やワイヤボンディングの際の位置
決め基準となるパイロット孔である。このようなリード
フレームはプレス成形、エツチング処理などの加工特性
や、量産性に優れているが、パワーICなどの高出力半
導体素子用として要求される熱放射性が十分でなく、そ
のような用途には第5図に示すリードフレームが使用さ
れる。
第5図のリードフレームはアイランド部分のフレーム材
lOと、リード部分のフレーム材11の2部材からなり
、これらのフレーム材10.11を組み付けるものであ
る。アイランド部分のフレーム材10は外枠部1にアイ
ランド部2が連設されると共に、アイランド部2には接
続用リード5が連設されて構成される。一方、リード部
分のフレーム材11はインナーリード3およびアウター
リード4が外枠部8に連設されると共に、接続用リード
5に対応する接続用リード6が設けられて構成される。
lOと、リード部分のフレーム材11の2部材からなり
、これらのフレーム材10.11を組み付けるものであ
る。アイランド部分のフレーム材10は外枠部1にアイ
ランド部2が連設されると共に、アイランド部2には接
続用リード5が連設されて構成される。一方、リード部
分のフレーム材11はインナーリード3およびアウター
リード4が外枠部8に連設されると共に、接続用リード
5に対応する接続用リード6が設けられて構成される。
そして、これらのフレーム材10.11は各接続用リー
ド5.6に形成されたパイロット孔5a、6aによって
相対的な位置決めが行われた後、バイ゛ロット孔5a、
6aをアーク溶接などによってスポット溶接すること
で一体化される。このように別個のフレーム材の場合に
は、アイランド部分のフレーム材10を熱放散性が良好
な材質(例えば厚さ0.5〜1.2 tmnの銅系金属
)で成形することができ、パワーICなどの半導体素子
への適用が可能となる。一方、リード部分のフレーム材
11としてはワイヤボンディングのための金メツキや銀
メツキなどメツキ性に優れた材料、短絡防止のための高
強度材料、封止レジンとの密着性が良好な材料など適宜
、選定することにより適用性の大きなリードフレームと
することができる。
ド5.6に形成されたパイロット孔5a、6aによって
相対的な位置決めが行われた後、バイ゛ロット孔5a、
6aをアーク溶接などによってスポット溶接すること
で一体化される。このように別個のフレーム材の場合に
は、アイランド部分のフレーム材10を熱放散性が良好
な材質(例えば厚さ0.5〜1.2 tmnの銅系金属
)で成形することができ、パワーICなどの半導体素子
への適用が可能となる。一方、リード部分のフレーム材
11としてはワイヤボンディングのための金メツキや銀
メツキなどメツキ性に優れた材料、短絡防止のための高
強度材料、封止レジンとの密着性が良好な材料など適宜
、選定することにより適用性の大きなリードフレームと
することができる。
しかし、第5図に示すリードフレームでは、アイランド
部が熱放散性に優れた銅あるいは銅合金が使用されてい
るため、その熱膨張係数が大きく、環境温度の変動のス
トレスによって半導体素子との素子離れを起こし易く、
また、板厚によって重量が大きくなるため半導体装置の
重量増大の原因となっている。また、銅系金属は耐熱性
および強度が小さいため、スポット溶接などの熱で容易
に軟化して変形する。このため、信輔性の向上に限界を
生じている。
部が熱放散性に優れた銅あるいは銅合金が使用されてい
るため、その熱膨張係数が大きく、環境温度の変動のス
トレスによって半導体素子との素子離れを起こし易く、
また、板厚によって重量が大きくなるため半導体装置の
重量増大の原因となっている。また、銅系金属は耐熱性
および強度が小さいため、スポット溶接などの熱で容易
に軟化して変形する。このため、信輔性の向上に限界を
生じている。
そこで本発明は、前述した欠点を改良して信鎖性の高い
リードフレームを提供することを目的とする。
リードフレームを提供することを目的とする。
本発明は、半導体素子が搭載されるアイランド部全体を
銅/インバー/銅の3Nクラッド材により成形したもの
である。また、本発明はアイランド部上に銅/インバー
/銅からなる3層のクラッド材を積層したものである。
銅/インバー/銅の3Nクラッド材により成形したもの
である。また、本発明はアイランド部上に銅/インバー
/銅からなる3層のクラッド材を積層したものである。
半導体素子を搭載するアイランド部は封止レジンによっ
て封止されるところから、その熱膨張係数を半導体素子
および封止レジンの熱膨張係数との関係で最適な値とす
る必要がある。w4/インバー/銅からなる3Nのクラ
ッド材は、銅とインバーの体積比を変化させることによ
り、その熱膨張係数を4X10−’〜14X10−’/
”Cの広い範囲で調整することができる。例えば、銅/
インバー/銅の体積比を1:1:1とした場合、熱膨張
係数は約10X10−’/”Cとなる。因みに銅合金の
それは17×10− h〜20X10−”/”Cであり
、3層クラッド材はこの約2分の1に調整することがで
きる。
て封止されるところから、その熱膨張係数を半導体素子
および封止レジンの熱膨張係数との関係で最適な値とす
る必要がある。w4/インバー/銅からなる3Nのクラ
ッド材は、銅とインバーの体積比を変化させることによ
り、その熱膨張係数を4X10−’〜14X10−’/
”Cの広い範囲で調整することができる。例えば、銅/
インバー/銅の体積比を1:1:1とした場合、熱膨張
係数は約10X10−’/”Cとなる。因みに銅合金の
それは17×10− h〜20X10−”/”Cであり
、3層クラッド材はこの約2分の1に調整することがで
きる。
一方、半導体素子がシリコン系の場合には、熱膨張係数
は3.5 X 10−’ 〜4. OX 10−’/”
Cであり、封止レジンがエポキシ樹脂の場合には20X
10−’/’Cである。従って、3Nクラッド材の熱膨
張係数は半導体素子および封止レジンの熱膨張係数の中
間値となっており、これらとの熱膨張係数との整合性が
図られる。従って、熱膨張に起因する応力が半導体素子
、封止レジン、クラッド材の相互間で小さいものとなる
。また、インバー両面に設けられる銅は熱伝導性が良好
であり、その熱放散力も大きく、パワーIC搭載に最適
なものとなる。
は3.5 X 10−’ 〜4. OX 10−’/”
Cであり、封止レジンがエポキシ樹脂の場合には20X
10−’/’Cである。従って、3Nクラッド材の熱膨
張係数は半導体素子および封止レジンの熱膨張係数の中
間値となっており、これらとの熱膨張係数との整合性が
図られる。従って、熱膨張に起因する応力が半導体素子
、封止レジン、クラッド材の相互間で小さいものとなる
。また、インバー両面に設けられる銅は熱伝導性が良好
であり、その熱放散力も大きく、パワーIC搭載に最適
なものとなる。
かかるクラッド材を、アイランド部全体に使用しても良
く、あるいは、その主要部に使用しても良い。前者の場
合は、アイランド部のフレーム材をクラッド材で所定形
状に成形し、別途、成形されたリード部分のフレーム材
と組み付けることによって作製することができる。また
、後者の場合は、一体成形のリードフレームを作成し、
クラッド材をアイランド部上に積層しても良い。この場
合は金属ペーストなどによってクラッド材をアイランド
部上面に接着することで作製することができる。
く、あるいは、その主要部に使用しても良い。前者の場
合は、アイランド部のフレーム材をクラッド材で所定形
状に成形し、別途、成形されたリード部分のフレーム材
と組み付けることによって作製することができる。また
、後者の場合は、一体成形のリードフレームを作成し、
クラッド材をアイランド部上に積層しても良い。この場
合は金属ペーストなどによってクラッド材をアイランド
部上面に接着することで作製することができる。
第1図および第2図は本発明の一実施例を示し、第1図
はアイランド部分のフレーム材20であり、第2図はリ
ード部分のフレーム材30である。これらフレーム材2
0.30は別個に成形され、その後に組み付けられて一
体化される。アイランド部分のフレーム材20は銅/イ
ンバー/Iilの3層のクラッド材をプレス打ち抜きす
ることによって成形される。このフレーム材20は外枠
部21に連設された吊りリード23によってアイランド
部22が両側から支持された形状に成形されており、ア
イランド部22の対応する外枠部21には位置決め基準
となるパイロット孔24が形成されている。リード部分
のフレーム材30(第2図)は複数のインナーリード3
1とアウターリード32が連設状態で外枠33に連設さ
れている。このフレーム材30は通常のリードフレーム
と同様な材料(例えば、無酸素銅(Oxgen Fre
e Copper))などによって一体的に成形される
。ここでインナーリード31はアイランド部22となる
位置の周囲に放射状に位置するように形成され、また、
アイランド部22の組み付は予定部位に対応した外枠部
33にはパイロット孔34が形成されている。
はアイランド部分のフレーム材20であり、第2図はリ
ード部分のフレーム材30である。これらフレーム材2
0.30は別個に成形され、その後に組み付けられて一
体化される。アイランド部分のフレーム材20は銅/イ
ンバー/Iilの3層のクラッド材をプレス打ち抜きす
ることによって成形される。このフレーム材20は外枠
部21に連設された吊りリード23によってアイランド
部22が両側から支持された形状に成形されており、ア
イランド部22の対応する外枠部21には位置決め基準
となるパイロット孔24が形成されている。リード部分
のフレーム材30(第2図)は複数のインナーリード3
1とアウターリード32が連設状態で外枠33に連設さ
れている。このフレーム材30は通常のリードフレーム
と同様な材料(例えば、無酸素銅(Oxgen Fre
e Copper))などによって一体的に成形される
。ここでインナーリード31はアイランド部22となる
位置の周囲に放射状に位置するように形成され、また、
アイランド部22の組み付は予定部位に対応した外枠部
33にはパイロット孔34が形成されている。
このようなフレーム材20および30の組み付けは、パ
イロット孔24および34によって位置合わせを行いフ
レーム材30上にフレーム材20を当接し、アーク溶接
などによりパイロット孔24および34をスポット溶接
することで行うことができる。かかる組み付けは自動送
り機構を有する溶接機において、フレーム材を等ピッチ
で送り込んで連続溶接することで行われる。組み付は後
においては、アイランド部22全体が銅/インバー/#
Rの3層クラッド材によって構成されるため半導体素子
、封止レジンとの熱膨張係数の整合が図られ、また熱放
散性が向上したリードフレームとなる。
イロット孔24および34によって位置合わせを行いフ
レーム材30上にフレーム材20を当接し、アーク溶接
などによりパイロット孔24および34をスポット溶接
することで行うことができる。かかる組み付けは自動送
り機構を有する溶接機において、フレーム材を等ピッチ
で送り込んで連続溶接することで行われる。組み付は後
においては、アイランド部22全体が銅/インバー/#
Rの3層クラッド材によって構成されるため半導体素子
、封止レジンとの熱膨張係数の整合が図られ、また熱放
散性が向上したリードフレームとなる。
第3図は本発明の別の実施例を示している。
この実施例は銅/インバー/#Rのクラッド材40がア
イランド部41と別体となっており、リードフレーム成
形後にアイランド部41上に積層されるものである。リ
ードフレームは吊りリード42によってアイランド部4
1が両側から外枠部43に支持されると共に、アイラン
ド部41の周囲にはアウターリード45が連設されたイ
ンナーリード44が複数配設されて構成される。このリ
ードフレームは無酸素銅などのプレス加工によって一体
的に成形されるが、アイランド部41は他の部分よりも
幾分、肉薄に成形されている。クラッド材40は銅/イ
ンバー/銅の3層構造をなして、このアイランド部41
に積層される。積層は金ペースト、銀ペーストなどの金
属ペーストを介して接着することにより行うことができ
る。このような構造では、高価なりラッド材40を節約
することができるメリットがある。
イランド部41と別体となっており、リードフレーム成
形後にアイランド部41上に積層されるものである。リ
ードフレームは吊りリード42によってアイランド部4
1が両側から外枠部43に支持されると共に、アイラン
ド部41の周囲にはアウターリード45が連設されたイ
ンナーリード44が複数配設されて構成される。このリ
ードフレームは無酸素銅などのプレス加工によって一体
的に成形されるが、アイランド部41は他の部分よりも
幾分、肉薄に成形されている。クラッド材40は銅/イ
ンバー/銅の3層構造をなして、このアイランド部41
に積層される。積層は金ペースト、銀ペーストなどの金
属ペーストを介して接着することにより行うことができ
る。このような構造では、高価なりラッド材40を節約
することができるメリットがある。
次に、具体的実施例および比較例に基づいて本発明を説
明する。
明する。
実施例 l
5n0.12%含有の無酸素銅によって厚さ0.25m
mのリード用フレーム材30を第2図のようにプレス成
形した。一方、w4/インバー/銅の体積比がにl:1
のクラッド材を用いて、厚さ0.25mmのアイランド
用フレーム材20を第1図のようにプレス成形した。そ
して、これらのフレーム材をパイロット孔24.34を
基準にして位置決めし、スポット溶接で一体化してリー
ドフレームを作製した。その後、アイランド部22上に
半導体素子をマウントし、素子の電極とインナーリード
31とをワイヤボンディングした後、封止レジンで封止
して半導体装置を作製した。
mのリード用フレーム材30を第2図のようにプレス成
形した。一方、w4/インバー/銅の体積比がにl:1
のクラッド材を用いて、厚さ0.25mmのアイランド
用フレーム材20を第1図のようにプレス成形した。そ
して、これらのフレーム材をパイロット孔24.34を
基準にして位置決めし、スポット溶接で一体化してリー
ドフレームを作製した。その後、アイランド部22上に
半導体素子をマウントし、素子の電極とインナーリード
31とをワイヤボンディングした後、封止レジンで封止
して半導体装置を作製した。
実施例2
SnO,12%含有の無酸素銅を用いて、第3図に示す
リードフレームを厚さ0.16mmで成形した。この場
合、アイランド部41のみ、厚さを0.15mmとした
。一方、銅/インバー/銅の体積比が1:1:1のクラ
ッド材4oを厚さ0.15mm。
リードフレームを厚さ0.16mmで成形した。この場
合、アイランド部41のみ、厚さを0.15mmとした
。一方、銅/インバー/銅の体積比が1:1:1のクラ
ッド材4oを厚さ0.15mm。
縦、横寸法を9++m、3aa*にして成形した。これ
をチップマウンタを使用し銀ペーストによってアイラン
ド部41上に接着した。その後、実施例1と同様な手順
で半導体装置を作製した。
をチップマウンタを使用し銀ペーストによってアイラン
ド部41上に接着した。その後、実施例1と同様な手順
で半導体装置を作製した。
比較例 l
実施例1に等しいリードフレームを厚さ0.25mmの
インバーによって成形した後、半導体装置を作製した。
インバーによって成形した後、半導体装置を作製した。
のこインバーの熱膨張係数は2. OXl0−’/’C
であった。
であった。
比較例2
銅/インバー(体積比1:1)の積層材を使用して、実
施例1に等しいリードフレーム(厚さ0.25mm)を
成形した後、銅面に半導体素子を搭載した半導体装置を
作製した。この積層材の熱膨張係数は8XIO−’/’
Cであった。
施例1に等しいリードフレーム(厚さ0.25mm)を
成形した後、銅面に半導体素子を搭載した半導体装置を
作製した。この積層材の熱膨張係数は8XIO−’/’
Cであった。
比較例3
第3図に示すリードフレームをSn0.12%含有無酸
素銅で成形し、そのアイランド部41上に厚さ0.15
mmのインバー板を搭載して半導体装置を作製した。
素銅で成形し、そのアイランド部41上に厚さ0.15
mmのインバー板を搭載して半導体装置を作製した。
比較例4
比較例3のインバー板に替えて、体積比1:lの銅/イ
ンバー積層板をアイランド部41にマウントし、その銅
面に半導体素子をマウントして半導体装置を作製した。
ンバー積層板をアイランド部41にマウントし、その銅
面に半導体素子をマウントして半導体装置を作製した。
比較5
第3図に示すリードフレームのアイランド部41上に半
導体素子を直接、マウントして半導体装置を作製した。
導体素子を直接、マウントして半導体装置を作製した。
以上の実施測高および比較別品を温度サイクル試験およ
びPCT試験に供した。温度サイクル試験は供試品を1
50℃の高温下に60分、−50℃の低温下に60分お
よび25°Cの常温下に60分放置することを1サイク
ルとし、パンケージにクラックが発生したサイクル数を
表わす。PCT試験は121″Cl2a t+sの水蒸
気山中に放置し、透過水分によって電気短絡が生じるま
での限界時間を表わす。結果を第1表に示す。
びPCT試験に供した。温度サイクル試験は供試品を1
50℃の高温下に60分、−50℃の低温下に60分お
よび25°Cの常温下に60分放置することを1サイク
ルとし、パンケージにクラックが発生したサイクル数を
表わす。PCT試験は121″Cl2a t+sの水蒸
気山中に放置し、透過水分によって電気短絡が生じるま
での限界時間を表わす。結果を第1表に示す。
第1表
第1表において、PCT試験では実施例、比較例とも差
が見られないが、これはリードフレーム基材としてSn
含有無酸素銅を使用したためと思われる。温度サイクル
試験では比較例のサイクル数が低下し、特にインバー単
体の場合(比較例1および3)の低下が著しい。これは
インバーの熱膨張係数が封止レジンのそれと大きく異な
っているため、クランクを生じ易いものと思われる。
が見られないが、これはリードフレーム基材としてSn
含有無酸素銅を使用したためと思われる。温度サイクル
試験では比較例のサイクル数が低下し、特にインバー単
体の場合(比較例1および3)の低下が著しい。これは
インバーの熱膨張係数が封止レジンのそれと大きく異な
っているため、クランクを生じ易いものと思われる。
以上説明したように本発明は、銅/インバー/銅からな
る3層のクラッド材によってアイランド部を構成し、そ
こに半導体素子をマウントしたため、その熱膨張係数を
半導体素子および封止レジンと整合させることができ、
熱膨張率の差に起因する応力が小さくなるため素子層れ
やクランクを生じることがない。
る3層のクラッド材によってアイランド部を構成し、そ
こに半導体素子をマウントしたため、その熱膨張係数を
半導体素子および封止レジンと整合させることができ、
熱膨張率の差に起因する応力が小さくなるため素子層れ
やクランクを生じることがない。
また、熱放散性も良好であり、信頼性の高い半導体装置
とすることができる。
とすることができる。
第1図は3Nクラッド材により成形されたアイランド部
分のフレーム材を示す平面図、第2図はそのフレーム材
が組み付けらるリード部分のフレーム材を示す平面図、
第3図は3層クラッド材がアイランド部に積層されたリ
ードフレームを示す平面図、第4図は一体成形の従来の
リードフレームを示す平面図、第5図は組み付は一体化
される従来のリードフレームを示す平面図。 符号の説明 1−・−・−外枠部 2−−−−−・−アイランド部 3−−−−−−−インナーリード 4 ・・・−・・アウターリード 5.6・−・・−接続用リード 7−・−−−一 吊りリード 8−・−−−−−パイロット孔 10−・−アイランド部分のフレーム材11−−−−−
一・ リード部分のフレーム材20−−−−−−−アイ
ランド部分のフレーム材21−−−−−−・外枠部 22−・・・アイランド部 23−・−・吊りリード 24−・−・−・・パイロット孔 30−・−・−リード部分のフレーム材31−・・−・
−・インナーリード 32・−・−・・−アウターリード 33−・・−外枠部 34−・−・・・・・パイロット孔 40 ・−・ 41 ・−・= 42−・・−・・・ 43−・・・− 44・−一一一 45−・−−一一一 3層クランド材 アイランド部 吊りリード 外枠部 インナーリード アウタリード
分のフレーム材を示す平面図、第2図はそのフレーム材
が組み付けらるリード部分のフレーム材を示す平面図、
第3図は3層クラッド材がアイランド部に積層されたリ
ードフレームを示す平面図、第4図は一体成形の従来の
リードフレームを示す平面図、第5図は組み付は一体化
される従来のリードフレームを示す平面図。 符号の説明 1−・−・−外枠部 2−−−−−・−アイランド部 3−−−−−−−インナーリード 4 ・・・−・・アウターリード 5.6・−・・−接続用リード 7−・−−−一 吊りリード 8−・−−−−−パイロット孔 10−・−アイランド部分のフレーム材11−−−−−
一・ リード部分のフレーム材20−−−−−−−アイ
ランド部分のフレーム材21−−−−−−・外枠部 22−・・・アイランド部 23−・−・吊りリード 24−・−・−・・パイロット孔 30−・−・−リード部分のフレーム材31−・・−・
−・インナーリード 32・−・−・・−アウターリード 33−・・−外枠部 34−・−・・・・・パイロット孔 40 ・−・ 41 ・−・= 42−・・−・・・ 43−・・・− 44・−一一一 45−・−−一一一 3層クランド材 アイランド部 吊りリード 外枠部 インナーリード アウタリード
Claims (2)
- (1)半導体素子が搭載されるアイランド部が銅/イン
バー/銅からなる3層のクラッド材によって成形されて
いることを特徴とするリードフレーム。 - (2)半導体素子が搭載されるアイランド部上に、銅/
インバー/銅からなる3層のクラッド材が取り付けられ
ていることを特徴とするリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24294288A JPH0290663A (ja) | 1988-09-28 | 1988-09-28 | リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24294288A JPH0290663A (ja) | 1988-09-28 | 1988-09-28 | リードフレーム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0290663A true JPH0290663A (ja) | 1990-03-30 |
Family
ID=17096514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24294288A Pending JPH0290663A (ja) | 1988-09-28 | 1988-09-28 | リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0290663A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0503072A1 (en) * | 1990-09-10 | 1992-09-16 | Fujitsu Limited | Semiconductor device and its manufacturing process |
JP2006049694A (ja) * | 2004-08-06 | 2006-02-16 | Freescale Semiconductor Inc | 二重ゲージ・リードフレーム |
JP2013058573A (ja) * | 2011-09-07 | 2013-03-28 | Nichia Chem Ind Ltd | 発光装置 |
JPWO2013069767A1 (ja) * | 2011-11-11 | 2015-04-02 | 株式会社Neomaxマテリアル | 発光素子用基板、発光モジュールおよび発光モジュールの製造方法 |
-
1988
- 1988-09-28 JP JP24294288A patent/JPH0290663A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0503072A1 (en) * | 1990-09-10 | 1992-09-16 | Fujitsu Limited | Semiconductor device and its manufacturing process |
US5440170A (en) * | 1990-09-10 | 1995-08-08 | Fujitsu Limited | Semiconductor device having a die pad with rounded edges and its manufacturing method |
JP2006049694A (ja) * | 2004-08-06 | 2006-02-16 | Freescale Semiconductor Inc | 二重ゲージ・リードフレーム |
JP2013058573A (ja) * | 2011-09-07 | 2013-03-28 | Nichia Chem Ind Ltd | 発光装置 |
JPWO2013069767A1 (ja) * | 2011-11-11 | 2015-04-02 | 株式会社Neomaxマテリアル | 発光素子用基板、発光モジュールおよび発光モジュールの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970010678B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
US5596231A (en) | High power dissipation plastic encapsulated package for integrated circuit die | |
US7368328B2 (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
US5001546A (en) | Clad metal lead frame substrates | |
CN1312748C (zh) | 制造半导体集成电路器件的方法 | |
US7872336B2 (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
US20080087996A1 (en) | Semiconductor device and manufacturing method of the same | |
KR20020079449A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007059860A (ja) | 半導体パッケージ及び半導体モジュール | |
JP2006253183A (ja) | 半導体パワーモジュール | |
KR20050105168A (ko) | 비-세라믹 기반 윈도우 프레임을 갖는 반도체 패키지 | |
KR20080065153A (ko) | 메탈 태브 다이 접착 패들(dap)을 구비한 파워소자패키지 및 그 패키지 제조방법 | |
US8697496B1 (en) | Method of manufacture integrated circuit package | |
JP2006049666A (ja) | 太陽電池用平角導体及び太陽電池用リード線 | |
US8253239B2 (en) | Multi-chip semiconductor connector | |
JPH0290663A (ja) | リードフレーム | |
JPH04127564A (ja) | リードフレームの製造方法 | |
JPS61150253A (ja) | 半導体リ−ドフレ−ム | |
JPH01147836A (ja) | 半導体装置 | |
KR102684854B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
JP2972679B2 (ja) | リードフレーム並びに樹脂封止型半導体装置及びその製造方法 | |
JPH08316641A (ja) | 一括接続法による多層配線基板 | |
JP4311294B2 (ja) | 電子装置およびその製造方法 | |
JP2002076261A (ja) | パワー半導体モジュール | |
JP2005108945A (ja) | 回路モジュールおよびその製造方法 |