JPH0290561A - Semiconductor element - Google Patents
Semiconductor elementInfo
- Publication number
- JPH0290561A JPH0290561A JP24113788A JP24113788A JPH0290561A JP H0290561 A JPH0290561 A JP H0290561A JP 24113788 A JP24113788 A JP 24113788A JP 24113788 A JP24113788 A JP 24113788A JP H0290561 A JPH0290561 A JP H0290561A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- capacitor
- film
- electrode
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 239000003990 capacitor Substances 0.000 claims abstract description 51
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000012212 insulator Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 24
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 11
- 102000004129 N-Type Calcium Channels Human genes 0.000 abstract description 4
- 108090000699 N-Type Calcium Channels Proteins 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 239000002344 surface layer Substances 0.000 abstract description 3
- 238000000137 annealing Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 22
- 108091006146 Channels Proteins 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- SXAAVRUIADQETA-UHFFFAOYSA-N 2-chloro-n-(2-methoxyethyl)-n-(2-methylphenyl)acetamide Chemical compound COCCN(C(=O)CCl)C1=CC=CC=C1C SXAAVRUIADQETA-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical compound [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、容量内蔵型ＧａＡｓＭＥＳＦＥＴを有する半
導体素子に係わり、高耐圧・大容量形成に好適でかつ小
型化が達成できる半導体素子に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device having a built-in capacitor type GaAs MESFET, and more particularly to a semiconductor device that is suitable for forming a high breakdown voltage and a large capacity and can be miniaturized.
低雑音、高遮断周波数、高出力等の特長を有するマイク
ロ波トランジスタとして、閃亜鉛鉱型結晶構造の基体を
基にして形成された砒化ガリウム電界効果トランジスタ
（ＣａＡｓ−ＦＥＴと略す。A gallium arsenide field effect transistor (abbreviated as CaAs-FET) is a microwave transistor having features such as low noise, high cut-off frequency, and high output, and is formed based on a substrate with a zinc blende crystal structure.
）が広く知られている。また、このＧａＡｓ−ＦＥＴの
一つとして、シシットギー障壁ゲート形電界効果トラン
ジスタ（ＭＥＳＦＥＴとも称する。) is widely known. Further, as one of the GaAs-FETs, it is also referred to as a Sishitgi barrier gate field effect transistor (MESFET).
）が知られている。ＭＥＳＦＥＴは、ｎ導電型の能動領
域主面に設けられたオーミック接触構造のソース・ドレ
イン電極と、その中間に一′つあるいは二つ設けられた
シヨ・ントキー接合構造のゲート電極とからなり、シン
グルゲート構造あるいはデュアルゲート構造を構成して
いる。)It has been known. MESFET consists of a source/drain electrode with an ohmic contact structure provided on the main surface of an n-conductivity type active region, and one or two gate electrodes with a short-to-key junction structure provided in between. It has a gate structure or dual gate structure.
通信用広帯域低雑音ＧａＡｓＩＣには、これらＧａＡｓ
−ＭＥＳＦＥＴが組み込まれている。ＧａＡｓ通信用広
帯域低雑音ＩＣについては、たとえば、電子通信学会発
行、信学技報、５ＳＤ８４−１０６、Ｐ２４〜Ｐ３１に
記載されている。この文献には、ゲートとドレイン間に
抵抗と容量を直列に組み込んだＣａＡｓ−ＭＥＳＦＥＴ
が開示されている。また、前記の直流遮断容量（Ｃｔ）
は、ショットキー、容量で形成されている。These GaAs are used for broadband low noise GaAs ICs for communications.
- MESFET is incorporated. GaAs communications wideband low-noise ICs are described, for example, in IEICE Technical Report, 5SD84-106, pages 24 to 31, published by the Institute of Electronics and Communication Engineers. This document describes a CaAs-MESFET that incorporates a resistance and a capacitance in series between the gate and drain.
is disclosed. In addition, the above-mentioned DC breaking capacity (Ct)
The Schottky is formed with a capacity.
また、この文献には、「前記直流遮断容量（Ｃｆ）と利
得と入出力電圧定在波比（ＶＳＷＲ（Ｖｏｌｔａｇｅ
Ｓｔａｎｄｉｎｇ ＷａｖｅＲａｔｉｏ） ｉ
ｎ ｏｕｔ）等の相関において、前記Ｃｆが小さいと
利得とＶＳＷＲｉｎが悪化する。しかし、ＩＣ内に大容
量を形成することはチップサイズを増大させる。チップ
サイズと性能の兼ね合いが問題である。」旨記載されて
いる。In addition, this document also states, “The DC breaking capacity (Cf), gain, and input/output voltage standing wave ratio (VSWR)
Standing Wave Ratio) i
In correlations such as n out), if the Cf is small, the gain and VSWRin deteriorate. However, forming large capacitance within an IC increases chip size. The issue is the balance between chip size and performance. ” is stated.
従来技術にあっては、直流遮断容量をショットキー容量
で形成している。しかし、ショットキー容量は広い面積
を必要とし、半導体素子（チップ）の面積に対する占有
面積が、たとえば、６０％〜７０％と高く、チップサイ
ズの増大を招いている。In the prior art, the DC interrupting capacitor is formed by a Schottky capacitor. However, the Schottky capacitor requires a large area and occupies a high area of, for example, 60% to 70% of the area of a semiconductor element (chip), leading to an increase in chip size.
また、ショットキー容量は他の容量に比較して耐圧が低
い。Further, the Schottky capacitor has a lower breakdown voltage than other capacitors.
本発明の目的は、容量の耐圧が高くかつチップサイズが
小型化できる容量内蔵型半導体素子を提供することにあ
る。SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor element with a built-in capacitor that has a high capacitor breakdown voltage and can be reduced in chip size.
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、本発明の容量内蔵型ＧａＡｓ広帯域低雑音増
幅ＩＣは、ＧａＡｓ−ＭＥＳＦＥＴのドレイン電極上に
絶縁膜を設けさらにこの絶縁股上に金属膜を配設し、メ
タル−絶縁物−メタルからなるＭＩＭ容量を構成してい
る。That is, the GaAs broadband low-noise amplifier IC with a built-in capacitor of the present invention has an insulating film on the drain electrode of the GaAs-MESFET, and further a metal film is disposed on the insulating crotch to form an MIM capacitor consisting of metal-insulator-metal. It consists of
上記した手段によれば、本発明の容量内蔵型ＧａＡｓ広
帯域低雑音増幅［Ｃにあっては、ＧａＡｓ−ＭＥＳＦＥ
Ｔのドレイン電極、すなわち、ドレイン電極の各フィン
ガー上に絶縁膜（層間絶縁膜）を重ねるとともにこの眉
間絶縁膜上に金属膜を形成し、ＭＩＭ容量を構成させた
構造となっていることから、容量形成のために独立した
領域を必要としないため、チップサイズの小型化が達成
できる。また、前記ＭＩＭ容量はショットキー容量に比
較してその耐圧が高いことから、半導体装置の耐圧の向
上も達成できる。さらに、ＭＩＭ容量はその形成におい
て、ショットキー接合の良否によって変動し易いショッ
トキー容量に比較して再現性よく容量を形成することが
できる。According to the above-mentioned means, the built-in capacitor type GaAs broadband low noise amplifier [C is a GaAs-MESFE
Since the structure is such that an insulating film (interlayer insulating film) is stacked on the drain electrode of T, that is, each finger of the drain electrode, and a metal film is formed on this glabellar insulating film to form an MIM capacitor, Since no separate area is required for capacitor formation, the chip size can be reduced. Furthermore, since the MIM capacitor has a higher breakdown voltage than the Schottky capacitor, it is possible to improve the breakdown voltage of the semiconductor device. Furthermore, when forming an MIM capacitor, it is possible to form a capacitor with better reproducibility than a Schottky capacitor, which tends to fluctuate depending on the quality of the Schottky junction.
以下図面を参照して本発明の一実施例について説明する
。An embodiment of the present invention will be described below with reference to the drawings.
第１図は本発明の一実施例による容量内蔵型ＧａＡｓ広
帯域低雑音増幅ＩＣ（半導体素子）の概要を示す模式図
、第２図は同じく半導体素子の要部を示す模式的平面図
、第３図は同じく等価回路、第４図は同じく半導体素子
の要部を示す断面図、第５図〜第８図は同じく容量内蔵
型ＣａＡｓ広帯域低雑音増幅ＩＣの製造における各工程
でのワ−りであるウェハを示す断面図であって、第５図
はチャネル層およびオーミック層形成後の断面図、第６
図はソース電極およびドレイン電極ならびにゲート電極
が設けられたウェハの断面図、第７図は絶縁膜形成後の
ウェハの断面図、第８図は配線電極形成後のウェハの断
面図である。FIG. 1 is a schematic diagram showing an overview of a GaAs broadband low-noise amplifier IC (semiconductor device) with a built-in capacitor according to an embodiment of the present invention, FIG. 2 is a schematic plan view showing the main parts of the semiconductor device, and FIG. The same figure shows the equivalent circuit, FIG. 4 shows the cross-sectional view of the main part of the semiconductor device, and FIGS. 5 is a cross-sectional view showing a certain wafer, FIG. 5 is a cross-sectional view after forming a channel layer and an ohmic layer, and FIG.
The figure is a cross-sectional view of a wafer provided with a source electrode, a drain electrode, and a gate electrode, FIG. 7 is a cross-sectional view of the wafer after forming an insulating film, and FIG. 8 is a cross-sectional view of the wafer after forming wiring electrodes.
この実施例の半導体素子、すなわち、容量内蔵型ＧａＡ
ｓ広帯域低雑音増幅ＩＣは、第３図の等価回路で示され
るように、ソース（Ｓ）、ゲート（Ｇ）、ドレイン（Ｄ
）とからなるＧａＡｓ−ＭＥＳＦＥＴにおいて、ゲート
とドレインとの間に容量（Ｃ１）と抵抗（Ｒｒ）が組み
込まれている。The semiconductor device of this example, that is, a built-in capacitor type GaA
s wideband low-noise amplifier IC has a source (S), a gate (G), and a drain (D), as shown in the equivalent circuit in Figure 3.
), a capacitance (C1) and a resistance (Rr) are built in between the gate and the drain.
前記容量は後述するが、メタル−絶縁物−メタルからな
るＭＩＭ（Ｍｅｔａｌ−１ｎｓｕｌａｔ−ｇｌ−Ｍｅｔ
ａｌ）容量となっている。The capacitance will be described later, but MIM (Metal-insulat-gl-Met) is made of metal-insulator-metal.
al) Capacity.
この容量内蔵型ＧａＡｓ広帯域低雑音増幅ＩＣを構成す
る半導体素子（以下、チップとも称する。Semiconductor elements (hereinafter also referred to as chips) constituting this GaAs broadband low-noise amplifier IC with built-in capacitance.
）は、第１図および第４図に示されるように、半絶縁性
ＧａＡｓ基板（基板）１の主面に各導電型層や絶縁膜等
を配設することによって形成されている、すなわち、半
絶縁性ＧａＡｓ基板１の主面には０．２μｍ前後の薄い
ｎ形のチャネル層２を有している。また、このチャネル
層２部分には、このチャネル層２よりも深くかつ一定の
幅を有して相互に平行に延在する複数条のｎ十形のオー
ミック層３が設けられている。前記オーミック層３は、
ソース領域５．ドレイン領域４と交互になっている。そ
して、これらドレイン領域４およびソース領域５はそれ
ぞれ櫛歯状となり、それぞれは噛み合うパターンとなっ
ている。そこで、この相互に噛み合う部分を、説明の便
宜上フィンガーと呼称する。) is formed by disposing layers of each conductivity type, an insulating film, etc. on the main surface of a semi-insulating GaAs substrate (substrate) 1, as shown in FIGS. A semi-insulating GaAs substrate 1 has a thin n-type channel layer 2 of about 0.2 μm on its main surface. Further, in this channel layer 2 portion, a plurality of n-type ohmic layers 3 are provided which are deeper than this channel layer 2 and have a constant width and extend in parallel to each other. The ohmic layer 3 is
Source area 5. They alternate with drain regions 4. The drain region 4 and the source region 5 each have a comb-teeth shape, and have an interlocking pattern. Therefore, for convenience of explanation, these mutually engaging parts are called fingers.
一方、前記チャネル層２．ドレイン領域４．ソース領域
５上には、それぞれゲート電極６．ドレイン電橋７．ソ
ース電極８が配設されている。前記ドレイン電極７は、
第２図に示されるように、右下がりの線で示されるハツ
チング部分とクロスハツチング部分である。また、第２
図に示されるように、二点鎖線で示される部分がソース
電極８部分である。また、前記ドレイン電極７とソース
電極８のフィンガー部分間には実線で示されるようにゲ
ート電極６が延在している。このゲート電極６はソース
電極８とクロスするが、電気的に絶縁状態を維持してク
ロスするようになっている。On the other hand, the channel layer 2. Drain region 4. On the source region 5, gate electrodes 6. Drain bridge 7. A source electrode 8 is provided. The drain electrode 7 is
As shown in FIG. 2, these are the hatched part and the cross-hatched part shown by the downward-sloping line. Also, the second
As shown in the figure, the portion indicated by the two-dot chain line is the source electrode 8 portion. Further, a gate electrode 6 extends between the finger portions of the drain electrode 7 and the source electrode 8, as shown by a solid line. This gate electrode 6 crosses the source electrode 8, but is designed to do so while maintaining an electrically insulated state.
また、ゲート電極６の前記フィンガー部分から外れた部
分は、幅の広い領域が設けられるとともに、この領域に
は、矩形で示されるように、ゲート用ワイヤポンディン
グパッド９が設けられている。Further, a wide region is provided in a portion of the gate electrode 6 that is outside the finger portion, and a gate wire bonding pad 9 is provided in this region as shown by a rectangle.
また、前記ドレイン電極７およびソース電極８の一部に
は同様にドレイン用ワイヤポンディングパッド１０およ
びソース用ワイヤボンディングパソド１１が設けられて
いる。これら各バンド９． １０．１１は、それぞれワ
イヤが接続されて給電点となる。Further, a drain wire bonding pad 10 and a source wire bonding pad 11 are similarly provided on a portion of the drain electrode 7 and source electrode 8. Each of these bands9. 10 and 11 are connected to wires and serve as power feeding points.
また、第１図に示されるように、半絶縁性ＧａＡｓ基板
１の主面には、厚さ４０００人のｐｓｃ（リンシリケー
トガラス）膜からなる絶縁膜（層間絶縁膜）１２が設け
られている。この眉間絶縁膜１２は前記ゲート電極６．
ドレイン電極７．ソース電極８を被っている。また、こ
の層間絶縁膜１２の表面には、前記ドレイン電極７のフ
ィンガー部分に重なるように、１等からなる金属膜（配
線電極）１３が設けられている。前記配線電極１３は、
第２図に示されるように、右上がりの線で示されるハツ
チング部分とクロスハツチング部分で示される部分から
なるパターンとなっている。Further, as shown in FIG. 1, an insulating film (interlayer insulating film) 12 made of a 4000-layer PSC (phosphosilicate glass) film is provided on the main surface of the semi-insulating GaAs substrate 1. . This glabellar insulating film 12 is connected to the gate electrode 6.
Drain electrode7. It covers the source electrode 8. Further, on the surface of this interlayer insulating film 12, a metal film (wiring electrode) 13 made of a material such as No. 1 is provided so as to overlap the finger portion of the drain electrode 7. The wiring electrode 13 is
As shown in FIG. 2, the pattern consists of a hatched portion indicated by a line sloping upward to the right and a cross hatched portion.
そして、クロスハツチングで示される部分が、前記ドレ
イン電極７のフィンガー部分（金属膜）、と、この金属
膜上に重なる層間絶縁膜１２（絶縁膜）と、この絶縁膜
上に重なる配線電極１３（金属膜）となり、ＭＩＭ容憬
１４、すなわち、直流遮断容量（（、ｒ ）を構成する
。なお、前記金属膜１３とゲート電橋６間には抵抗（Ｒ
ｒ）１５が配設されている。この抵抗１５は、図示しな
いが前記半絶縁性ＧａＡｓ基板ｌの主面表層部に不純物
を部分的に拡散させることによって形成される。The cross-hatched portions are the finger portion (metal film) of the drain electrode 7, the interlayer insulating film 12 (insulating film) overlapping this metal film, and the wiring electrode 13 overlapping this insulating film. (metal film) and constitutes the MIM capacity 14, that is, the DC blocking capacity ((,r). Note that there is a resistance (R) between the metal film 13 and the gate bridge 6.
r) 15 are arranged. Although not shown, this resistor 15 is formed by partially diffusing impurities into the surface layer of the main surface of the semi-insulating GaAs substrate l.
なお、第４図に示されるように、前記金属膜１３等を含
む半絶縁性ＧａＡｓ基板ｌの主面は部分的にパッシベー
ション膜１６によって被われる。Note that, as shown in FIG. 4, the main surface of the semi-insulating GaAs substrate l including the metal film 13 and the like is partially covered with a passivation film 16.
そして、前記ゲート用ワイヤポンディングパッド９、ド
レイン用ワイヤボンディングパ、ド１０ソース用ワイヤ
ボンディングバソド１１が、前記パッシベーション膜１
６から露出するようになっている。The gate wire bonding pad 9, the drain wire bonding pad, the source wire bonding pad 11 are connected to the passivation film 1.
It is exposed from 6 onwards.
つぎに、このような半導体素子、すなわち、容量内蔵型
ＧａＡｓ広帯域低雑音増幅ＩＣチップの製造について、
第５図〜第８図を参照しながら説明する。Next, regarding the manufacture of such a semiconductor element, that is, a GaAs broadband low-noise amplification IC chip with built-in capacitance,
This will be explained with reference to FIGS. 5 to 8.
最初に第５図に示されるように、化合物半導体薄板（ウ
ェハ）２０が用意される。このウェハ２０は半絶縁性Ｇ
ａＡｓＪｆ板１からなっている。また、このウェハ２０
は、その主面にすでに２回におよんでＳｉ◆が部分的に
イオン注入によって打ち込まれている。このようなウェ
ハ２０はその主面にＳｉＯ□膜２１膜設１られる。その
後、たとえば、８００°Ｃで２０分のアニール処理を行
って、半絶縁性ＣａＡｓ基板１の表層部にｎ形のチャネ
ル層２およびドレイン領域４およびソース領域５となる
ｎ十形のオーミック層３を形成する。前記ｎ十形のオー
ミック層３はドレイン電極７やソ−スミ極８との間でオ
ーミックコンタクトを形成するために不純物濃度は、た
とえば、Ｉ Ｑ ”ｃ ｍ−’と高くなっている。また
、前記ｎ形のチャネル層２の不純物濃度はＦＥＴの闇値
に関与するため、不純物濃度は、たとえば、Ｉ Ｘ １
０”ｃｍ−’と低濃度となっている。なお、このチャネ
ル層２およびオーミック層３の形成時、同時に抵抗１５
も形成する。First, as shown in FIG. 5, a compound semiconductor thin plate (wafer) 20 is prepared. This wafer 20 has a semi-insulating G
It consists of an aAsJf board 1. Also, this wafer 20
, Si◆ has already been partially implanted into its main surface twice by ion implantation. Such a wafer 20 is provided with a SiO□ film 21 on its main surface. Thereafter, for example, annealing treatment is performed at 800° C. for 20 minutes, and an n-type ohmic layer 3 is formed on the surface layer of the semi-insulating CaAs substrate 1 to form an n-type channel layer 2, a drain region 4, and a source region 5. form. In order to form an ohmic contact with the drain electrode 7 and the source-south electrode 8, the impurity concentration of the nx-type ohmic layer 3 is as high as, for example, IQ "cm-". Since the impurity concentration of the n-type channel layer 2 is related to the dark value of the FET, the impurity concentration is, for example, I
The concentration is as low as 0"cm-'. When forming the channel layer 2 and the ohmic layer 3, the resistance 15
It also forms.
つぎに、前記５ｉｆｔ膜２１を除去した後、ウェハ２０
の主面に厚さ４５００人のＰＳＧ （リンシリケートガ
ラス）膜からなる絶縁膜２２を形成しかつ図示しないホ
トレジスト膜を設ける。その後、前記ホトレジスト膜を
感光現像した後、前記絶縁膜２２を部分的に除去し、か
つウェハ２０の主面全域にＡｕＧｅ−Ｎｉ −Ａｕの順
に蒸着する。Next, after removing the 5ift film 21, the wafer 20
An insulating film 22 made of a PSG (phosphosilicate glass) film having a thickness of 4,500 yen is formed on the main surface of the substrate, and a photoresist film (not shown) is provided thereon. After that, the photoresist film is photo-developed, the insulating film 22 is partially removed, and AuGe--Ni--Au are deposited over the entire main surface of the wafer 20 in this order.
その後、前記ホトレジスト膜を除去するいわゆるリフト
オフ法によって、第６図に示されるように、前記ドレイ
ン領域４およびソース領域５上に櫛歯状となり、相互に
噛み合うパターンとなるドレイン電極７およびソース電
極８を形成する。このドレイン電極７およびソース電極
８はおよそ４５００人程度０厚さとなる。Thereafter, by a so-called lift-off method for removing the photoresist film, the drain electrode 7 and the source electrode 8 are formed into a comb-like pattern and interlock with each other on the drain region 4 and source region 5, as shown in FIG. form. The drain electrode 7 and source electrode 8 have a thickness of about 4500 mm.
つぎに、前記同様のリフトオフ法によって、第７図に示
されるように、５０００人程度０厚さのＡｎからなるゲ
ート電極６を形成する。このゲート電極６はチャネル層
２との間でショットキー接合を構成する。Next, as shown in FIG. 7, a gate electrode 6 made of An having a thickness of approximately 5,000 mm is formed by the same lift-off method as described above. This gate electrode 6 forms a Schottky junction with the channel layer 2.
つぎに、第８図に示されるように、ウェハ２０の主面に
ドレイン電極上で１０００人程度０厚さになるようにＰ
ＳＧ膜からなる絶縁膜（層間絶縁ＷＡ）１２を形成する
。また、この眉間絶縁膜１２上にスパッタによって、Ａ
ｆｌ等からなる金属膜（配線電極）１３を数千人の厚さ
に形成する。この配線電極１３は、常用のホトリソグラ
フィによってパターニングされる。この結果１、前記ド
レイン電極７のフィンガー部分の上には眉間絶縁膜１２
を介して配線電極１３が形成されることから、ＭＩＭ容
量が形成される。このＭＩＭ容量は、従来のショットキ
ー容量に比較して再現性良（安定−ｂ、て形成できる利
点があり、かつまたショットキー容量に比較して、その
耐圧も高い。たとえば、前記のように、１０００人の厚
さのＰＳＧ膜で、ドレイン電極のフィンガー部分を２本
使用し、容量部分の面積を８万μｍ！程度とすれば、容
量は３０ＰＦ以上となり、Ｖｏｓ−３Ｖ、 Ｖｒ、ｓ
＝ ｌ Ｖ、で使用する容量内蔵型ＧａＡｓ広帯域低
雑音増幅ＩＣの場合、最大定格を７ｖとした場合、充分
溝たすことができる。Next, as shown in FIG.
An insulating film (interlayer insulation WA) 12 made of an SG film is formed. In addition, A
A metal film (wiring electrode) 13 made of fl or the like is formed to a thickness of several thousand layers. This wiring electrode 13 is patterned by common photolithography. As a result 1, there is a glabella insulating film 12 on the finger portion of the drain electrode 7.
Since the wiring electrode 13 is formed through the MIM capacitor, an MIM capacitor is formed. This MIM capacitor has the advantage of being able to be formed with better reproducibility (stable) than conventional Schottky capacitors, and also has a higher breakdown voltage than Schottky capacitors.For example, as mentioned above, If we use a PSG film with a thickness of 1,000 people, use two fingers of the drain electrode, and make the area of the capacitor part about 80,000 μm!, the capacitance will be 30PF or more, Vos-3V, Vr, s.
= l V, in the case of a built-in capacitor type GaAs broadband low-noise amplifier IC, if the maximum rating is set to 7 V, it is possible to sufficiently fill the gap.
つぎに、前記ウェハ２０の主面の所定部、すなわち、ワ
イヤ接続のためのワイヤポンディングパッド等を除く殆
どの領域には、パンシベーション膜１６が設けられ、そ
の後、このウェハ２０は縦横に切断され、第１図および
第４図に示されるようなＩＣチップが多数製造される。Next, a pansivation film 16 is provided on a predetermined portion of the main surface of the wafer 20, that is, in most areas excluding wire bonding pads for wire connection, etc., and then the wafer 20 is cut vertically and horizontally. Then, a large number of IC chips as shown in FIGS. 1 and 4 are manufactured.
このような実施例によれば、つぎのような効果が得られ
る。According to such an embodiment, the following effects can be obtained.
（１）本発明の容量内蔵型ＧａＡｓ広帯域低雑音増幅Ｉ
Ｃにあっては、容量はドレイン電極のフィンガー上に絶
縁膜を介して配線電極を設けた所謂ＭＩＭ容量となって
いることから、チップの特定面を容量形成のために確保
しておく必要もなく、チップサイズの小型化が達成でき
るという効果が得られる。(1) Built-in capacitor type GaAs broadband low noise amplifier I of the present invention
In C, the capacitor is a so-called MIM capacitor in which a wiring electrode is provided on the finger of the drain electrode via an insulating film, so it is necessary to reserve a specific surface of the chip for capacitor formation. Therefore, it is possible to achieve the effect of reducing the chip size.
（２）上記（１）により、本発明の容量内蔵型ＧａＡｓ
広帯域低雑音増幅ＩＣにあっては、容量はＭＩＭ容量で
構成されていることから、ショットキー容量に比較して
耐圧が向上するという効果が得られる。(2) According to (1) above, the built-in capacitor type GaAs of the present invention
In the wideband low-noise amplification IC, since the capacitor is composed of an MIM capacitor, an effect of improved breakdown voltage can be obtained compared to a Schottky capacitor.
（３）上記（１）および（２）により、本発明によれば
、チップサイズが小型となりかつ容量の高逆耐圧化が達
成できる容量内蔵型ＧａＡｓ広帯域低雑音増幅ｔＣを提
供することができるという相乗効果が得られる。(3) According to (1) and (2) above, according to the present invention, it is possible to provide a GaAs wide-band low-noise amplifier tC with built-in capacitor, which has a small chip size and can achieve high reverse breakdown voltage of the capacitor. A synergistic effect can be obtained.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、ドレイン電極
のフィンガー数を多くし、かつこの上に眉間絶縁膜を介
して配線電極を設け、ＭＩＭ容量を形成すれば、さらに
容量を増大させることができる。また、前記実施例では
、ＭＵＭ容量を形成するための眉間絶縁膜として、ＰＳ
Ｇ膜を使用しているが、窒化ケイ素膜を使用した場合に
は、誘電率がＰＳＧ膜より高いこと、また膜が緻密であ
ることから、層間絶縁膜の厚さを数百〜千人程度とする
こともでき、さらに容量の増大を図ることができる。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. For example, the capacitance can be further increased by increasing the number of fingers of the drain electrode and providing a wiring electrode thereon via a glabellar insulating film to form an MIM capacitor. Furthermore, in the above embodiment, PS is used as the glabellar insulating film for forming the MUM capacitor.
G film is used, but if silicon nitride film is used, the thickness of the interlayer insulating film should be approximately several hundred to 1,000 people because the dielectric constant is higher than PSG film and the film is denser. It is also possible to further increase the capacity.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である容量内蔵型ＧａＡｓ
広帯域低雑音増幅ＩＣの製造技術に適用した場合につい
て説明したが、それに限定されるものではない。The above explanation will mainly focus on the invention made by the present inventor and its application field, GaAs with built-in capacitance.
Although the case where the present invention is applied to the manufacturing technology of a wideband low-noise amplifier IC has been described, the present invention is not limited thereto.
本発明は少なくとも容量を設ける構造の半導体素子の製
造には適用できる。The present invention can be applied to manufacturing a semiconductor element having a structure in which at least a capacitor is provided.
本朝において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this morning is as follows.
本発明の容量内蔵型ＧａＡｓ広帯域低雑音増幅ＩＣは、
ＧａＡｓ−ＭＥＳＦＥＴのドレイン電極の各フィンガー
上に絶縁膜を介して金属膜を形成し、ＭＵＭ容量を構成
していることから、容量形成のために独立した領域を必
要としないため、チップサイズの小型化が達成できる。The built-in capacitor GaAs wideband low noise amplifier IC of the present invention has the following features:
Since a metal film is formed on each finger of the drain electrode of the GaAs-MESFET via an insulating film to form the MUM capacitor, a separate area is not required for capacitor formation, resulting in a small chip size. can be achieved.
また、前記ＭＩＭ容量はショットキー容量に比較してそ
の耐圧が高いことから、半導体装置の耐圧の向上も達成
できる。したがって、小型で容量の大きい容量内蔵型Ｇ
ａＡｓ広帯域低雑音増幅ｉｃを提供することができる。Furthermore, since the MIM capacitor has a higher breakdown voltage than the Schottky capacitor, it is possible to improve the breakdown voltage of the semiconductor device. Therefore, a compact and large-capacity built-in G
AAs broadband low noise amplification IC can be provided.
第１図は本発明の一実施例による容量内蔵型ＧａＡｓ広
帯域低雑音増幅１ｃ（半導体素子）の概要を示す模式図
、
第２図は同じく半導体素子の要部を示す模ｉ−（約手面
図、
第３図は同じく等価回路、
第４図は同じく半導体素子の要部を示す断面図、第５図
は同じく半導体素子の製造においてチャネル層およびオ
ーミック層がワークであるウェハに形成された状態を示
す断面図、
第６図は同じ（ソース電極およびドレイン電極ならびに
ゲート１掻が設けられたウェハの断面図、第７図は同じ
く絶縁膜形成後のウェハの断面図、第８図は同しく配線
電極形成後のウェハの断面図である。
■・・・半絶縁性ＧａＡＳ基板、２・・・チャネル層、
３・・・オーミック層、４・・・ドレイン領域、５・・
・ソース領域、６・・・ゲート電橋、７・・・ドレイン
電極、８・・・ソース電極、９・・・ゲート用ワイヤポ
ンディングパッド、ＩＯ・・・トルイン用ワイヤボンデ
ィングバンド、１１ ・・ ・ソース用ワイ＼フボンデ
イングバノド、１２・・・層間絶縁膜、１３・・・配線
電極、１４・・・ＭＩＭ容量、１５・・・抵抗、１６・
・・パ、シベーシＪン膜、２０・・・ウェハ、２１・・
・Ｓｉｎ、膜、２２・・・絶縁膜。
フｎ
第
第
図
図
第
図FIG. 1 is a schematic diagram showing an overview of a GaAs broadband low-noise amplifier 1c (semiconductor device) with built-in capacitance according to an embodiment of the present invention, and FIG. 2 is a schematic diagram showing the main parts of the semiconductor device. Figure 3 is an equivalent circuit, Figure 4 is a cross-sectional view showing the main parts of a semiconductor device, and Figure 5 is a state in which a channel layer and an ohmic layer are formed on a wafer as a workpiece in the manufacture of a semiconductor device. FIG. 6 is a cross-sectional view of the wafer with the same source and drain electrodes and gate 1 grooves, FIG. 7 is a cross-sectional view of the wafer after forming an insulating film, and FIG. 8 is the same. It is a cross-sectional view of the wafer after wiring electrodes are formed. ■...Semi-insulating GaAS substrate, 2... Channel layer,
3... Ohmic layer, 4... Drain region, 5...
- Source region, 6... Gate bridge, 7... Drain electrode, 8... Source electrode, 9... Wire bonding pad for gate, IO... Wire bonding band for toluin, 11...・Wife bonding board for source, 12... Interlayer insulating film, 13... Wiring electrode, 14... MIM capacitor, 15... Resistor, 16.
・・Pa、ShibasiJn film、20...Wafer、21...
-Sin, film, 22...insulating film. Fn Fig. Fig. Fig.
Claims (1)
子であって、前記容量はＧａＡｓＭＥＳＦＥＴのドレイ
ン電極と、このドレイン電極上に絶縁膜を介して重ねら
れた金属膜によるメタル−絶縁物−メタルで構成されて
いることを特徴とする半導体素子。 ２、前記メタル−絶縁物−メタルからなる容量は、前記
ドレイン電極のフィンガー部分にそれぞれ設けられてい
ることを特徴とする特許請求の範囲第１項記載の半導体
素子。[Scope of Claims] 1. A semiconductor element having a built-in capacitor type GaAs MESFET, wherein the capacitor is a metal-insulator formed by a drain electrode of the GaAs MESFET and a metal film overlaid on the drain electrode with an insulating film interposed therebetween. A semiconductor element characterized by being made of metal. 2. The semiconductor device according to claim 1, wherein the metal-insulator-metal capacitance is provided at each finger portion of the drain electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24113788A JPH0290561A (en) | 1988-09-28 | 1988-09-28 | Semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24113788A JPH0290561A (en) | 1988-09-28 | 1988-09-28 | Semiconductor element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0290561A true JPH0290561A (en) | 1990-03-30 |
Family
ID=17069827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24113788A Pending JPH0290561A (en) | 1988-09-28 | 1988-09-28 | Semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0290561A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0962981A2 (en) * | 1998-05-19 | 1999-12-08 | Murata Manufacturing Co., Ltd. | Semiconductor device having a metallic capacitor electrode and ohmic contact and method of fabrication |
| JP2001044448A (en) * | 1999-07-29 | 2001-02-16 | Mitsubishi Electric Corp | Field-effect transistor, monolithic microwave integrated circuit including the field-effect transistor and design method |
| US6784050B1 (en) | 2000-09-05 | 2004-08-31 | Marvell International Ltd. | Fringing capacitor structure |
| US6974744B1 (en) | 2000-09-05 | 2005-12-13 | Marvell International Ltd. | Fringing capacitor structure |
| US6980414B1 (en) | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
| JP2008108840A (en) * | 2006-10-24 | 2008-05-08 | Mitsubishi Electric Corp | Semiconductor device |
| US9318431B2 (en) | 2011-11-04 | 2016-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit having a MOM capacitor and method of making same |
-
1988
- 1988-09-28 JP JP24113788A patent/JPH0290561A/en active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0962981A3 (en) * | 1998-05-19 | 2000-05-17 | Murata Manufacturing Co., Ltd. | Semiconductor device having a metallic capacitor electrode and ohmic contact and method of fabrication |
| KR100336482B1 (en) * | 1998-05-19 | 2002-05-15 | 무라타 야스타카 | Semiconductor device |
| US6420739B1 (en) | 1998-05-19 | 2002-07-16 | Murata Manufacturing Co., Ltd. | GaAs semiconductor device having a capacitor |
| EP0962981A2 (en) * | 1998-05-19 | 1999-12-08 | Murata Manufacturing Co., Ltd. | Semiconductor device having a metallic capacitor electrode and ohmic contact and method of fabrication |
| JP2001044448A (en) * | 1999-07-29 | 2001-02-16 | Mitsubishi Electric Corp | Field-effect transistor, monolithic microwave integrated circuit including the field-effect transistor and design method |
| US6784050B1 (en) | 2000-09-05 | 2004-08-31 | Marvell International Ltd. | Fringing capacitor structure |
| US6885543B1 (en) | 2000-09-05 | 2005-04-26 | Marvell International, Ltd. | Fringing capacitor structure |
| US6974744B1 (en) | 2000-09-05 | 2005-12-13 | Marvell International Ltd. | Fringing capacitor structure |
| US9017427B1 (en) | 2001-01-18 | 2015-04-28 | Marvell International Ltd. | Method of creating capacitor structure in a semiconductor device |
| US6980414B1 (en) | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
| US7578858B1 (en) | 2004-06-16 | 2009-08-25 | Marvell International Ltd. | Making capacitor structure in a semiconductor device |
| US7988744B1 (en) | 2004-06-16 | 2011-08-02 | Marvell International Ltd. | Method of producing capacitor structure in a semiconductor device |
| US8537524B1 (en) | 2004-06-16 | 2013-09-17 | Marvell International Ltd. | Capacitor structure in a semiconductor device |
| US7116544B1 (en) | 2004-06-16 | 2006-10-03 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
| JP2008108840A (en) * | 2006-10-24 | 2008-05-08 | Mitsubishi Electric Corp | Semiconductor device |
| US9318431B2 (en) | 2011-11-04 | 2016-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit having a MOM capacitor and method of making same |
| US10163896B2 (en) | 2011-11-04 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit having a MOM capacitor and method of making same |
| US11133301B2 (en) | 2011-11-04 | 2021-09-28 | Taiwan Semiconductor Manafacturing Company, Ltd. | Integrated circuit having a MOM capacitor and transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5025296A (en) | Center tapped FET | |
| US8120102B2 (en) | Semiconductor device | |
| JP2826149B2 (en) | Capacitor structure and monolithic voltage multiplier | |
| US20110031533A1 (en) | Semiconductor device | |
| JP3593371B2 (en) | Insulated gate semiconductor device | |
| US6955970B1 (en) | Process for manufacturing a low voltage MOSFET power device having a minimum figure of merit | |
| JPH0290561A (en) | Semiconductor element | |
| JP3386789B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5801419A (en) | High frequency MOS device | |
| JPH0393271A (en) | Mos-type semiconductor device | |
| US20030013276A1 (en) | Compound semiconductor device | |
| KR20090028519A (en) | Rf power transistor device with high performance shunt capacitor and method thereof | |
| JP2001223332A (en) | Semiconductor device, microwave integrated circuit and manufacturing method therefor | |
| JPH01264250A (en) | Semiconductor device | |
| US5329154A (en) | Compound semiconductor integrated circuit having improved electrode bonding arrangements | |
| JPS6271256A (en) | Compound semiconductor integrated circuit | |
| US7126192B2 (en) | Transistor with reduced gate-to-source capacitance and method therefor | |
| JPH05226582A (en) | Compound semiconductor device | |
| JPH07326748A (en) | Manufacture of insulated-gate semiconductor device | |
| JP3731277B2 (en) | Semiconductor integrated circuit device | |
| DE112007000175T5 (en) | Field Effect Transistor | |
| JPH06252357A (en) | Semiconductor element | |
| JPH08111419A (en) | Semiconductor device and fabrication thereof | |
| JPH01102969A (en) | Compound semiconductor device | |
| JPS61248475A (en) | Semiconductor device |