JPH0289440A - ディジタル４相ｐｓｋ変調器 - Google Patents
ディジタル４相ｐｓｋ変調器Info
- Publication number
- JPH0289440A JPH0289440A JP23982588A JP23982588A JPH0289440A JP H0289440 A JPH0289440 A JP H0289440A JP 23982588 A JP23982588 A JP 23982588A JP 23982588 A JP23982588 A JP 23982588A JP H0289440 A JPH0289440 A JP H0289440A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- pulse signal
- output
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010363 phase shift Effects 0.000 abstract description 2
- 230000004048 modification Effects 0.000 abstract 1
- 238000012986 modification Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 238000005070 sampling Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ディジタル４相ＰＳＫ変調器に係り、特にデ
ィジタル通信技術分野又はディジタル伝送技術分野にお
いて４相ＰＳＫ （Ｐｈａｓｅ ５ｈｕｔＫｅｙｉｎ
ｏ ）変調を行うために使用されるディジタル４相ＰＳ
Ｋ変調器に関する。
ィジタル通信技術分野又はディジタル伝送技術分野にお
いて４相ＰＳＫ （Ｐｈａｓｅ ５ｈｕｔＫｅｙｉｎ
ｏ ）変調を行うために使用されるディジタル４相ＰＳ
Ｋ変調器に関する。
従来の技術
第７図（Ａ）（Ｂ）は、ともに従来より知られでいる４
相ＰＳＫ変調器のブロック図を示す。同図（Ａ）の回路
では、キャリア信号発生手段１より２相ＰＳＫ変調器２
に供給されるキャリア信号は、入力端子２ａより変調信
号として供給される１ビットに相当する信号ｂ・により
ゼロ又はπ／２の位相差を有するよう２相ＰＳＫ変調さ
れる。
相ＰＳＫ変調器のブロック図を示す。同図（Ａ）の回路
では、キャリア信号発生手段１より２相ＰＳＫ変調器２
に供給されるキャリア信号は、入力端子２ａより変調信
号として供給される１ビットに相当する信号ｂ・により
ゼロ又はπ／２の位相差を有するよう２相ＰＳＫ変調さ
れる。
この信号は、ＰＳＫ変調器３において入力端子３ａに変
調信号として供給される１ビットに相当する信号ａ、に
よってゼロ又はπの位相差を有するよう更に２相ＰＳＫ
変調が行われることにより、最終的にはπ／２ずつ位相
が異なる４相ＰＳＫ変調された信号として出力される。
調信号として供給される１ビットに相当する信号ａ、に
よってゼロ又はπの位相差を有するよう更に２相ＰＳＫ
変調が行われることにより、最終的にはπ／２ずつ位相
が異なる４相ＰＳＫ変調された信号として出力される。
同図（Ｂ）の回路では、キャリア信号発生手段１より発
生されるキャリア信号は２分岐されて２相ＰＳＫ変調器
４及びπ／２移相器５に供給される。２相ＰＳＫ＊！Ｉ
器３に入力されたキャリア信号は入力端子４ａに変調信
号として供給される１ピットに相当する信号ａｉによっ
てゼロ又はπの位相差を有するよう２相ＰＳＫ変調がな
される。
生されるキャリア信号は２分岐されて２相ＰＳＫ変調器
４及びπ／２移相器５に供給される。２相ＰＳＫ＊！Ｉ
器３に入力されたキャリア信号は入力端子４ａに変調信
号として供給される１ピットに相当する信号ａｉによっ
てゼロ又はπの位相差を有するよう２相ＰＳＫ変調がな
される。
一方π／２移相器５に入力されたキャリア信号はここで
π／２だけその位相が変化された１１２相ＰＳＫ変ＩＩ
器６において入力端子６ａに変調信号として供給される
１ビットに相当する信号す、によってゼロ又はπの位相
差を有するよう２相ＰＳＫ変調が行われる。加算器７は
２相ＰＳＫ変調器４及び６の出力を夫々加算して出力し
、最終的には第７図（Ａ）と同様に４相ＰＳＫ変調され
た信号として出力する。
π／２だけその位相が変化された１１２相ＰＳＫ変ＩＩ
器６において入力端子６ａに変調信号として供給される
１ビットに相当する信号す、によってゼロ又はπの位相
差を有するよう２相ＰＳＫ変調が行われる。加算器７は
２相ＰＳＫ変調器４及び６の出力を夫々加算して出力し
、最終的には第７図（Ａ）と同様に４相ＰＳＫ変調され
た信号として出力する。
第８図は第７図（Ａ）（Ｂ）中の２相ＰＳＫ変ｍＢを構
成する代表的な回路を示し、これはリング変調器として
広く知られているものである。同図のリング変調器は入
力端子８にキャリア信号を供給するとともに入力端子９
ａ、９ｂに１ピツトに相当する信号（第７図におけるａ
ｌ、ｂ、）を変調信号として供給することにより、出力
端子１０より２相ＰＳＫｗＪ調された信号を取り出す。
成する代表的な回路を示し、これはリング変調器として
広く知られているものである。同図のリング変調器は入
力端子８にキャリア信号を供給するとともに入力端子９
ａ、９ｂに１ピツトに相当する信号（第７図におけるａ
ｌ、ｂ、）を変調信号として供給することにより、出力
端子１０より２相ＰＳＫｗＪ調された信号を取り出す。
発明が解決しようとする課題
第８図のリング変換器アナログ回路構成とされており、
入力端子９ａ、９ｂに供給する変調信号はアナログ信号
としなければならない。従って伝送すべきディジタル信
号を入力端子９ａ、９ｂに直接供給することはできず、
その前段にディジタル信号をリング変調回路を動作し得
るアナログ変調信号に変換するためのインターフェイス
回路が必要になるという問題がある。またこのようなイ
ンターフェイス回路を設けるとアナログ信号中にディジ
タル性ノイズが発生したり、又アナログ回路構成部分に
おける温度変化等による特性の変化が生じる可能性があ
るため信頼性が低下するという問題がある。
入力端子９ａ、９ｂに供給する変調信号はアナログ信号
としなければならない。従って伝送すべきディジタル信
号を入力端子９ａ、９ｂに直接供給することはできず、
その前段にディジタル信号をリング変調回路を動作し得
るアナログ変調信号に変換するためのインターフェイス
回路が必要になるという問題がある。またこのようなイ
ンターフェイス回路を設けるとアナログ信号中にディジ
タル性ノイズが発生したり、又アナログ回路構成部分に
おける温度変化等による特性の変化が生じる可能性があ
るため信頼性が低下するという問題がある。
本発明は、ｉ記の点に鑑みてなされたものであり、ディ
ジタル信号をそのまま変調信号として供給し得るディジ
タル４相ＰＳＫ弯調回路を提供することを目的とする。
ジタル信号をそのまま変調信号として供給し得るディジ
タル４相ＰＳＫ弯調回路を提供することを目的とする。
課題を解決するための手段
本発明になるディジタル４相ＰＳＫ変調器は、パルス信
号の位相をπ／２変化させる第１乃至第３のパルス信号
移相器を直列に接続し、２ビットのメカディジタル信号
によって上記第１のパルス信号移相器の入力パルス信号
、第１のパルス信号移相器の出力パルス信号、上記第２
のパルス信号移相器の出力パルス信号、上記第３のパル
ス信号移相器の出力パルス信号のうちいずれか一のパル
ス信号を選択的に出力するパルス信号選択手段を具備し
てなる。
号の位相をπ／２変化させる第１乃至第３のパルス信号
移相器を直列に接続し、２ビットのメカディジタル信号
によって上記第１のパルス信号移相器の入力パルス信号
、第１のパルス信号移相器の出力パルス信号、上記第２
のパルス信号移相器の出力パルス信号、上記第３のパル
ス信号移相器の出力パルス信号のうちいずれか一のパル
ス信号を選択的に出力するパルス信号選択手段を具備し
てなる。
作用
直列に接続された第１乃至第３のパルス信号移相器は夫
々パルス信号の位相をπ／２だけ変化させる。したがっ
て第１のパルス信号移相器に入力されるパルス信号の位
相を基準（ゼロ）とすると、第１のパルス信号移相器の
出力パルス信号はπ／２、第２のパルス信号移相器の出
力パルス信号はπ、第３のパルス信号移相器の出力パル
ス信号は３π／２の位相差を夫々有することになる。
々パルス信号の位相をπ／２だけ変化させる。したがっ
て第１のパルス信号移相器に入力されるパルス信号の位
相を基準（ゼロ）とすると、第１のパルス信号移相器の
出力パルス信号はπ／２、第２のパルス信号移相器の出
力パルス信号はπ、第３のパルス信号移相器の出力パル
ス信号は３π／２の位相差を夫々有することになる。
パルス信号選択手段には上記４つの異なる位相を有する
パルス信号及び変調信号となる２ビットの゛ディジタル
信号が入力され、パルス信号選択手段は２ビットのディ
ジタル信号に基づいて４つの異なる位相を有するパルス
信号のうちいずれか一のパルス信号を、例えばこのパル
ス信号の１周期毎に選択的に出力する。これによってパ
ルス信号選・択手段から得られる信号は４相ＰＳＫ変調
されたパルス信号となる。
パルス信号及び変調信号となる２ビットの゛ディジタル
信号が入力され、パルス信号選択手段は２ビットのディ
ジタル信号に基づいて４つの異なる位相を有するパルス
信号のうちいずれか一のパルス信号を、例えばこのパル
ス信号の１周期毎に選択的に出力する。これによってパ
ルス信号選・択手段から得られる信号は４相ＰＳＫ変調
されたパルス信号となる。
実施例
第１図は本発明の一実施例のブロック図を示す。
同図において１６〜１８はいずれも同一構成とされるパ
ルス信号移相器、１５はアナログ信号をディジタル信号
に変換するＡ／Ｄコンバータ、１９は４人力１出力（１
ｏｆ４）型のマルチプレクサ、２０はマルチプレクサ１
９の出力信号に一定の値αを乗篩して所定の電圧レベル
とする乗算器、２１は入力されたディジタル信号をアナ
ログ信号として出力するＤ／Ａコンバータである。
ルス信号移相器、１５はアナログ信号をディジタル信号
に変換するＡ／Ｄコンバータ、１９は４人力１出力（１
ｏｆ４）型のマルチプレクサ、２０はマルチプレクサ１
９の出力信号に一定の値αを乗篩して所定の電圧レベル
とする乗算器、２１は入力されたディジタル信号をアナ
ログ信号として出力するＤ／Ａコンバータである。
第２図は第１図の回路中パルス信号移相器１６の部分の
みを取り出したものを示しており、以下この部分の動作
について説明する。同図において１６Ｇは減算鼎、１６
ｄは１／２を乗する乗算器であり、入力端子１６８には
第１図のＡ／Ｄコンバータ１５よりＰＳＫキャリア信号
（この周波数をｆ。とする）となるパルス信号が供給さ
れる。
みを取り出したものを示しており、以下この部分の動作
について説明する。同図において１６Ｇは減算鼎、１６
ｄは１／２を乗する乗算器であり、入力端子１６８には
第１図のＡ／Ｄコンバータ１５よりＰＳＫキャリア信号
（この周波数をｆ。とする）となるパルス信号が供給さ
れる。
１６ａ、１６ｂはともに入力パルス信号を期間１／ｆｏ
（＝Ｔ）だけ遅延させる遅延器であり、そのサンプリン
グ周波数Ｆ をＦ ＝ｎｆｏと表すＳ Ｓ 場合に、サンプリング定理よりｎ≧２とする。
（＝Ｔ）だけ遅延させる遅延器であり、そのサンプリン
グ周波数Ｆ をＦ ＝ｎｆｏと表すＳ Ｓ 場合に、サンプリング定理よりｎ≧２とする。
遅延器１６ａ、１６ｂの動作を７変換して表ね−１−ｊ
ωＣ すと７ −ｅ の乗算に置き換えられることが知
られている。ここでω。−２πｆである。従って第２図
の回路の伝達間数日（ω。）は、Ｈ（ω ） −（１−
Ｚ−２） ／２ ＝ （Ｚ−Ｚ”）Ｚ”／２ ヨ（。ｊωｃ −ｊωＧ）８−ＪωＣ／２ ｅ −ｊ ｓｉｎω Ｘｅ−ｊ″。（１） −ｊωＣ と求められる。（１）式においてｅ はキャリア信
号の１周期分の遅延に相当するため位相のみを考えると
変化はなく、一方ｊ ｓｉｎω。は純虚数であるためπ
／２だけの位相変化が生じることになる。従って第２図
の回路では入力信号に対する出力の応答は常にπ／２だ
け位相がシフトされる。
ωＣ すと７ −ｅ の乗算に置き換えられることが知
られている。ここでω。−２πｆである。従って第２図
の回路の伝達間数日（ω。）は、Ｈ（ω ） −（１−
Ｚ−２） ／２ ＝ （Ｚ−Ｚ”）Ｚ”／２ ヨ（。ｊωｃ −ｊωＧ）８−ＪωＣ／２ ｅ −ｊ ｓｉｎω Ｘｅ−ｊ″。（１） −ｊωＣ と求められる。（１）式においてｅ はキャリア信
号の１周期分の遅延に相当するため位相のみを考えると
変化はなく、一方ｊ ｓｉｎω。は純虚数であるためπ
／２だけの位相変化が生じることになる。従って第２図
の回路では入力信号に対する出力の応答は常にπ／２だ
け位相がシフトされる。
第３図は（１）式の伝達関数の変化の様子を図示したも
のであり、横軸はω。、縦軸はゲインに相当する。
のであり、横軸はω。、縦軸はゲインに相当する。
第４図は遅延器１６ａ、１６ｂの具体的なブロック図で
あり、０段のＤ型フリツプフ０ツブが直列に接続されて
構成されている。ここで夫々のクロック端子ＧＫにはサ
ンプリング周波数Ｆ６に等しいクロック信号が供給され
る。従って１つのＤ型フリップフロップを通過する信号
は（１／ｎ）ｆｏの期間だけ遅延され、０段のＤ型フリ
ップフロップを通過した後は全体で１／ｆｏだけ遅延さ
れることになる。
あり、０段のＤ型フリツプフ０ツブが直列に接続されて
構成されている。ここで夫々のクロック端子ＧＫにはサ
ンプリング周波数Ｆ６に等しいクロック信号が供給され
る。従って１つのＤ型フリップフロップを通過する信号
は（１／ｎ）ｆｏの期間だけ遅延され、０段のＤ型フリ
ップフロップを通過した後は全体で１／ｆｏだけ遅延さ
れることになる。
第１図のパルス信号移相器１６，１７．１８はいずれも
同一構成とされていることから、夫々の入力パルス信号
に対して上記と同様の位相シフトを行う。従って夫々の
出力パルス信号はＤ／Ａコンバータの出力パルス信号に
対してπ／２．π。
同一構成とされていることから、夫々の入力パルス信号
に対して上記と同様の位相シフトを行う。従って夫々の
出力パルス信号はＤ／Ａコンバータの出力パルス信号に
対してπ／２．π。
３π／２の位相差を有することになる。第５図は第１図
の上記各位置における信号の位相の様子を示している即
ち、第５図（Ａ）はパルス信号移相器１６の入力信号ａ
１同図（Ｂ）はパルス移相器１６の出力信号ｂ、同図（
Ｃ）はパルス移相器１７の出力信号Ｃ１同図（Ｄ）はパ
ルス移相器１８の出力信号ｄである。なお実際には各位
置における信号はパルス信号であるが、同図では位相変
化の様子をわかり易くするため正弦波信号として示して
いる。 第６図はマルチプレクサ１９の動作を概念的に
示した図である。マルチプレクサの４つの入力端子Ｘ□
、Ｘ１．Ｘ２．Ｘ３には夫々第５図（Ａ）〜（Ｄ）に示
す信号ａ−ｄが入力され、これら４つの信号ａ−ｄのう
ちから２ピツトのディジタル信号ａＢ、ｂ、によって１
つを選択し出力端子Ｙより出力する。具体的には変調信
号となるａ、及びｂｌの値（以下（ａ、、Ｊ＞と示す）
が夫々（ａ、、ｂＨ）−（０，０）の時は入力端子Ｘｏ
の信号を、（ａＨ，ｂＨ）−（０゜１）のときは入力端
子×１の信号を、（ａＨ。
の上記各位置における信号の位相の様子を示している即
ち、第５図（Ａ）はパルス信号移相器１６の入力信号ａ
１同図（Ｂ）はパルス移相器１６の出力信号ｂ、同図（
Ｃ）はパルス移相器１７の出力信号Ｃ１同図（Ｄ）はパ
ルス移相器１８の出力信号ｄである。なお実際には各位
置における信号はパルス信号であるが、同図では位相変
化の様子をわかり易くするため正弦波信号として示して
いる。 第６図はマルチプレクサ１９の動作を概念的に
示した図である。マルチプレクサの４つの入力端子Ｘ□
、Ｘ１．Ｘ２．Ｘ３には夫々第５図（Ａ）〜（Ｄ）に示
す信号ａ−ｄが入力され、これら４つの信号ａ−ｄのう
ちから２ピツトのディジタル信号ａＢ、ｂ、によって１
つを選択し出力端子Ｙより出力する。具体的には変調信
号となるａ、及びｂｌの値（以下（ａ、、Ｊ＞と示す）
が夫々（ａ、、ｂＨ）−（０，０）の時は入力端子Ｘｏ
の信号を、（ａＨ，ｂＨ）−（０゜１）のときは入力端
子×１の信号を、（ａＨ。
ｂ’１）−（１，０）のときは入力端子×２の信号を、
（ａ・、ｂｉ）＝（１，１）のときは入力端子×３の信
号を夫々選択出力する。また変調信号（ａｌ、ｂｌ）の
変調レートはｆ 。／ｍ （ｍ≧１）であることが望ま
しい。
（ａ・、ｂｉ）＝（１，１）のときは入力端子×３の信
号を夫々選択出力する。また変調信号（ａｌ、ｂｌ）の
変調レートはｆ 。／ｍ （ｍ≧１）であることが望ま
しい。
、第５図（Ｅ）はこのマルチプレクサの出力信号ｅの一
例の波形を示す。この例では上記ｍの値が１であり、変
調信号（ａ・、ｂ、）の変調レートがｆ に等しい場合
である。期間Ｔ１では（ａｌ。
例の波形を示す。この例では上記ｍの値が１であり、変
調信号（ａ・、ｂ、）の変調レートがｆ に等しい場合
である。期間Ｔ１では（ａｌ。
ｂ、）−（０，０）であり、この時はマルチプレクサ１
９の入力端子ｘｏの入力信号が選択されるため第５図（
Ａ）に示す信号ａが出力される。以下同様にして期間Ｔ
２では（ａ、、ｂ、）−（０゜１）であり信号すが出力
され、期間Ｔ３では（ａＨ，ｂ、）−（１，ｏ）ｒあり
信ｑｃが出力され、期間Ｔ４では（ａｌ、ｂ、）−（１
，１）であり信号ｄが出力される。従ってマルチプレク
サ１９の出力は同図（Ｅ）に示すように４相ＰＳＫ変調
された信号ｅとして取り出される。
９の入力端子ｘｏの入力信号が選択されるため第５図（
Ａ）に示す信号ａが出力される。以下同様にして期間Ｔ
２では（ａ、、ｂ、）−（０゜１）であり信号すが出力
され、期間Ｔ３では（ａＨ，ｂ、）−（１，ｏ）ｒあり
信ｑｃが出力され、期間Ｔ４では（ａｌ、ｂ、）−（１
，１）であり信号ｄが出力される。従ってマルチプレク
サ１９の出力は同図（Ｅ）に示すように４相ＰＳＫ変調
された信号ｅとして取り出される。
第５図（Ｅ）の信号ｅは乗算器において所定の値αが乗
算されて信号レベルを所定の値とされ、これがＤ／Ａコ
ンバータ２１を介してアナログ信号に変換される。実際
にはＤ／Ａコンバータ２１の前までの信号は本来はパル
ス信号であって正弦波ではなく、Ｄ／Ａコンバータ２１
を通過することによってその波形は第５図（Ｅ）に示す
ような異なる位相を有する正弦波が組み合わされたもの
となる。
算されて信号レベルを所定の値とされ、これがＤ／Ａコ
ンバータ２１を介してアナログ信号に変換される。実際
にはＤ／Ａコンバータ２１の前までの信号は本来はパル
ス信号であって正弦波ではなく、Ｄ／Ａコンバータ２１
を通過することによってその波形は第５図（Ｅ）に示す
ような異なる位相を有する正弦波が組み合わされたもの
となる。
第１図のＡ／Ｄコンバータ１５の入力信号ｆ’ ｏ（ｔ
）を ｆ ｏ（ｔ） −ｃｏｓ （２πｆｏｔ＋φＣ）と表
わすと、Ｄ／Ａコンバータ２１の出力信号Ｓ ｏ（ｔ）
は π と表わすことができる。ここでｋｉは（ａ、。
）を ｆ ｏ（ｔ） −ｃｏｓ （２πｆｏｔ＋φＣ）と表
わすと、Ｄ／Ａコンバータ２１の出力信号Ｓ ｏ（ｔ）
は π と表わすことができる。ここでｋｉは（ａ、。
ｂ、）の値に応じて０，１，２．３のいずれかの値をと
るものとする。
るものとする。
本実施例では変調器がディジタル回路構成となっており
、変調信号としてディジタルデータ（ａ・、ｂ、）をそ
のまま用いることができるため変調信号をディジタルデ
ータからアナログデータに変換するためのインターフェ
イス回路が不要となる。
、変調信号としてディジタルデータ（ａ・、ｂ、）をそ
のまま用いることができるため変調信号をディジタルデ
ータからアナログデータに変換するためのインターフェ
イス回路が不要となる。
発明の効果
上述の如く、本発明によれば、ディジタル回路で４相Ｐ
ＳＫＲ調器を構成できるため回路動作の信頼性向上が図
られ、変調信号をディジタル信号のまま上記回路に供給
することができるので、変調信号をディジタルデータか
らアナログデータに変換するためのインターフェイス回
路が不要となり、アナログ信号が関係する部分はＡ／Ｄ
コンバータ又はＤ／Ａコンバータのみであるため対ノイ
ズ特性が向上し、更に簡単なディジタル回路での構成が
可能なことから集積回路化によって小型化、無調整化が
図られる等の特長を有する。
ＳＫＲ調器を構成できるため回路動作の信頼性向上が図
られ、変調信号をディジタル信号のまま上記回路に供給
することができるので、変調信号をディジタルデータか
らアナログデータに変換するためのインターフェイス回
路が不要となり、アナログ信号が関係する部分はＡ／Ｄ
コンバータ又はＤ／Ａコンバータのみであるため対ノイ
ズ特性が向上し、更に簡単なディジタル回路での構成が
可能なことから集積回路化によって小型化、無調整化が
図られる等の特長を有する。
第１図は本発明の一実施例のブロック図、第２図は第１
図中のパルス信号移相器を取り出して示したブロック図
、第３図はパルス信号移相器の周波数特性を示す図、第
４図は遅延器の具体的構成を示すブロック図、第５図は
第１図の各位置における信号の位相変化の様子を示す波
形図、第６図はマルチプレクサの動作を示す概念図、第
７図は従来回路のブロック図、第８図は従来回路の回路
図である。 ２．３，４．６・・・２相ＰＳＫ変調器、５・・・移相
器、１５・・・Ａ／Ｄコンバータ、１６．１７．１８・
・・パルス信号移相器、１６ａ、１６ｂ・・・遅延器、
１９・・・マルチプレクサ、２１・・・Ｄ／Ａコンバー
タ。 菰２ｒ２Ｉ 特許出願人 日本ビクター株式会社 ９３図 票 図 逼 図 襄 図 ユ 第 図 第 図
図中のパルス信号移相器を取り出して示したブロック図
、第３図はパルス信号移相器の周波数特性を示す図、第
４図は遅延器の具体的構成を示すブロック図、第５図は
第１図の各位置における信号の位相変化の様子を示す波
形図、第６図はマルチプレクサの動作を示す概念図、第
７図は従来回路のブロック図、第８図は従来回路の回路
図である。 ２．３，４．６・・・２相ＰＳＫ変調器、５・・・移相
器、１５・・・Ａ／Ｄコンバータ、１６．１７．１８・
・・パルス信号移相器、１６ａ、１６ｂ・・・遅延器、
１９・・・マルチプレクサ、２１・・・Ｄ／Ａコンバー
タ。 菰２ｒ２Ｉ 特許出願人 日本ビクター株式会社 ９３図 票 図 逼 図 襄 図 ユ 第 図 第 図
Claims (1)
- パルス信号の位相をπ／２変化させる第１乃至第３のパ
ルス信号移相器を直列に接続し、２ビットの入力ディジ
タル信号によつて該第１のパルス信号移相器の入力パル
ス信号、該第１のパルス信号移相器の出力パルス信号、
該第２のパルス信号移相器の出力パルス信号及び該第３
のパルス信号移相器の出力パルス信号のうちいずれか一
のパルス信号を選択的に出力するパルス信号選択手段を
具備することを特徴とするディジタル４相ＰＳＫ変調器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23982588A JPH0289440A (ja) | 1988-09-27 | 1988-09-27 | ディジタル４相ｐｓｋ変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23982588A JPH0289440A (ja) | 1988-09-27 | 1988-09-27 | ディジタル４相ｐｓｋ変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0289440A true JPH0289440A (ja) | 1990-03-29 |
Family
ID=17050410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23982588A Pending JPH0289440A (ja) | 1988-09-27 | 1988-09-27 | ディジタル４相ｐｓｋ変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0289440A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2019485A3 (en) * | 2001-03-21 | 2009-08-05 | Skyworks Solutions, Inc. | System for controlling a class D amplifier |
| US7696826B2 (en) | 2006-12-04 | 2010-04-13 | Skyworks Solutions, Inc. | Temperature compensation of collector-voltage control RF amplifiers |
| CN113872902A (zh) * | 2020-06-30 | 2021-12-31 | 华为技术有限公司 | 信号调制电路、方法及相关产品 |
-
1988
- 1988-09-27 JP JP23982588A patent/JPH0289440A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2019485A3 (en) * | 2001-03-21 | 2009-08-05 | Skyworks Solutions, Inc. | System for controlling a class D amplifier |
| US7696826B2 (en) | 2006-12-04 | 2010-04-13 | Skyworks Solutions, Inc. | Temperature compensation of collector-voltage control RF amplifiers |
| CN113872902A (zh) * | 2020-06-30 | 2021-12-31 | 华为技术有限公司 | 信号调制电路、方法及相关产品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3419484B2 (ja) | 変調器、送信器 | |
| JP2926615B2 (ja) | Ｓｓｂ信号発生器 | |
| EP0306941B1 (en) | Variable bit rate clock recovery circuit | |
| JP4068415B2 (ja) | 位相偏移変調方式の変調器 | |
| JPH0289440A (ja) | ディジタル４相ｐｓｋ変調器 | |
| US5198779A (en) | Digital oscillator | |
| JP3391015B2 (ja) | ディジタル処理直交変調器 | |
| US6184756B1 (en) | Modulator | |
| US6201451B1 (en) | MSK modulator and MSK modulation method of transmitting data at high speed and digital signal generator suitable for MSK modulation | |
| JPH0936664A (ja) | 周波数変換回路 | |
| EP0688101B1 (en) | Apparatus and method for digital phase shift | |
| EP0488624B1 (en) | A digital quadrature phase detection circuit | |
| JP2596350B2 (ja) | Ｆｓｋ変調器 | |
| JPH06104943A (ja) | 四相位相変調装置 | |
| JPH0669969A (ja) | ４相位相変調器 | |
| KR0154087B1 (ko) | Cpm 신호 생성 장치 | |
| RU66639U1 (ru) | Фазовращатель периодических сигналов на углы 45 град., 135 град., 225 град., 315 град. | |
| JPH04241542A (ja) | オフセット４相位相変調器 | |
| SU1197135A1 (ru) | Автокоррел ционный приемник сигналов с двукратной фазоразностной модул цией | |
| RU2070771C1 (ru) | Способ преобразования угловых перемещений в частоту и устройство для его осуществления (варианты) | |
| JPS5972818A (ja) | トランスバ−サルフイルタ | |
| JPH04328933A (ja) | 四相位相変調回路 | |
| JPH0823234A (ja) | 周波数変換回路 | |
| JP2002190839A (ja) | Ｇｆｓｋ直交変調器と変調方法 | |
| JPH04369917A (ja) | 移相器 |