JPH0289348A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0289348A JPH0289348A JP63241350A JP24135088A JPH0289348A JP H0289348 A JPH0289348 A JP H0289348A JP 63241350 A JP63241350 A JP 63241350A JP 24135088 A JP24135088 A JP 24135088A JP H0289348 A JPH0289348 A JP H0289348A
- Authority
- JP
- Japan
- Prior art keywords
- container
- recessed part
- wiring layer
- conductor wiring
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000004020 conductor Substances 0.000 claims abstract description 26
- 238000007789 sealing Methods 0.000 claims abstract description 15
- 239000000565 sealant Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 abstract description 5
- 238000005476 soldering Methods 0.000 abstract description 5
- 229920005989 resin Polymers 0.000 abstract description 3
- 239000011347 resin Substances 0.000 abstract description 3
- 239000004593 Epoxy Substances 0.000 abstract description 2
- 238000004382 potting Methods 0.000 abstract description 2
- 230000035515 penetration Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はフィルムキャリア方式半導体素子のプリント基
板への実装に用いる半導体装置に関する。
板への実装に用いる半導体装置に関する。
従来の技術
従来、フィルムキャリア実装方式における半導体素子の
プリント基板上への実装方法としては、フィルム状態で
のアウターリードボンディングが行なわれていた。以下
第３図により従来例を説明する。
プリント基板上への実装方法としては、フィルム状態で
のアウターリードボンディングが行なわれていた。以下
第３図により従来例を説明する。
第３図において、２１は半導体素子、２２はバンブ、２
３はフィルムキャリア、２４はインナーリード、２５は
アウターリード、２６はプリント基板上導体配線層、２
７はプリント基板、２８は封止剤、２９は外被材である
。まず、半導体素子２１をインナーリード２４に接合し
た後、半導体素子２１およびインナーリード２４を封止
剤２８により封止した一連のフィルムキャリアより一素
子分のフィルムキャリアを打ち抜き、プリント基板２７
上の導体配線層２６上に移送する。この後、加熱圧着等
によりフィルムキャリア２３のアウターリード２５とプ
リント基板上導体配線層２６とを接合して、外被材２９
により覆う。
３はフィルムキャリア、２４はインナーリード、２５は
アウターリード、２６はプリント基板上導体配線層、２
７はプリント基板、２８は封止剤、２９は外被材である
。まず、半導体素子２１をインナーリード２４に接合し
た後、半導体素子２１およびインナーリード２４を封止
剤２８により封止した一連のフィルムキャリアより一素
子分のフィルムキャリアを打ち抜き、プリント基板２７
上の導体配線層２６上に移送する。この後、加熱圧着等
によりフィルムキャリア２３のアウターリード２５とプ
リント基板上導体配線層２６とを接合して、外被材２９
により覆う。
発明が解決しようとする課組
しかしながら上記の従来の構成では、アウターリードボ
ンディング装置がその工程専用であるため、実施にあた
り、組立設備に経費がかさむという難点を有していた。
ンディング装置がその工程専用であるため、実施にあた
り、組立設備に経費がかさむという難点を有していた。
さらに、アウターリードの本数およびピッチが一定せず
、製品によって異なるため、アウターリードボンディン
グ工程は個別対応となり、接合条件等に経験を要し、こ
れもフィルムキャリア実装技術の普及の妨げになってい
た。なお、半導体素子をフィルムキャリアに実装したま
まの状態では、素子としての信頼性を保証することも難
しかった。
、製品によって異なるため、アウターリードボンディン
グ工程は個別対応となり、接合条件等に経験を要し、こ
れもフィルムキャリア実装技術の普及の妨げになってい
た。なお、半導体素子をフィルムキャリアに実装したま
まの状態では、素子としての信頼性を保証することも難
しかった。
本発明は上記従来の問題点を解決するもので、プリント
基板上への実装時の取り扱いが容易であり、実装も従来
の表面実装素子に用いられたのと同様な方法により行な
うことが可能な半導体素子の装置を提供することを目的
とする。
基板上への実装時の取り扱いが容易であり、実装も従来
の表面実装素子に用いられたのと同様な方法により行な
うことが可能な半導体素子の装置を提供することを目的
とする。
課題を解決するための手段
この目的を達成するために、本発明の半導体装置は、導
体配線層を有し、半導体素子を収納しつる凹部を有する
容器にアウターリードボンディングし、凹部を封止する
ことによって成型する構成を有している。また、このと
き、凹部に貫通孔を設けておけば、容器凹部の反対側か
ら樹脂等を封入することができ、気泡の発生等のない、
より良好な封止が可能である。また、この貫通孔を放熱
板取りつけ孔として用いることもできる。さらに、容器
凹部側壁に傾斜を有するようにすれば、導体配線層と容
器表面との接着状態をより良好とすることができる。こ
の上、容器凹部周辺凸部上の導体配線層相互の間に溝部
を設ければ、パッケージをプリント基板導体配線上に実
装する際にはんだが流れて隣り合う導体配線と短絡する
等のトラブルをなくすことができる。なお、容器や封止
部に凹部または凸部または表示を設けておけば端子番号
の識別に使用したり、パッケージをプリント基板上に実
装する際の目印にできる。
体配線層を有し、半導体素子を収納しつる凹部を有する
容器にアウターリードボンディングし、凹部を封止する
ことによって成型する構成を有している。また、このと
き、凹部に貫通孔を設けておけば、容器凹部の反対側か
ら樹脂等を封入することができ、気泡の発生等のない、
より良好な封止が可能である。また、この貫通孔を放熱
板取りつけ孔として用いることもできる。さらに、容器
凹部側壁に傾斜を有するようにすれば、導体配線層と容
器表面との接着状態をより良好とすることができる。こ
の上、容器凹部周辺凸部上の導体配線層相互の間に溝部
を設ければ、パッケージをプリント基板導体配線上に実
装する際にはんだが流れて隣り合う導体配線と短絡する
等のトラブルをなくすことができる。なお、容器や封止
部に凹部または凸部または表示を設けておけば端子番号
の識別に使用したり、パッケージをプリント基板上に実
装する際の目印にできる。
作用
この構成によって、フィルムキャリアに実装された半導
体素子は剛性をもつ基板内に実装され、取り扱いが極め
て容易になる。プリント基板導体配線上・＼の実装もフ
ラットパッケージ等の従来の面実装パッケージと同様に
リフローソルダリング法やペーパーフェイズソルダリン
グ法により行なうことができる。
体素子は剛性をもつ基板内に実装され、取り扱いが極め
て容易になる。プリント基板導体配線上・＼の実装もフ
ラットパッケージ等の従来の面実装パッケージと同様に
リフローソルダリング法やペーパーフェイズソルダリン
グ法により行なうことができる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図ａは本発明の第１の実施例における半導体装置の
構成を、第１図すは断面図を示すものである。第１図に
おいて、１は半導体素子、２はバンブ、３はフィルムキ
ャリア、４は容器、５は導体配線層、６は封止剤、７は
貫通孔、８は容器４凹部周辺凸部上に設けられた溝部、
９は切り欠き部、１０は容器四部側壁である。
構成を、第１図すは断面図を示すものである。第１図に
おいて、１は半導体素子、２はバンブ、３はフィルムキ
ャリア、４は容器、５は導体配線層、６は封止剤、７は
貫通孔、８は容器４凹部周辺凸部上に設けられた溝部、
９は切り欠き部、１０は容器四部側壁である。
まず、半導体素子ｌをインナーリードボンディングした
フィルムキャリア３を容器４の四部導体配線層５にアウ
ターリードボンディングする。この容器４の材質は剛性
を有し、はんだ付は温度に数秒間さらされても反り・ひ
ずみ等を生じない耐熱性をもつものであればよ（、たと
えばエポキシ系樹脂やセラミックスでよい。また凹部側
壁を第１図に示すように傾斜を有するようにしておけば
、容器と導体配線層の接着を良好にできる。この後封止
剤６により凹部の封止を行なう。封止剤６はたとえばエ
ポキシ系ボッティング樹脂でよい。なお、封止の際、凹
部に設けた貫通孔７からも封止剤６を封入することによ
り、封止剤のまわりを良くし、気泡の発生等の無いより
良好な封止を行なうことが可能である。また容器４の凹
部周辺凸部表面の導体配線層５相互の間に溝部８を設け
ておけば、本半導体パッケージをプリント基板面、導体
配線層上に実装するときに隣り合う導体配線層同志が短
絡するといったトラブルを回避できる。また切り欠き部
９を設けることにより端子番号の識別が行なえる。さら
に容器凹部側壁１０に傾斜を有するようにすることによ
り、容器４と導体配線層５との隅部における接着を良好
にすることができる。
フィルムキャリア３を容器４の四部導体配線層５にアウ
ターリードボンディングする。この容器４の材質は剛性
を有し、はんだ付は温度に数秒間さらされても反り・ひ
ずみ等を生じない耐熱性をもつものであればよ（、たと
えばエポキシ系樹脂やセラミックスでよい。また凹部側
壁を第１図に示すように傾斜を有するようにしておけば
、容器と導体配線層の接着を良好にできる。この後封止
剤６により凹部の封止を行なう。封止剤６はたとえばエ
ポキシ系ボッティング樹脂でよい。なお、封止の際、凹
部に設けた貫通孔７からも封止剤６を封入することによ
り、封止剤のまわりを良くし、気泡の発生等の無いより
良好な封止を行なうことが可能である。また容器４の凹
部周辺凸部表面の導体配線層５相互の間に溝部８を設け
ておけば、本半導体パッケージをプリント基板面、導体
配線層上に実装するときに隣り合う導体配線層同志が短
絡するといったトラブルを回避できる。また切り欠き部
９を設けることにより端子番号の識別が行なえる。さら
に容器凹部側壁１０に傾斜を有するようにすることによ
り、容器４と導体配線層５との隅部における接着を良好
にすることができる。
以下本発明の第２の実施例について図面を参照しながら
説明する。
説明する。
第２図は本発明の第２の実施例における半導体装置の構
成を示すものである。第２図において、１１は容器、１
２は放熱板、１３は容器１１側面に設けられた凹部、１
４はプリント基板、１５はプリント基板１４上に形成さ
れた導体配線層、１６は切り欠き部である。
成を示すものである。第２図において、１１は容器、１
２は放熱板、１３は容器１１側面に設けられた凹部、１
４はプリント基板、１５はプリント基板１４上に形成さ
れた導体配線層、１６は切り欠き部である。
まず、第１の実施例と同様な方法によって容器１１に半
導体素子を接合し、凹部を封止した後、凹部貫通孔より
封止する際に放熱板１２を取りつけたものである。この
放熱板上に表示を施し、半導体素子の識別に用いてもよ
い。また、容器１１の側面に凹部１３を設けることによ
り、プリント基板１４上の導体配線層１５上に本半導体
パッケージを実装する際の位置あわせの目印に用いるこ
とができる。切り欠き部１６は第１の実施例と同様に、
端子番号を識別するために用いている。
導体素子を接合し、凹部を封止した後、凹部貫通孔より
封止する際に放熱板１２を取りつけたものである。この
放熱板上に表示を施し、半導体素子の識別に用いてもよ
い。また、容器１１の側面に凹部１３を設けることによ
り、プリント基板１４上の導体配線層１５上に本半導体
パッケージを実装する際の位置あわせの目印に用いるこ
とができる。切り欠き部１６は第１の実施例と同様に、
端子番号を識別するために用いている。
なお、実施例においては、双方とも導体配線層を容器凹
部面上のみに形成したが、両面に形成した構成であって
もよい。また半導体素子と容器凹部導体配線層との接合
方法はフィルムキャリア方式でな（でもよく、たとえば
ワイヤボンディングによってもよい。
部面上のみに形成したが、両面に形成した構成であって
もよい。また半導体素子と容器凹部導体配線層との接合
方法はフィルムキャリア方式でな（でもよく、たとえば
ワイヤボンディングによってもよい。
発明の効果
以上のように本発明は凹部を有する容器表面上に導体配
線層を形成し、半導体素子を実装したフィルムキャリア
を接合した後凹部を封止して成型した半導体パッケージ
とすることにより、取扱いが容易で、他の表面実装パッ
ケージと同様な方法でプリント基板上への実装を行なう
ことができるものとするものである。
線層を形成し、半導体素子を実装したフィルムキャリア
を接合した後凹部を封止して成型した半導体パッケージ
とすることにより、取扱いが容易で、他の表面実装パッ
ケージと同様な方法でプリント基板上への実装を行なう
ことができるものとするものである。
この際、容器凹部に貫通孔を設けることにより封止剤の
まわりを良くし、より良好な封止を行なえる。また、容
器凹部側壁に傾斜を持たせることにより、容器表面とそ
の上に形成された導体配線層との接着を良好にすること
ができる。さらに、プリント基板上導体配線層と接着す
る側の容器上導体配線層の相互間に溝部を設けることに
より、はんだづけ時の短絡をなくすことができる。そし
て、容器または封止部に凹部または凸部または切り欠き
部または表示を設けることにより端子番号の識別の目印
またはプリント基板上実装時の位置あわせの目印とする
ことができる。
まわりを良くし、より良好な封止を行なえる。また、容
器凹部側壁に傾斜を持たせることにより、容器表面とそ
の上に形成された導体配線層との接着を良好にすること
ができる。さらに、プリント基板上導体配線層と接着す
る側の容器上導体配線層の相互間に溝部を設けることに
より、はんだづけ時の短絡をなくすことができる。そし
て、容器または封止部に凹部または凸部または切り欠き
部または表示を設けることにより端子番号の識別の目印
またはプリント基板上実装時の位置あわせの目印とする
ことができる。
第１図は本発明の第１の実施例における半導体装置の構
成図、第２図は本発明の第２の実施例における半導体装
置の構成図、第３図は従来のアウターリードボンディン
グの＋ｔｌ成図である。 ｌ・・・・・・半導体素子、２・・・・・・バンプ、３
・・・・・・フィルムキャリア、４・・・・・・容器、
５・・・・・・導体配線層、６・・・・・・封止剤、７
・・・・・・貫通孔、８・・・・・・溝部、９・・・・
・・切り欠き部、１０・・・・・・容器凹部側壁、１３
・・・・・・容器側面凹部。 代理人の氏名 弁理士 粟野重孝 はか１名第３図
成図、第２図は本発明の第２の実施例における半導体装
置の構成図、第３図は従来のアウターリードボンディン
グの＋ｔｌ成図である。 ｌ・・・・・・半導体素子、２・・・・・・バンプ、３
・・・・・・フィルムキャリア、４・・・・・・容器、
５・・・・・・導体配線層、６・・・・・・封止剤、７
・・・・・・貫通孔、８・・・・・・溝部、９・・・・
・・切り欠き部、１０・・・・・・容器凹部側壁、１３
・・・・・・容器側面凹部。 代理人の氏名 弁理士 粟野重孝 はか１名第３図
Claims (5)
- （１）半導体素子を収容しうる凹部を備え、上記凹部か
ら周辺の凸部にわたる導体配線層を表面上に形成した剛
性容器により、上記凹部に上記半導体素子を配し、その
電極と上記導体配線層とを接続し、上記凹部を封止剤で
埋めたことを特徴とする半導体装置。 - （２）剛性容器の凹部に貫通孔を設けた請求項１記載の
半導体装置。 - （３）剛性容器の凹部の側壁が傾斜を有してなる請求項
１記載の半導体装置。 - （４）凹部周辺の凸部表面上に形成した導体配線層で、
互いに隣接した導体配線層相互の間に溝部を有する請求
項１記載の半導体装置。 - （５）上記容器または封止部に、凹部または凸部または
切り欠き部または表示を備えた請求項１記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241350A JP2553665B2 (ja) | 1988-09-27 | 1988-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241350A JP2553665B2 (ja) | 1988-09-27 | 1988-09-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0289348A true JPH0289348A (ja) | 1990-03-29 |
| JP2553665B2 JP2553665B2 (ja) | 1996-11-13 |
Family
ID=17072990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63241350A Expired - Lifetime JP2553665B2 (ja) | 1988-09-27 | 1988-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553665B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306721A (ja) * | 1995-04-27 | 1996-11-22 | Nec Corp | 半導体装置及びその製造方法 |
| KR100447226B1 (ko) * | 2001-10-24 | 2004-09-04 | 앰코 테크놀로지 코리아 주식회사 | 칩 삽입형 반도체 패키지 |
| US6861737B1 (en) * | 1996-12-30 | 2005-03-01 | Samsung Electronics Co., Ltd. | Semiconductor device packages having semiconductor chips attached to circuit boards, and stack packages using the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5481454U (ja) * | 1977-11-19 | 1979-06-09 | ||
| JPS57178449U (ja) * | 1981-05-06 | 1982-11-11 | ||
| JPS60216571A (ja) * | 1984-04-11 | 1985-10-30 | Mitsubishi Electric Corp | 半導体装置 |
| JPS619849U (ja) * | 1984-06-25 | 1986-01-21 | カシオ計算機株式会社 | 回路基板 |
-
1988
- 1988-09-27 JP JP63241350A patent/JP2553665B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5481454U (ja) * | 1977-11-19 | 1979-06-09 | ||
| JPS57178449U (ja) * | 1981-05-06 | 1982-11-11 | ||
| JPS60216571A (ja) * | 1984-04-11 | 1985-10-30 | Mitsubishi Electric Corp | 半導体装置 |
| JPS619849U (ja) * | 1984-06-25 | 1986-01-21 | カシオ計算機株式会社 | 回路基板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306721A (ja) * | 1995-04-27 | 1996-11-22 | Nec Corp | 半導体装置及びその製造方法 |
| US6861737B1 (en) * | 1996-12-30 | 2005-03-01 | Samsung Electronics Co., Ltd. | Semiconductor device packages having semiconductor chips attached to circuit boards, and stack packages using the same |
| KR100447226B1 (ko) * | 2001-10-24 | 2004-09-04 | 앰코 테크놀로지 코리아 주식회사 | 칩 삽입형 반도체 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2553665B2 (ja) | 1996-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5455456A (en) | Integrated circuit package lid | |
| US5893726A (en) | Semiconductor package with pre-fabricated cover and method of fabrication | |
| US5610442A (en) | Semiconductor device package fabrication method and apparatus | |
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| JP3163419B2 (ja) | 電子部品の製造方法 | |
| US4819041A (en) | Surface mounted integrated circuit chip package and method for making same | |
| JPH0590482A (ja) | 半導体装置およびその製造方法 | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| JPH05283460A (ja) | 半導体装置 | |
| JP3764687B2 (ja) | 電力半導体装置及びその製造方法 | |
| US7045902B2 (en) | Circuitized substrate for fixing solder beads on pads | |
| JPH05206314A (ja) | 半導体装置 | |
| JP2000082722A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20040217451A1 (en) | Semiconductor packaging structure | |
| JPH11243175A (ja) | 複合半導体装置 | |
| JPH0289348A (ja) | 半導体装置 | |
| JP2925722B2 (ja) | ハーメチックシール型電気回路装置 | |
| TW426870B (en) | Semiconductor device and the manufacturing method thereof | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| KR100220492B1 (ko) | 클립 리드 패키지 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000124401A (ja) | 半導体装置 | |
| JPS61242053A (ja) | 半導体装置 | |
| JP2906673B2 (ja) | 半導体装置 | |
| JPH06216492A (ja) | 電子装置 |