JPH0281129A - Control method for information processor - Google Patents

Abstract

PURPOSE:To maintain the interchangeability among the programs having the softwares by using a software timer than can execute its instruction within a prescribed range of the instruction executing time even with different types of devices. CONSTITUTION:A CPU reads out an instruction stored previously in a main memory via an instruction fetching device 4 and decodes the instruction via an instruction decoding device 5. The decoded object is branched into the microinstruction groups of three areas via an operation code/unit designating part I for instruction as long as the instruction is equal to a software timer instruction. Then the microinstruction group executes the software timer instruction. When this instruction is set at a register 2, the machine cycle is extended via a stage generating circuit 3 based on the machine cycle extension value designated by a microinstruction. Then the interchangeability is maintained among the programs having the softwares with the use of a software timer that can execute its instruction within the prescribed range of the instruction executing time.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置の制御方法に関し、特に異なる
機種の装置においても、プログラムに互換性を持たせて
、規定の実行時間で動作を行うことができるようなソフ
トウェアタイマ命令により制御する情報処理装置の制御
方法に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a method for controlling an information processing device, and in particular, a method for making programs compatible with each other and operating within a specified execution time even in devices of different models. The present invention relates to a method for controlling an information processing apparatus using software timer instructions that can be executed using software timer commands.

〔従来の技術〕[Conventional technology]

従来より、命令体系について互換性を有する情報処理装
置は、上位機から下位機までシリーズ化されて、異なる
性能の複数の機種が販売されている。これらの情報処理
装置の命令の性能、つまり１命令の処理速度は、プログ
ラム実行の命令ステップ間隔を定めるマシンサイクルタ
イムにより決定される。一般にマシンサイクルタイムは
、そのサイクル内で実行すべき処理に応じて固定値であ
るが、これらの中には、接続された記憶装置の動作速度
に応じて異なるサイクルタイムを選択できるような方法
を用いる装置もある。BACKGROUND ART Conventionally, information processing apparatuses having compatibility with respect to command systems have been made into a series from high-end machines to low-end machines, and a plurality of models with different performances have been sold. The instruction performance of these information processing devices, that is, the processing speed of one instruction, is determined by the machine cycle time that determines the instruction step interval of program execution. Generally, the machine cycle time is a fixed value depending on the processing to be performed within that cycle, but some of these methods include methods that allow you to select a different cycle time depending on the operating speed of the connected storage device. There are also devices that can be used.

一方、例えば、特公昭６２−５２８９７号公報に記載さ
れたコンピュータのように、異なるグレードの機種にグ
レード設定スイッチを設け、グレードに応じてそのスイ
ッチにより種々のサイクルタイムを選択できるような方
法を用いた装置もある。ここで、グレードとは、メモリ
、チャネル、オペレーティング・システム等の各グレー
ドであり、グレード設定部の出力はサイクル遅延部に入
力されて、設定されたグレードに対応して処理サイクル
を遅延させるようにしている。On the other hand, for example, as in the computer described in Japanese Patent Publication No. 62-52897, a method is used in which grade setting switches are provided in models of different grades, and various cycle times can be selected using the switches depending on the grade. There is also equipment that was used. Here, the grade is each grade of memory, channel, operating system, etc., and the output of the grade setting section is input to the cycle delay section, so that the processing cycle is delayed according to the set grade. ing.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来、入出力制御等においては、ソフトウェアタイマを
使用してサイクルタイムを変更する方法があるが、この
方法では、命令性能別にタイマ値を設定しているため、
必ずしもソフトウェアの互換性を維持することができな
かった。Conventionally, in input/output control, etc., there is a method of using a software timer to change the cycle time, but in this method, the timer value is set depending on the instruction performance, so
It was not always possible to maintain software compatibility.

このように、従来の方法では、命令体系では互換性を有
するが、命令性能が異なるため、命令実行時間を期待し
たソフトウェア、例えば、ソフトウェアタイマを持つプ
ログラムでは、命令性能が異なる機種ごとにタイマ値を
変更しなければならず、ソフトウェア互換性の点で問題
を残していた。In this way, in the conventional method, the instruction systems are compatible, but the instruction performance differs, so in software that expects instruction execution time, for example, a program with a software timer, the timer value is set for each model with different instruction performance. had to be changed, leaving problems with software compatibility.

なお、ソフトウェアタイマは、ハードウェアタイマでは
設定できない場合等に使用されるものであって、例えば
次のようなときに用いられる。Note that the software timer is used in cases where the hardware timer cannot be set, and is used, for example, in the following cases.

（ｉ）タイマ設定命令が特権命令であるが、特権モード
では使用できない場合、 （ｉｉ）タイマ設定値がハードウェアタイマの最小設定
値よりも小さい場合。(i) When the timer setting instruction is a privileged instruction but cannot be used in privileged mode; (ii) When the timer setting value is smaller than the minimum setting value of the hardware timer.

（ｉｉｉ　）タイマ設定をスーパバイザマクロプログラ
ムにより行う時、タイマ設定値が小さ過ぎて、スーパバ
イザ処理のために精度が向上できない場合、また、従来
、ソフトウェアタイマの実行は、タイマカウントとブラ
ンチを実行する命令によって実現していた。(iii) When timer settings are performed by a supervisor macro program, if the timer setting value is too small and accuracy cannot be improved due to supervisor processing, conventionally, software timer execution is performed using instructions that execute timer counts and branches. It was realized by

本発明の目的は、このような従来の課題を解決し、異な
る機種でも、規定範囲内の命令実行時間でソフトウェア
タイマ命令を実行することができ、ソフトウェアタイマ
を持つプログラムの互換性を維持することが可能な情報
処理装置の制御方法を提供することにある。The purpose of the present invention is to solve such conventional problems, to be able to execute software timer instructions within a specified range of instruction execution time even with different models, and to maintain compatibility of programs with software timers. An object of the present invention is to provide a control method for an information processing device that enables the following.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するため、本発明による情報処理装置の
制御方法は、プログラム実行状態とスーパバイザ制御状
態のいずれかの動作状態にあり、かつ割込みにより状態
を変化する情報処理装置において、タイマの単位を指示
したソフトウェアタイマ命令コードを解読した後、指定
されたタイマ値をカウントするカウント値をアキュムレ
ータにロードするとともに、該命令を実行するマイクロ
命令群に分岐すると、該マイクロ命令群は上記タイマの
単位と１ステージ時間に応じたループ回数および上記ア
キュムレータの値をカウントダウンすることにより、該
情報処理装置に合致したマシンサイクルの延長を実行し
て、自己ループを続行し、該ループする期間中、マシン
サイクルの変更を伴うメモリアクセスの発行を中止する
とともに、優先順位の高い割込み要因以外の割込み要求
の受付けも中止するようにしたことに特徴がある。In order to achieve the above object, a method for controlling an information processing device according to the present invention sets a timer unit in an information processing device that is in an operating state of either a program execution state or a supervisor control state and whose state changes due to an interrupt. After decoding the instructed software timer instruction code, the count value for counting the specified timer value is loaded into the accumulator, and when the branch is branched to the microinstruction group that executes the instruction, the microinstruction group is set as the unit of the above-mentioned timer. By counting down the number of loops according to one stage time and the value of the accumulator, the machine cycle is extended according to the information processing device, and the self-loop is continued. During the loop period, the machine cycle is extended. A feature of this method is that it stops issuing memory accesses that involve changes, and also stops accepting interrupt requests other than interrupt factors with high priority.

〔作　　用〕[For production]

本発明においては、ソフトウェアタイマ専用の命令コー
ドを解読した後、この命令を実現するマイクロ命令群に
分岐し、これらのマイクロ命令は指定された実行時間だ
け自己ループを続行する。In the present invention, after decoding the instruction code dedicated to the software timer, the program branches to a group of microinstructions that implement this instruction, and these microinstructions continue their self-loop for a specified execution time.

しかし、優先順位の高い割込み要因が発生したときには
、割込み処理に分岐する。この場合、マイクロ命令でル
ープする間、マイクロ命令はマシンサイクルの変更を伴
うメモリアクセスを発行しないようにするため、指定さ
れた時間の誤差を少なくできる。However, when an interrupt factor with a high priority occurs, the process branches to interrupt processing. In this case, while the microinstruction is looping, the microinstruction does not issue a memory access that involves a change in machine cycles, so the error in the specified time can be reduced.

このように、本発明では、ソフトウェアタイマ命令コー
ドを解読した後、命令語を実現するマイクロ命令群に分
岐し、その間に、優先順位の高い割込み要因を検出した
ときには割込みが生じるが、優先順位の高い割込み要因
が発生しない限り、指定された時間だけマイクロ命令が
自己ループを続行する。In this way, in the present invention, after decoding the software timer instruction code, the program branches to the microinstruction group that implements the instruction word, and during that time, when an interrupt factor with a high priority is detected, an interrupt occurs. The microinstruction continues to self-loop for the specified amount of time unless a high interrupt source occurs.

〔実施例〕〔Example〕

以下、本発明の実施例を、図面により詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第１図は、本発明の一実施例を示す情報処理装置の要部
ブロック図である。FIG. 1 is a block diagram of main parts of an information processing apparatus showing an embodiment of the present invention.

第１図において、１は中央処理装置、２は制御記憶（Ｃ
Ｓ）から読み出されたマイクロ命令を格納するためのマ
イクロ命令レジスタ、３はマイクロ命令レジスタ２内の
マシンサイクルの延長を設定するタイムフィールド（Ｔ
ＩＭ）に従って、マシンサイクルの延長を実行するため
のステージ生成回路である。ここまでは、マイクロプロ
グラムの制御部に属する部分である。次に、４〜９は機
械命令を有するマクロプログラムの制御部に属する部分
である。４は主メモリより命令をフェッチしてここに格
納するための命令フェッチユニット、５は命令フェッチ
ユニット４の命令をデコードするための命令デコードユ
ニット、６は命令がオペランドを必要とする場合には、
オペランドの読み出しのためにアドレスを演算するアド
レス演算ユニット、７は演算されたアドレスにより主メ
モリからオペランドを読み出すためのオペランドフェッ
チユニット、８は命令の操作部で指示された演算をオペ
ランドに対して行うための演算ユニット。In FIG. 1, 1 is a central processing unit, 2 is a control memory (C
3 is a time field (T) for setting the extension of the machine cycle in the microinstruction register 2;
IM) is a stage generation circuit for performing machine cycle extension. The sections up to this point belong to the control section of the microprogram. Next, 4 to 9 are parts belonging to the control section of the macro program having machine instructions. 4 is an instruction fetch unit for fetching instructions from the main memory and storing them here; 5 is an instruction decode unit for decoding the instructions in the instruction fetch unit 4; 6 is an instruction decode unit for decoding the instructions in the instruction fetch unit 4;
An address calculation unit that calculates an address to read an operand; 7 an operand fetch unit that reads an operand from the main memory according to the calculated address; 8 performs an operation on the operand specified by the operation part of the instruction; Computing unit for.

９は演算の結果を主メモリの指定されたアドレスに書き
込むためのオペランドライトユニットである。Reference numeral 9 denotes an operand write unit for writing the result of an operation to a specified address in the main memory.

第１図において、先ず中央処理装置１は、予め主メモリ
（図示省略）上に格納されている命令を、命令フェッチ
ユニット４により読み出し、読み出した命令を格納する
。次に、命令デコードユニット５によりこの命令の操作
部を解読し、オペランド読み出しとオペランド書込みが
必要な命令である場合には、アドレス演算ユニット６に
よりオペランドアドレスを演算することにより求める。In FIG. 1, the central processing unit 1 first reads instructions stored in advance in a main memory (not shown) using the instruction fetch unit 4, and stores the read instructions. Next, the instruction decode unit 5 decodes the operation part of this instruction, and if the instruction requires operand reading and operand writing, the address calculation unit 6 calculates the operand address.

次に、求められたアドレスを用いて、オペランドフェッ
チユニット７により主メモリからオペランドを読み出し
、演算ユニット８において演算を実行する。そして、必
要に応じてオペランドライトユニット９により演算結果
のオペランドを主メモリに書き込む。Next, using the obtained address, the operand fetch unit 7 reads the operand from the main memory, and the arithmetic unit 8 executes the operation. Then, the operand of the operation result is written into the main memory by the operand write unit 9 as necessary.

第２図は、本発明のソフトウェアタイマ命令仕様を示す
図である。FIG. 2 is a diagram showing the software timer instruction specification of the present invention.

第２図において、工はソフトウェアタイマの単位を示す
。ここでは、Ｉ＝１のときには０．５μｓ、Ｉ＝２のと
きには１μＳ、Ｉ＝３のときには１．５μｓ、・・・・
・・Ｉ＝ｉのときには、０．５１μｓである。タイマの
カウント値は、演算用レジスタであるアキュムレータ（
ＡＣ）に別の命令でロードされる。すなわち、ソフトウ
ェアでアキュムレータにタイマ値をロードした後、ソフ
トウェアタイマ命令を発行すれば、命令で設定された時
間だけ。In FIG. 2, the unit represents the unit of the software timer. Here, 0.5 μs when I=1, 1 μS when I=2, 1.5 μs when I=3, etc.
...When I=i, it is 0.51 μs. The count value of the timer is stored in the accumulator (
AC) with another instruction. In other words, if you issue a software timer instruction after loading the timer value into the accumulator using software, the timer will only run for the time set by the instruction.

この命令を実行する。Execute this command.

ソフトウェアタイマ命令は、オペランドを持たないため
、アドレス演算、オペランドフェッチ、およびオペラン
ドライトは、いずれも実行されず、演算ユニット８によ
る演算のみを行う、このことは、メモリアクセスによる
ＤＭＡ　（ダイレクトメモリアクセス）転送の競合や、
キャッシュメモリが付加されている場合の読み出し速度
の変化等により、マシンサイクルタイムは影響を受けな
いことを意味する。Since the software timer instruction does not have an operand, none of the address calculation, operand fetch, and operand write are executed, and only the calculation by the calculation unit 8 is performed. This means that DMA (direct memory access) using memory access Transfer conflicts,
This means that the machine cycle time is not affected by changes in read speed when cache memory is added.

マイクロ命令は、優先順位の高い割込み発生がない場合
、指定された時間だけ自己ループを続行するが、時間の
カウント動作は、マイクロ命令によりカウントしてもよ
く、またマイクロレベルハードタイマを設けて、このハ
ードタイマによりカウントしても勿論よい。本実施例で
は、特別にハードウェアを持たないマイクロ命令による
タイマ設定を例にして詳述する。ただし、タイマ値の精
度を上げるために、マシンサイクルをマイクロ命令で延
長する方法の例を示している。The microinstruction continues its self-loop for a specified time if no high priority interrupt occurs, but the time counting operation may be performed by the microinstruction, or a microlevel hard timer may be provided. Of course, this hard timer may be used for counting. In this embodiment, timer setting using microinstructions without special hardware will be explained in detail as an example. However, it provides an example of how to extend the machine cycle using microinstructions to increase the accuracy of timer values.

第３図は、本発明の一実施例を示すマイクロ命令動作の
フローチャートである。FIG. 3 is a flowchart of microinstruction operations illustrating one embodiment of the present invention.

第１図および第３図により、ソフ１へウェアタイマ命令
の動作を説明する。The operation of the wear timer instruction to the software 1 will be explained with reference to FIGS. 1 and 3.

第１図の中央処理袋に１は、予め主メモリ上に格納され
ている命令を、命令フェッチユニット４より読み出しく
ステップ１０１）、命令デコードユニット５により読み
出された命令を解読する（ステップ１ｏ２）。この場合
、解読される対象は、第２図に示す命令のオペコード部
（操作部）とともに、１部（単位指定部）であって、こ
れら両方が解読される。解読の結果、ソフトウェアタイ
マ命令であると判断されたときには、１部に従って、い
ずれか３箇所のマイクロ命令群に分岐し、マイクロ命令
群がソフトウェアタイマ命令を実行する。In the central processing bag 1 shown in FIG. 1, instructions stored in advance in the main memory are read out from the instruction fetch unit 4 (step 101), and instructions read out by the instruction decode unit 5 are decoded (step 1o2). ). In this case, the objects to be decoded are the operation code part (operation part) and one part (unit designation part) of the instruction shown in FIG. 2, and both of these parts are decoded. As a result of the decoding, if it is determined that the instruction is a software timer instruction, the instruction branches to any three microinstruction groups according to part 1, and the microinstruction group executes the software timer instruction.

マイクロ命令は制御記憶（ＣＳ）に格納されており、制
御記憶から順次読み出されてマイクロ命令レジスタ２に
セットされる。ソフトウェアタイマ命令がマイクロ命令
レジスタ２にセットされると、このレジスタ２の値に従
って動作する。Microinstructions are stored in a control memory (CS), and are sequentially read from the control memory and set in the microinstruction register 2. When a software timer instruction is set in microinstruction register 2, it operates according to the value of this register 2.

マイクロ命令レジスタ２内には、マシンサイクルの延長
を設定するタイムフィールド（ＴＩＭ）があり、マイク
ロ命令が指定したマシンサイクル延長数に従って、ステ
ージ生成回路３を用いてマシンサイクルの延長を実行す
る。マシンサイクルを延長する方法については、例えば
、特願昭６３−１７０５２号明細書および図面に記載さ
れている。The microinstruction register 2 includes a time field (TIM) for setting the extension of the machine cycle, and the stage generation circuit 3 is used to execute the extension of the machine cycle according to the number of machine cycle extensions specified by the microinstruction. A method for extending the machine cycle is described, for example, in the specification and drawings of Japanese Patent Application No. 17052/1983.

上記明細書に記載されているので、詳述はしないが、概
略を説明すると、次のようにして延長する。Since it is described in the above specification, it will not be described in detail, but the outline will be extended as follows.

すなわち、１つのマシンサイクルは、複数のタイミング
ステージにより構成されており、１マシンサイクルの間
に、例えば１算術演算の実行、主メモリに対するデータ
の読み出し、−１き込み等の処理を行う、１マシンサイ
クルは多段のフリップフロップで構成されるステージ回
路で作成され、固定のステージで構成されるが、マイク
ロ命令指定、あるいは主メモリアクセスタイムによるダ
イナミック指定によるダミーステージ分が挿入されてマ
シンサイクルが再構成されて、マシンサイクルが延長さ
れる。That is, one machine cycle is composed of a plurality of timing stages, and during one machine cycle, for example, one arithmetic operation is executed, data is read from the main memory, data is written to the main memory, and -1 is written. A machine cycle is created using a stage circuit made up of multi-stage flip-flops, and consists of fixed stages, but a dummy stage is inserted by microinstruction specification or dynamic specification using main memory access time to restart the machine cycle. configured to extend the machine cycle.

次に、第３図のステップ１０３以降のソフトウェアタイ
マ命令を実行するマイクロ命令の動作説明を続行する。Next, the explanation of the operation of the microinstruction that executes the software timer instruction after step 103 in FIG. 3 will be continued.

マイクロ命令は、命令で指定された時間の単位（０，５
μ５ｘｉ（ｉ＝１，２．・・・））と実行される装置の
１ステージ時間に応じて、ループ回数をワークレジスタ
１（ＷＫＩ）に設定する（ステップ１０３）、また、実
行される装置に合わせて、クロック延長数を決定し、指
定された時間の誤差を最小限に留めるようにする。本実
施例では、１ステージ時間が８０ｎＳ、クロック延長が
２０ｎＳＸＮにすることのできる装置を例にζっで説明
する。すなわち、この装置では、ｌマシンサイクル＝（
８０ｎ　Ｓ）＋（２０Ｘ　Ｎ　ｎ　Ｓ）　（ここで、Ｎ
＝０、ｉ、２．　　・・・・）であって、ワークレジス
タ（ＷＫＩ）には機械語の１部を切り出した値がセット
され、マイクロ命令ループ内では１マシンサイクルは８
０ｎＳ＋２０ｎＳＸ１＝１００ｎＳで実行される。A microinstruction is a unit of time (0, 5
μ5xi (i=1, 2...)) and the number of loops is set in the work register 1 (WKI) according to the one stage time of the device to be executed (step 103). At the same time, determine the number of clock extensions to minimize the error in the specified time. The present embodiment will be explained in terms of an example of a device in which one stage time is 80 nS and the clock extension is 20 nSXN. That is, in this device, l machine cycles = (
80n S) + (20X N n S) (Here, N
=0, i, 2. ), a value extracted from a part of the machine language is set in the work register (WKI), and one machine cycle is 8 in the microinstruction loop.
It is executed in 0nS+20nSX1=100nS.

次に、ワークレジスタ１（ＷＫＩ）は、ワークレジスタ
２（ＷＫ２）に−時退避され（ステップ１゜４）、ＷＫ
２をカウントダウンする（ステップ１゜５）。ＷＫ２＃
０（７）場合には（ステップ１０６）、５ステツプでル
ープする。このループでは割込み判定を行い（ステップ
１０７）、割込み受付は可能な優先順位にある割込みが
発生した場合には、ループを止め、割込み処理に分岐す
る。一方、ＷＫ２二〇の場合には（ステップ１０６）、
アキュムレータの値をカウントダウンした後（ステップ
１１１）、アキュムレータ（ＡＣ）の値が０が否かを判
定する（ステップ１１２）。ＡＣ≠０の場合には、ルー
プし、ステップ１０４に戻る。また、ＡＣ＝０の場合に
は、命令を終了する（ＥＮＤ）。ループ中は、メモリア
クセスを実行しない。Next, work register 1 (WKI) is saved to work register 2 (WK2) (step 1°4), and WK
Count down 2 (step 1°5). WK2#
If 0 (7) (step 106), a loop is performed in 5 steps. In this loop, an interrupt is determined (step 107), and if an interrupt with a priority level that allows interrupt acceptance occurs, the loop is stopped and the process branches to interrupt processing. On the other hand, in the case of WK220 (step 106),
After counting down the value of the accumulator (step 111), it is determined whether the value of the accumulator (AC) is 0 or not (step 112). If AC≠0, the process loops and returns to step 104. Furthermore, if AC=0, the instruction is ended (END). No memory accesses are performed during the loop.

なお、第３図において、ブロック内にムがあるステップ
は、クロック延長が指示されていることを示している。Note that in FIG. 3, a step in which there is an error in a block indicates that clock extension is instructed.

この実施例におけるソフトウェアタイマ命令によるタイ
マ値の誤差は、ループ回数設定時間に要する時間と、ス
テージ回路および発振器の誤差である。なお、本実施例
では、説明を簡単にするために、マシンサイクルを延長
して１００ｎＳとしたが、切れの悪いマシンサイクルの
場合には、ダミーステップとクロック延長数で最適化を
図ることができる。そして、この場合でも、通常の命令
で実現するよりは、格段に精度のよいソフトウェアタイ
マを実現できる。さらに、精度が必要な場合には、上記
ループをマイクロ命令のみで設定可能なハードウェアタ
イマを使用すれば、精度の向上が可能である。The errors in the timer value caused by the software timer command in this embodiment are the time required for setting the number of loops and errors in the stage circuit and oscillator. Note that in this example, the machine cycle was extended to 100 nS to simplify the explanation, but in the case of a slow machine cycle, optimization can be achieved by using dummy steps and the number of clock extensions. . Even in this case, it is possible to realize a software timer that is much more accurate than that achieved using ordinary instructions. Furthermore, if accuracy is required, the accuracy can be improved by using a hardware timer that can be set using only microinstructions in the loop.

〔発明の効果〕 以上説明したように、本発明によれば、異なる機種でも
、規定範囲内の命令実行時間で実行できるソフトウェア
タイマを備えることができるので、ソフトウェアタイマ
を持つプログラムの互換性を維持することが可能である
。[Effects of the Invention] As explained above, according to the present invention, even different models can be equipped with a software timer that can execute instructions within a specified range of execution time, thereby maintaining compatibility of programs equipped with a software timer. It is possible to do so.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例を示す情報処理装置のブロッ
ク図、第２図は本発明で使用されるソフトウェアタイマ
命令の仕様を示す図、第３図は本発明におけるマイクロ
命令の動作フローチャートである。 １：中央処理装置、２：マイクロ命令レジスタ、３：ス
テージ生成回路、４：命令フェッチユニット、５：命令
デコードユニット、６：アドレス演算ユニット、７：オ
ペランドフェッチユニット、８：演算ユニット、７：オ
ペランドフェッチユニット、８：演算ユニット、９ニオ
ペランドライドユニツト。 第 図FIG. 1 is a block diagram of an information processing device showing an embodiment of the present invention, FIG. 2 is a diagram showing the specifications of a software timer instruction used in the present invention, and FIG. 3 is an operation flowchart of a microinstruction in the present invention. It is. 1: Central processing unit, 2: Micro instruction register, 3: Stage generation circuit, 4: Instruction fetch unit, 5: Instruction decode unit, 6: Address operation unit, 7: Operand fetch unit, 8: Operation unit, 7: Operand Fetch unit, 8: Arithmetic unit, 9 operand drive unit. Diagram

Claims (1)

【特許請求の範囲】[Claims] １、プログラム実行状態とスーパバイザ制御状態のいず
れかの動作状態にあり、かつ割込みにより状態を変化す
る情報処理装置において、タイマの単位を指示したソフ
トウェアタイマ命令コードを解読した後、指定されたタ
イマ値をカウントするカウント値をアキュムレータにロ
ードするとともに、該命令を実行するマイクロ命令群に
分岐すると、該マイクロ命令群は上記タイマの単位と１
ステージ時間に応じたループ回数および上記アキュムレ
ータの値をカウントダウンすることにより、該情報処理
装置に合致したマシンサイクルの延長を実行して、自己
ループを続行し、該ループする期間中、マシンサイクル
の変更を伴うメモリアクセスの発行を中止するとともに
、優先順位の高い割込み要因以外の割込み要求の受付け
も中止するようにしたことを特徴とする情報処理装置の
制御方法。1. In an information processing device that is in either the program execution state or the supervisor control state and whose state changes due to an interrupt, after decoding the software timer instruction code that indicates the timer unit, the specified timer value is When loading the count value for counting into the accumulator and branching to the microinstruction group that executes the instruction, the microinstruction group is divided into units of the timer and 1
By counting down the number of loops according to the stage time and the value of the accumulator, the machine cycle is extended in accordance with the information processing device to continue the self-loop, and during the loop period, the machine cycle is changed. 1. A method for controlling an information processing apparatus, characterized in that the issuance of a memory access accompanied by an interrupt is stopped, and the acceptance of an interrupt request other than a high-priority interrupt factor is also stopped.