JPH0279569A - Still video camera - Google Patents

Abstract

PURPOSE:To attain operating timing control with high accuracy by calculating the time inhibiting readout based on a set shutter speed, using a timer means when the time is shorter than one period of a period signal and counting a synchronizing signal when the time is longer than one period. CONSTITUTION:When an exposure time is less than 1V, a 1ms timer is started to raise a field shift inhibit signal TH and when the 1ms timer expires, the field shift inhibit signal TH raises to an H level to inhibit the field shift signals FSA, FSB from being entered in the readout control circuit 17 and clearing processing of the photodetection section of a pickup device is implemented. When the exposure time is 1V or over, the counter CNT is incremented at each leading of the reference signal VD till the count reaches a multiple N4 being a multiple of 1V and the exposure time and the inhibit time are counted by 1V each.

Description

【発明の詳細な説明】 発明の要約 スチル・ビデオ・カメラにおいて、撮像した被写体像を
表わす映像信号のビデオ・フロッピィへの書込みは、ビ
デオ・フロッピィが１回転する間、すなわち位相パルス
ＰＧと次の同パルスＰＧとの間で行なわれる。位相パル
スＰＧが発生した直後に電子撮像デイバイスから映像信
号を読出すためのフィールド・シフト番パルスＦＳが出
力される。DETAILED DESCRIPTION OF THE INVENTION Summary of the Invention In a still video camera, a video signal representing a captured image of a subject is written to a video floppy during one rotation of the video floppy, that is, during one rotation of the video floppy, in other words, during one rotation of the video floppy, the phase pulse PG and the next This is performed between the pulse PG and the same pulse PG. Immediately after the phase pulse PG is generated, a field shift number pulse FS for reading out a video signal from the electronic imaging device is output.

このフィールド・シフト・パルスＦＳによる電子撮像デ
イバイスからの読出しはシャッタが開いている間は禁止
される。この読出し禁止時間は設定されたシャッタ速度
（露光時間）に基づいて算出される。シャッタ速度は１
／１０００秒、１／２５０秒等の速い速度から１／２秒
程度の遅い速度まであるので、禁止時間もまた広い範囲
にわたる。このような広い範囲の禁止時間を計時するた
めに。Reading from the electronic imaging device using this field shift pulse FS is prohibited while the shutter is open. This read prohibition time is calculated based on the set shutter speed (exposure time). Shutter speed is 1
Since there are speeds ranging from fast speeds such as /1000 seconds and 1/250 seconds to slow speeds of about 1/2 second, the prohibited time also covers a wide range. In order to time the prohibition time for such a wide range.

短い時間を高精度に計時できるタイマ手段と、長い時間
を計時するために位相パルスＰＧに同期した同期信号を
計数する手段とを設け、これらの手段を組合せて常に高
精度に計時できるようにした。A timer means that can time a short time with high precision and a means that counts a synchronization signal synchronized with a phase pulse PG to time a long time are provided, and by combining these means, it is possible to always measure time with high precision. .

発明の背景 技術分野 この発明は、シャッタを用いた撮像が可能なスチル・ビ
デオ・カメラ（電子スチル・カメラともいう）に関する
。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a still video camera (also referred to as an electronic still camera) capable of capturing images using a shutter.

従来技術とその問題点 スチル牽ビデオφカメラではシャッタを用いることによ
り、電子撮像デイバイスにおける電荷の蓄積時間を制御
することが可能である。シャッタが開いている間は撮像
デイバイスにおける電荷蓄積が行なわれているから、撮
像デイバイスからの読出しが禁止される。シャッタが閉
じられると。Prior Art and its Problems By using a shutter in a still video camera, it is possible to control the charge accumulation time in an electronic imaging device. Since charge is being accumulated in the imaging device while the shutter is open, reading from the imaging device is prohibited. when the shutter is closed.

所定のタイミングで撮像デイバイスからの電荷の読出し
、読出されたスチル・ビデオ信号のビデオ・フロッピィ
（磁気ディスク）への記録が行なわれる。At predetermined timing, charges are read from the imaging device and the read still video signal is recorded on a video floppy (magnetic disk).

撮像デイバイスからの信号電荷の読出しを禁止する時間
は、好ましくはシャッタが現実に開いている時間であり
、これはシャッタの先幕のラッチ解除から後幕のラッチ
解除までの時間とは若干具なるが、シャッタのこれらの
駆動制御と密接に関係している。シャッタ速度は撮影環
境、撮影条件、設定モード等に応じて異なり、一般には
１／１０００秒（または１／２５０秒）という比較的高
速から１／２秒（場合によっては１秒、２秒等）という
低速まで設定可能である。１／１０００秒の時間を計時
するためには高精度の計時手段が必要であるが、この計
時手段によって１／２秒という長い時間を計時しようと
すると誤差が累積されるという問題がある。たとえば誤
差０．２％で１／２５０秒を計時できるタイマ手段で１
／２秒を計時しようとすると、このタイマ手段のセット
、リセットを数多く繰返さなければならないので、その
ために要する時間が新たな誤差として累積されて最終的
に１０ｍ　ｓ以上の誤差が生じる。この誤差は１フイー
ルドの映像信号の読出／書込時間に相当するＩＶ（１／
６０秒−１８．７ｍ　ｓ　）に近く、スチル伊ビデオ・
カメラにおける動作タイミングを大きく狂わせてしまう
おそれがある。The time during which signal charge reading from the imaging device is inhibited is preferably the time during which the shutter is actually open, which is slightly different from the time from unlatching of the front curtain of the shutter to unlatching of the rear curtain of the shutter. is closely related to these drive controls of the shutter. Shutter speed varies depending on the shooting environment, shooting conditions, setting mode, etc., and generally ranges from a relatively high speed of 1/1000 seconds (or 1/250 seconds) to 1/2 second (1 second, 2 seconds, etc. in some cases). It is possible to set up to a low speed. In order to time a time of 1/1000 seconds, a highly accurate time measurement means is required, but when this time measurement means attempts to time a time as long as 1/2 second, there is a problem in that errors accumulate. For example, with a timer that can measure 1/250 seconds with an error of 0.2%,
In order to measure /2 seconds, the timer means must be set and reset many times, and the time required for this is accumulated as a new error, eventually resulting in an error of 10 ms or more. This error is IV (1/
60 seconds - 18.7 m s), still video
There is a risk that the operation timing of the camera will be greatly disrupted.

発明の概要 この発明は、シャッタ速度に基づいて設定される撮像デ
イバイスからの読出し禁止時間が１／１０００秒、１／
２５０秒程度の比較的短い時間であっても、１／２秒程
度の比較的長い時間であっても常に正確に計時し、スチ
ル串ビデオ・カメラにおける動作タイミング制御を高精
度に行なうことができるようにすることを目的とする。SUMMARY OF THE INVENTION This invention provides a method for inhibiting reading from an imaging device, which is set based on the shutter speed, from 1/1000 seconds to 1/1000 seconds.
Whether it is a relatively short time of about 250 seconds or a relatively long time of about 1/2 second, it can always accurately measure the time and control the operation timing of still skewer video cameras with high precision. The purpose is to do so.

この発明によるスチル・ビデオ・カメラは、被写体像を
撮像するための電子撮像デイバイス、上記電子撮像デイ
バイスへの被写体光像の入射を制御するシャッタ、上記
電子撮像デイバイスからの映像信号の読出しを制御する
ためのフィールド・シフト信号を発生する手段、および
上記シャッタが開いている間、上記フィールド・シフト
信号による読出しを禁止する手段を備えている。そして
上記禁止手段が、設定されたシャッタ速度に基づいて読
出しを禁止すべき時間を算出する手段、および上記算出
された禁止時間が映像信号の記録開始に関係する同明信
号の一周期を基準として比較的短い場合にはタイマ手段
を用いて禁止時間を計時し、算出された禁止時間が上記
同期信号の一周期を基準として比較的長い場合には上記
同期信号を計数することにより上記禁止時間のうちの主
要時間を計時し、残りの端数時間をタイマ手段を用いて
計時する計時手段を含んでいることを特徴とする。A still video camera according to the present invention includes an electronic imaging device for capturing an image of a subject, a shutter for controlling incidence of a light image of the subject onto the electronic imaging device, and control for reading out a video signal from the electronic imaging device. and means for inhibiting reading using the field shift signal while the shutter is open. The prohibition means calculates a time during which reading should be prohibited based on a set shutter speed, and the calculated prohibition time is based on one cycle of the Domei signal related to the start of recording of the video signal. If the prohibited time is relatively short, a timer is used to measure the prohibited time, and if the calculated prohibited time is relatively long based on one period of the synchronizing signal, the prohibited time is counted by counting the synchronizing signals. The present invention is characterized in that it includes a timekeeping means for counting the main time and counting the remaining fractional time using a timer means.

この発明によると撮像デイバイスからの映像信号の読出
しを禁止するための時間が比較的短いときには上記タイ
マ手段を用いて計時しているから、このタイマ手段を高
精度のものとしておけば正確な計時が可能である。また
、禁止時間が比較的長い場合にはその主要時間を上記同
期信号を計数することにより計時している。同期信号は
スチル・ビデオ・カメラの全体的な動作に関係する基本
的な信号でありかつ正確な信号である。これにより禁止
時間の主要時間がスチル・ビデオ・カメラの全体的な動
作に関連して正確に計時されることになる。禁止時間の
残りの端数時間は上記のタイマ手段を用いて計時される
からこれもまた正確に計時され、しかもタイマ手段の動
作は１回のみ　−であるから誤差が累積されることもな
い。このようにして、上記禁止時間はそれが比較的短く
ても長くても常に正確に計時され、スチル・ビデオ・カ
メラにおけるタイミング制御を高精度に行なうことがで
きるようになる。According to this invention, when the time for inhibiting the reading of the video signal from the imaging device is relatively short, the timer means is used to measure the time, so if the timer means is made highly accurate, accurate timekeeping is possible. It is possible. Further, when the prohibited time is relatively long, the main time is measured by counting the synchronization signal. The synchronization signal is a fundamental and accurate signal related to the overall operation of a still video camera. This ensures that the main time of the inhibit time is accurately timed in relation to the overall operation of the still video camera. Since the remaining fractional hours of the prohibited time are timed using the above-mentioned timer means, they are also accurately timed, and since the timer means operates only once, there is no accumulation of errors. In this way, the prohibited time is always accurately measured, whether it is relatively short or long, and timing control in the still video camera can be performed with high precision.

実施例の説明 第１図はこの発明を説明する範囲で必要なスチル・ビデ
オ・カメラの電気的構成を示すブロック図であり、第２
図および第３図は第１図における信号を示すタイム・チ
ャートである。第２図はシャッタ速度（露光時間）がほ
ぼ１ｖよりも短い場合、第３図はシャッタ速度がほぼＩ
Ｖより長い場合（厳密には後述する）をそれぞれ示して
いる。この実施例のスチル・ビデオ・カメラはフレーム
記録が可能なものであり、第２図および第３図のタイム
・チャートはフレーム記録時の動作を示している。もち
ろんこの発明はフィールド記録のみしか行なえないスチ
ル・ビデオ・カメラにも適用可能である。DESCRIPTION OF EMBODIMENTS FIG. 1 is a block diagram showing the electrical configuration of a still video camera necessary for explaining the present invention, and FIG.
3 and 3 are time charts showing the signals in FIG. 1. Figure 2 shows a case where the shutter speed (exposure time) is shorter than approximately 1V, and Figure 3 shows a case where the shutter speed is approximately IV.
The cases where the length is longer than V (more precisely described later) are shown. The still video camera of this embodiment is capable of frame recording, and the time charts in FIGS. 2 and 3 show operations during frame recording. Of course, this invention can also be applied to still video cameras that can only perform field recording.

このスチル・ビデオ・カメラの全体的な動作はシステム
制御袋１１０によって統括される。システム制御装置＆
１０は、ＣＰＵ、メモリおよび必要なインターフェイス
回路から構成されている。The overall operation of this still video camera is supervised by a system control bag 110. System controller &
10 consists of a CPU, memory, and necessary interface circuits.

磁気記録媒体としてのビデオ・フロッピィ１には複数（
たとえば５０）本のトラック（たとえばトラック・ピッ
チ１００μｍ）が同心円状に設けられており、撮影処理
によって、１または２トラツクに１フイールドまたは１
フレ一ム分（ｌ駒分）のＦＭ変調されたカラー・ビデオ
信号（輝度信号。The video floppy 1 as a magnetic recording medium has multiple (
For example, 50) tracks (for example, track pitch 100 μm) are provided concentrically, and depending on the imaging process, 1 or 2 tracks may have 1 field or 1 track.
One frame (l frame) of FM-modulated color video signal (luminance signal).

色差信号等を含む）が磁気記録される。ビデオ・フロッ
ピィ１の磁気記録面上に同心円状に設けられた５０本の
トラックには、外側のものから順にＮｏ、１〜Ｎｏ、５
０までのトラックＮｏ、かつけられている。(including color difference signals, etc.) are magnetically recorded. The 50 tracks arranged concentrically on the magnetic recording surface of the video floppy 1 are numbered 1 to 5 in order from the outside.
Track numbers up to 0 are assigned.

ビデオ会フロッピィ１を回転駆動するためのディスク・
モータ３はサーボ制御回路５によって回転制御される。A disk for rotating the video conference floppy 1.
The rotation of the motor 3 is controlled by a servo control circuit 5.

すなわちディスク・モータ３の回転数は周波数発生器４
によって検出され、この周波数発生器４から出力される
。モータ３の回転数に比例した周波数の検出信号はサー
ボ制御回路５に入力する。サーボ制ｇａ回路５は、一定
周波数の基準クロック信号および検出器４から入力する
周波数検出信号に基づいて、モータ３を一定回転数（た
とえば３．８００ｒ、Ｌｌ、）で定速回転するように制
御する。サーボ制御回路５はまた。システム制御装置Ｉ
Ｏからの指令に応じてモータ３の起動、停止を行なう。In other words, the rotation speed of the disk motor 3 is determined by the frequency generator 4.
and is output from this frequency generator 4. A detection signal with a frequency proportional to the rotation speed of the motor 3 is input to the servo control circuit 5. The servo control GA circuit 5 controls the motor 3 to rotate at a constant speed (for example, 3.800r, Ll, etc.) based on a constant frequency reference clock signal and a frequency detection signal input from the detector 4. do. Also the servo control circuit 5. System controller I
The motor 3 is started and stopped according to commands from O.

ビデオ・フロッピィｌの所定トラックに撮像した被写体
のスチル・ビデオ信号等を書込むための磁気へラド２（
フレーム記録が可能となるように相互に隣接トラックに
位置する間隔で２個設けられている）は、その移送駆動
制御装置（図示略）によってビデオ・フロッピィ１の径
方向に移動自在に支持されかつ同方向に移送制御される
。この移送駆動制御装置はステップ・モータおよびその
ドライバを含む゛。システム制御装置ＩＯは、磁気へラ
ド２の移送方向および移送量についての指示を移送駆動
制御装置に与える。A magnetic disk 2 (
The floppy disks (two of which are provided at intervals so as to be located on adjacent tracks to enable frame recording) are supported so as to be movable in the radial direction of the video floppy disk 1 by a transfer drive control device (not shown). Transfer is controlled in the same direction. The transfer drive controller includes a step motor and its driver. The system control device IO gives instructions regarding the direction and amount of transfer of the magnetic helad 2 to the transfer drive control device.

ビデオ・フロッピィ１のコアには、チャフキング用永久
磁石の漏洩磁束を検出してビデオ・フロッピィ１が所定
角度位置に至ったときに位相検出信号を出力する位相検
出器６が近接している。Close to the core of the video floppy 1 is a phase detector 6 that detects leakage magnetic flux of the chaffing permanent magnet and outputs a phase detection signal when the video floppy 1 reaches a predetermined angular position.

この位相検出器６の出力検出信号は位相パルス発生回路
（波形整形回路）７で波形整形されて位相パルスＰＧと
して出力され、システム制御装置１０、およびタイミン
グ発生回路１８に入力する。位相パルスＰＧはビデオ・
フロッピィ１の一回転ごとに１個発生することになる。The output detection signal of the phase detector 6 is waveform-shaped by a phase pulse generation circuit (waveform shaping circuit) 7, outputted as a phase pulse PG, and inputted to the system control device 10 and the timing generation circuit 18. Phase pulse PG is video
One item is generated every time the floppy disk 1 rotates.

ビデオ・フロッピィ１が定常回転数（３，８０Ｏｒ、ｐ
、ｍ、）で回転しているときには位相パルスＰＧの周期
は１／６０秒（１６，７ｍ　ｓ　）であり、１ｖ（垂直
走査期間）に相当する。Video floppy 1 has a steady rotation speed (3.80 Or, p
, m, ), the period of the phase pulse PG is 1/60 second (16,7 m s ), which corresponds to 1 v (vertical scanning period).

撮像光学系は、被写体像を結像させるための撮像レンズ
系、絞り（いずれも図示路）、シャッタ１１等から構成
されている。シャッタ１１の先幕、後幕のラッチ解除、
その巻上げは、シャッタ・モータを含むシャッタ駆動装
置１Ｂによって実行される。シャッタ駆動装置ＩＢはシ
ステム制御装置１０によって制御される。すなわち、シ
ステム制御装置１０からシャッタ駆動装置１６に対して
シャッタ制御信号ＴＳが与えられる。この制御信号ＴＳ
はシャッタ・レリーズ・ボタン（図示路）の押下後の後
述する所定のタイミングで出力され、露光時間Ｔ　　の
間Ｈレベルになる。シャッタ駆動装置ｘｐ １Ｇは制御信号ＴＳの立上りで先幕のラッチを外して先
幕を走らせ（先幕スタート）、立下りで後幕のラッチを
外して後幕を走らせる（後幕スタート）。The imaging optical system includes an imaging lens system for forming a subject image, an aperture (all shown in the figure), a shutter 11, and the like. Release the latch of the front curtain and rear curtain of the shutter 11,
The winding is performed by a shutter drive device 1B including a shutter motor. Shutter drive device IB is controlled by system controller 10. That is, a shutter control signal TS is provided from the system control device 10 to the shutter drive device 16. This control signal TS
is output at a predetermined timing, which will be described later, after the shutter release button (path shown) is pressed, and remains at the H level during the exposure time T. The shutter drive device xp 1G unlatches the leading curtain and runs the leading curtain at the rising edge of the control signal TS (front curtain start), and unlatches the trailing curtain at the falling edge of the control signal TS to run the trailing curtain (trailing curtain start).

撮像光学系の焦点面には、たとえばＣＯＤなどの２次元
撮像セル・アレイからなる３原色用の固体電子撮像デイ
バイス１２が配置されている。この撮像デイバイス１２
は飛越走査による１フレーム２フイールド分の蓄積電荷
の読出しが可能なもの。At the focal plane of the imaging optical system, a solid-state electronic imaging device 12 for three primary colors is arranged, for example, a two-dimensional imaging cell array such as a COD. This imaging device 12
It is possible to read out accumulated charges for two fields in one frame using interlaced scanning.

たとえばインターライン転送方式の撮像デイバイスであ
る。撮像デイバイス１２の暗電流またはシャッタ１１が
開いている間に蓄積された画像データは、タイミング発
生回路１８から発生する各種のタイミング信号を用いて
読出し制御回路１７の制御の下にシリアルなビデオ信号
として読出される。For example, it is an imaging device using an interline transfer method. The dark current of the imaging device 12 or the image data accumulated while the shutter 11 is open is converted into a serial video signal under the control of the readout control circuit 17 using various timing signals generated from the timing generation circuit 18. Read out.

タイミング発生回路１８は、入力する位相パルスＰＧに
同期しかっこの位相パルスＰＧよりもわずかに遅れた垂
直基準信号ＶＤを発生する。この基準信号ＶＤはシステ
ム制御装置ＩＯに与えられる。The timing generation circuit 18 generates a vertical reference signal VD that is synchronized with the input phase pulse PG and slightly delayed from the parenthesized phase pulse PG. This reference signal VD is given to the system controller IO.

システム制御装置ＩＯはこの基準信号ＶＤと位相パルス
ＰＣを基準タイミングとして用いて各種の制御を行なう
。垂直基準信号ＶＤの一周期は１ｖに等しくこれを記号
ＴＶＤで表わす。The system control device IO performs various controls using the reference signal VD and phase pulse PC as reference timing. One period of the vertical reference signal VD is equal to 1v, which is represented by the symbol TVD.

タイミング発生回路１８はまた垂直基準信号ＶＤよりも
わずかに遅れかつ位相パルスＰＧの周期の２倍の周期を
もつ第１フイールド（フィールドＡ）のフィールド・シ
フト信号ＦＳＡ、第２フィールド（フィールドＢ）のフ
ィールド・シフト信号ＦＳＢ、およびフィールド・イン
デックス信号Ｆｌを発生する。フィールド・シフト信号
ＦＳＡとＦＳＢは交互に繰返すパルス信号で、後述する
禁止ゲート２１．２２を経て読出し制御回路１７に与え
られる。この禁止ゲート２１．２２はシステム制御装置
ｌＯから出力されるフィールド・シフト禁止信号ＴＨに
よって制御される。この信号ＴＨがＨレベルのときに信
号ＦＳＡとＦＳＢの回路１７への付与が禁止される。ま
たこれらの信号ＦＳＡ。The timing generation circuit 18 also generates a field shift signal FSA for the first field (field A) and a field shift signal FSA for the second field (field B), which is slightly behind the vertical reference signal VD and has a period twice that of the phase pulse PG. A field shift signal FSB and a field index signal Fl are generated. Field shift signals FSA and FSB are pulse signals that repeat alternately and are applied to read control circuit 17 via inhibit gates 21 and 22, which will be described later. The inhibit gates 21, 22 are controlled by a field shift inhibit signal TH output from the system controller IO. When signal TH is at H level, application of signals FSA and FSB to circuit 17 is prohibited. Also these signals FSA.

ＦＳＢはＯＲ回路２４を経てフィールド・シフト信号Ｆ
Ｓ（信号ＦＳは信号ＦＳＡ、ＦＳＢの総称である）とし
てシステム制御装置１０に入力する。FSB is the field shift signal F via the OR circuit 24.
S (signal FS is a generic term for signals FSA and FSB) and is input to the system control device 10.

フィールド会インデックス信号ＦＩはフィールド・シフ
ト信号ＦＳＡ、ＦＳＢごとにＨレベルとＬレベルとの間
の反転を繰返すもので、ＬレベルのときにフィールドＡ
の読出しを、ＨレベルのときにフィールドＢの読出しを
それぞれ表わす。この信号ＦＩは読出し制御回路１７お
よびシステム制御装置ＩＯに与えられる。これらの信号
ＦＳＡ。The field index signal FI repeats inversion between H level and L level for each field shift signal FSA and FSB, and when it is at L level, field A
When the signal is at H level, reading from field B is shown. This signal FI is applied to read control circuit 17 and system controller IO. These signals FSA.

ＦＳＢ、Ｆｌは読出し制御回路で発生するようにしても
よい。FSB and Fl may be generated by the read control circuit.

さらにタイミング発生回路１８は撮像デイバイス１２か
らの画像データ読出しのための垂直同期信号Ｖ　　およ
び水平同期信号Ｈを発生し、これ５ｙｎｃ　　　　　　
　　　　　　　　　　　　　　　５ｙｎｃらの同期信号
は読出し制御回路１７に入力する。Furthermore, the timing generation circuit 18 generates a vertical synchronization signal V and a horizontal synchronization signal H for reading image data from the imaging device 12.
The synchronizing signals from 5ync and the like are input to the read control circuit 17.

撮像デイバイス１２がインターライン型のデイバイスの
場合には、読出し制御回路１７に与えられるフィールド
・シフト信号ＦＳＡ（転送パルス）によって、撮像デイ
バイス１２における第１フイールド目の受光部の蓄積電
荷がそれらに隣接する垂直転送ＣＣＤに瞬時に転送され
、その後ＩＶの期間にわたって水平同期信号とクロック
・パルス（各画素の読出しのためのパルス）にそれぞれ
同期して、垂直転送ＣＯＤから水平転送ＣＯＤへの転送
と水平転送ＣＯＤからのシリアル・ビデオ信号の出力と
が行なわれる。フィールド・シフト信号ＦＳＢが与えら
れたときには第２フイールド目の受光部の蓄積電荷が垂
直転送ＣＯＤに迅速に転送され、その後同じような読出
しが行なわれる。If the imaging device 12 is an interline type device, the field shift signal FSA (transfer pulse) given to the readout control circuit 17 causes the accumulated charge in the light receiving section of the first field in the imaging device 12 to be shifted adjacent to the field shift signal FSA (transfer pulse). The data is instantaneously transferred to the vertical transfer CCD, and thereafter transferred from the vertical transfer COD to the horizontal transfer COD in synchronization with the horizontal synchronization signal and the clock pulse (pulse for reading each pixel) over a period of IV. A serial video signal is output from the transfer COD. When the field shift signal FSB is applied, the charges accumulated in the light receiving section of the second field are quickly transferred to the vertical transfer COD, and then similar reading is performed.

撮像デイバイス１２から読出されたシリアルなスチル・
ビデオ信号（Ｒ，Ｇ、Ｂ）は記録信号処理回路１３に人
力する。信号処理回路１３は、入力するスチル・ビデオ
信号（Ｒ，Ｇ、Ｂ）の前置増幅回路、可変利得増幅回路
（ホワイト・バランス調整回路）、プロセス・マトリク
ス回路、ＦＭ変変調回路台合成路等を備えている。プロ
セス・マトリクス回路において輝度信号Ｙおよび２つの
色差信号Ｒ−Ｙ、Ｂ−Ｙが作成される。これらの色差信
号Ｒ−Ｙ、Ｂ−Ｙは次に線順次化回路でＩＨごとに線順
次化される。輝度信号Ｙおよび線順次化された色差信号
はプリエンファシス回路（図示路）を経て２つのＦＭ変
調回路においてそれぞれ異なる周波数帯域でＦＭ変調さ
れ９合成回路で合成される。Serial still images read out from the imaging device 12
The video signals (R, G, B) are input manually to the recording signal processing circuit 13. The signal processing circuit 13 includes a preamplification circuit for input still video signals (R, G, B), a variable gain amplification circuit (white balance adjustment circuit), a process matrix circuit, an FM modulation circuit stage synthesis path, etc. It is equipped with A luminance signal Y and two color difference signals RY and BY are created in the process matrix circuit. These color difference signals R-Y and B-Y are then line-sequentialized for each IH in a line-sequentialization circuit. The luminance signal Y and the line-sequential color difference signal pass through a pre-emphasis circuit (the path shown), are FM-modulated in two FM modulation circuits in different frequency bands, and are combined in nine synthesis circuits.

合成されたＦＭ変調スチル・ビデオ信号は記録増幅回路
１４で増幅されたのち、記録ゲート回路１５に人力する
。この記録ゲート回路１５はシステム制御装置１０から
後述する所定のタイミングで出力される記録信号ＲＥＣ
がＨレベルになったときに開かれる。この記録信号ＲＥ
Ｃは、フレーム記録の場合には位相パルスＰＧの連続す
る２周期にわたってＨレベルとなる。最初の１周期でフ
ィールドＡまたはＢのＦＭ変調されたスチル・ビデオ信
号が２個の磁気ヘッド２のうちの一方に与えられ、２番
目の１周期でフィールドＢまたはＡのＦＭ変調されたス
チル中ビデオ信号が他方の磁気ヘッドに与えられること
により、ビデオφフロッピィ１の２つのトラックにわた
って１トラツク１フイ一ルド分ずつ記録が行なわれる。The synthesized FM modulated still video signal is amplified by a recording amplifier circuit 14 and then input to a recording gate circuit 15 . This recording gate circuit 15 receives a recording signal REC output from the system control device 10 at a predetermined timing, which will be described later.
It is opened when becomes H level. This recording signal RE
In the case of frame recording, C remains at H level for two consecutive periods of the phase pulse PG. In the first period, the FM-modulated still video signal of field A or B is applied to one of the two magnetic heads 2, and in the second period, the FM-modulated still video signal of field B or A is applied to one of the two magnetic heads 2. By applying the video signal to the other magnetic head, recording is performed over two tracks of the video φ floppy 1, one track per one field.

シャッタ１１が開いている間は撮像デイバイス１２への
肢写体光像を表わす信号電荷の蓄積が行なわれているか
ら、撮像デイバイス１２からの読出しが禁止される。す
なわちシャッタ１１が開いている間禁止ゲート２１．２
２が閉じられ、フィールド・シフト信号ＦＳＡ、ＦＳＢ
の読出し制御回路１７への付与が禁止される。シャッタ
が開いている間とはシャッタ１１が現実に開放されてい
る時間帯である。While the shutter 11 is open, signal charges representing the limb photographic image are being accumulated in the imaging device 12, and reading from the imaging device 12 is prohibited. That is, while the shutter 11 is open, the prohibition gate 21.2
2 is closed and field shift signals FSA, FSB
is prohibited from being applied to the read control circuit 17. The period during which the shutter is open is the time period during which the shutter 11 is actually open.

また位相パルスＰＧからフィールド争シフト信号ＦＳま
での間においては、上記の読出し禁止の解除（フィール
ド・シフト禁止信号ＴＨの立下り）が行なわれないよう
に制御される。記録ゲート回路１５は位相パルスＰＧを
基準として制御されるとともに、上記の読出し禁止が解
除された直後に開かれる。すなわち、撮像デイバイス１
２からの読出しＹ止が解除されると、その直後の位相パ
ルスＰＧから次の位相パルスＰＧまでが１フイ一ルド分
のスチル・ビデオ信号の記録期間になり１次の次の位相
パルスＰＣまでが１フレ一ム分のスチル・ビデオ信号の
記録期間になる。したがって。Further, during the period from the phase pulse PG to the field shift signal FS, control is performed so that the above-mentioned read prohibition is not released (fall of the field shift prohibition signal TH). The recording gate circuit 15 is controlled based on the phase pulse PG, and is opened immediately after the above-mentioned read prohibition is released. That is, the imaging device 1
When the readout Y stop from 2 is released, the period from the phase pulse PG immediately after that to the next phase pulse PG becomes the recording period of the still video signal for one field, until the next phase pulse PC of the 1st order. is the recording period of the still video signal for one frame. therefore.

もし位相パルスＰＧからフィールド・シフト信号ＦＳま
での間に読出し禁止が解除されてフィールド・シフト信
号ＦＳＡまたはＦＳＢが読出し制御回路１７に与えられ
ると、このフィールド争シフト信号によって撮像デイバ
イス１２からの信号電荷の読出しが開始されるにもかか
わらず、記録は次の位相パルスＰＧまで約１ｖの期間待
たなければならないという事態が生じるからである。If the read inhibit is released and the field shift signal FSA or FSB is applied to the read control circuit 17 between the phase pulse PG and the field shift signal FS, this field shift signal causes the signal charge from the imaging device 12 to be This is because a situation occurs in which recording has to wait for a period of approximately 1 V until the next phase pulse PG even though reading of the phase pulse PG has started.

位相パルスＰＧかられずかに遅れて基準信号ＶＤが、基
準信号ＶＤかられずかに遅れてフィールド・シフト信号
ＦＳがそれぞれ発生する。位相パルスＰＧからフィール
ド争シフト信号ＦＳまで、用いる撮像デイバイス１２に
よっても異なるが、約１．２　ｍ　ｓである。この実施
例では常に基準信号ＶＤ間の中間位置で読出し禁止が解
除されるように（信号ＴＨが立下るように）設定される
。A reference signal VD is generated slightly behind the phase pulse PG, and a field shift signal FS is generated slightly behind the reference signal VD. The time from the phase pulse PG to the field shift signal FS is about 1.2 ms, although it varies depending on the imaging device 12 used. In this embodiment, the setting is such that read prohibition is always canceled (signal TH falls) at an intermediate position between reference signals VD.

信号ＶＤの一周期は約１６．７ｍ　ｓであるから、この
実施例では基準信号ＶＤから８ｍｓの時間が経過したと
きにフィールド・シフト信号ＴＨを立下げるようにして
いる。８ｍｓの時間はタイマ（後述する８ｍｓタイマ）
で計時される。Since one period of the signal VD is approximately 16.7 ms, in this embodiment, the field shift signal TH falls when 8 ms has elapsed since the reference signal VD. The 8ms time is a timer (8ms timer described later)
is timed.

さらに露光時間およびフィールド・シフト（読出し）禁
止時間を計時する処理が２種類に分けられている。この
計時すべき時間がほぼ１ｖより°も短い場合にはタイマ
（後述するＴ３タイマ）によって計時される。計時すべ
き時間がほぼＩＶよりも長い場合には、基準信号ＶＤを
計数することによりＩ　Ｖ　−Ｔ　ＶＤの整数倍の時間
を計時し、　　ＩＶよりも短い残りの時間を上記タイマ
によって計時している。Furthermore, processes for measuring exposure time and field shift (reading) inhibition time are divided into two types. If the time to be measured is shorter than approximately 1V, the time is measured by a timer (T3 timer to be described later). If the time to be measured is approximately longer than IV, the time that is an integral multiple of IV-T VD is counted by counting the reference signal VD, and the remaining time shorter than IV is measured by the above-mentioned timer. There is.

第１図から第３図に加えて、第４図を参照して、フィー
ルド・シフト信号の禁止およびその解除処理について説
明する。第４図はシステム制御装置１０のＣＰＵによっ
て行なわれる処理であり。In addition to FIGS. 1 to 3, with reference to FIG. 4, the process of inhibiting and canceling the field shift signal will be explained. FIG. 4 shows the processing performed by the CPU of the system control device 10.

ここでは３種類のタイマ（Ｉｍｓタイマ、Ｔ３タイマお
よびｇｍｓタイマ）が用いられる。これらのタイマはシ
ステム制御装置１０内に設けられているものであり、も
ちろんメモリのエリアをタイマ　−として使用するもの
でもよい。これらのタイマは１つのタイマを兼用するも
のであってもよい。Three types of timers are used here (Ims timer, T3 timer and GMS timer). These timers are provided within the system control device 10, and of course a memory area may be used as the timer. These timers may also serve as one timer.

また、基準信号ＶＤを計数するためにカウンタＣＮＴが
用いられる。さらに各個別処理の終了を記憶するために
３種類のフラグＦｌ、Ｆ２．Ｆ３が設けられている。Further, a counter CNT is used to count the reference signal VD. Furthermore, three types of flags Fl, F2 . F3 is provided.

シャッタ・レリーズ・ボタンからの人力があるとシステ
ム制御装置ＩＯのＣＰＵは測光素子（図示路）からの入
射光量測定結果に基づいてシャッタ速度（露光時間Ｔ　
　）を算出する（ステップｘｐ ３１）。次に露光開始（先幕スタート、すなわちシャッ
タ制御信号ＴＳの立上り）直後の基準信号ＶＤから後幕
閉鎖までの時間Ｔ　　をＴｏｐｅｎ　　　　　ｏｐｅｎ −Ｔ　　　−Ｔ　　＋Ｔ２１こより求める（ステップｅ
ｘｐ　　　　　１ ３２）。ここでＴ１は先幕スタートから基準信号ＶＤま
での時間であり、Ｔ２は後幕スタートから後幕が完全に
閉鎖するまでの時間であり、これらの時間はシャッタの
特性によって定まる。When there is a human input from the shutter release button, the CPU of the system controller IO determines the shutter speed (exposure time T
) is calculated (step xp 31). Next, the time T from the reference signal VD immediately after the start of exposure (first curtain start, that is, the rising edge of the shutter control signal TS) to the closing of the second curtain is determined from Topen open −T −T +T21 (step e
xp 1 32). Here, T1 is the time from the start of the front curtain to the reference signal VD, and T2 is the time from the start of the rear curtain until the rear curtain is completely closed, and these times are determined by the characteristics of the shutter.

この実施例では、基準信号ＶＤを基準としてシャッタを
開くタイミングがあらかじめ定められている。すなわち
、シャッタの先幕をスタートさせるタイミングは、シャ
ッタの先幕の実際の解放が基準信号ＶＤの１ａｓｓ後に
なるように定められ。In this embodiment, the timing for opening the shutter is determined in advance based on the reference signal VD. That is, the timing for starting the front curtain of the shutter is determined so that the actual release of the front curtain of the shutter occurs 1ass after the reference signal VD.

このタイミングで先幕のスタートが行なわれるように時
間Ｔｌが決定されている。したがって。The time Tl is determined so that the first curtain starts at this timing. therefore.

後に示すことになるが、１つ先行する基準信号ＶＤから
Ｔ。−ＴＶＤ　　”Ｉの時間が経過したときにシャッタ
の先幕のラッチ解除（信号ＴＳの立上り、先幕スタート
）が行なわれる。As will be shown later, the preceding reference signals VD to T. -TVD When the time period I has elapsed, the latch of the front curtain of the shutter is released (the signal TS rises, the front curtain starts).

続いて算出した時間Ｔ　　をＩＶの期間（Ｔ　Ｖ、）ｏ
ｐｅｎ で割って得られる商の整数部が求められる。この整数部
はＩＮＴ（Ｔ　　　／Ｔ　　）で表現すｎ、　　。Subsequently, the calculated time T is the period of IV (TV,)o
The integer part of the quotient obtained by dividing by pen is determined. This integer part is expressed as INT(T/T)n,.

ｏｐｅｎ　　　　ＶＤ （商が１未満の場合）または正の整数となる。そしてこ
の整数部に１を加えた値をＮ１とする（ステップ３３）
。１を加えているのは読出し禁止時間（信号ＴＨの立上
りから立下りまでの時間）をＩＶ延ばすためであり、こ
れは撮像デイバイスの垂直転送路および水平転送路の電
荷の掃出しを行なうための充分な時間を確保するためで
ある。この電荷の掃出しはフィールド・シフト信号とは
別の信号を用いて読出し制御回路１７によって行なわれ
る。垂直および水平転送路の電荷の掃出しくクリア）を
充分に行なわないと撮像した画像を表示したときにフリ
ッカ等を生じるおそれがあるが。open VD (if the quotient is less than 1) or a positive integer. Then, the value obtained by adding 1 to this integer part is set as N1 (step 33)
. The reason for adding 1 is to extend the read inhibit time (the time from the rise to the fall of the signal TH) by IV, which is sufficient to sweep out the charges in the vertical transfer path and horizontal transfer path of the imaging device. This is to ensure sufficient time. This charge sweep is performed by the read control circuit 17 using a signal different from the field shift signal. If the charges in the vertical and horizontal transfer paths are not sufficiently swept away, flickering may occur when the captured image is displayed.

この１ｖ期間の間に掃出しを行なうことによってこのよ
うな問題の発生が防止される。By performing sweeping during this 1v period, such problems can be prevented from occurring.

さらにステップ３３で求めた値Ｎ１が偶数か奇数かが判
定される（ステップ３４）。値Ｎｌが奇数ならば読出し
禁止時間をさらに１ｖ延ばすために。Further, it is determined whether the value N1 obtained in step 33 is an even number or an odd number (step 34). If the value Nl is an odd number, the read prohibition time is further extended by 1v.

値Ｎ１に１を加算する。これは禁止されるフィールド・
シフトやパルスＦＳＡとＦＳＢの数を等しくするためで
ある。撮像デイバイスでは常に暗電流が発生している。Add 1 to the value N1. This is a prohibited field.
This is to make the numbers of shifts and pulses FSA and FSB equal. Dark current is always generated in imaging devices.

一方、フレーム記録の場合には撮像デイバイスからの読
出しはフィールドごとに行なわれる。第１フイールドに
おける暗電流のレベルと第２フイールドにおける暗電流
のレベルとの間に差があるビデオ信号は、それをＣＲＴ
等の表示装置に再生表示したときにフリッカを生じ画像
が見苦しくなるおそれがある。そこで、暗電流が蓄積さ
れる読出し禁止時間帯を第１フイールドと第２フイール
ド（フィールドＡとフィールドＢ）とで等しくすること
により、暗電流の差を零ないしはそれに近い値に抑える
のである。On the other hand, in the case of frame recording, reading from the imaging device is performed field by field. A video signal with a difference between the level of dark current in the first field and the level of dark current in the second field is
When reproduced and displayed on a display device such as, flickering may occur and the image may become unsightly. Therefore, the difference in dark current is suppressed to zero or a value close to zero by making the read prohibition time period during which dark current is accumulated equal in the first field and the second field (field A and field B).

処理の関係上、先頭の（先幕スタート直後の）基準信号
ＶＤも計数するために値Ｎ１にさらに１を加える。この
結果、値Ｎｔが奇数のときには（第２図に示す場合に該
当）これに２を加え、この加算結果をＮ２と置き（ステ
ップ３５）、偶数の場合には値Ｎ　に１を加え、その加
算結果をＮ２と置く　（ステップ３６）。Due to processing reasons, 1 is added to the value N1 in order to also count the reference signal VD at the beginning (immediately after the start of the first curtain). As a result, if the value Nt is an odd number (corresponding to the case shown in Figure 2), add 2 to it and set the result of this addition as N2 (step 35); if it is an even number, add 1 to the value N and The addition result is set as N2 (step 36).

続いて、露光時間（厳密には先幕スタート直後の信号Ｖ
Ｄから後幕スタートまでの時間、すなわちＴ　　　−Ｔ
Ｉ）７：ｌ＜ＩＶ未満か、ＩＶ以上か。Next, the exposure time (strictly speaking, the signal V immediately after the start of the first curtain)
The time from D to the start of the second curtain, that is, T - T
I) 7: l<Is it less than IV or more than IV?

ｅｘｐ ＩＶ以上ならば１ｖの何倍の時間にあたるかをＩＮＴ（
（Ｔ　　　−Ｔ　　）／ＴｖＤ＋　により求め。If exp IV or more, calculate how many times the time is 1v (INT)
Determined by (T − T )/TvD+.

ｅｘｐ　　　１ この結果をＮ３とする（ステップ３７）。exp 1 This result is set as N3 (step 37).

Ｎ３−０ならば（ステップ３８でＹＥＳ　、第２図に示
す場合に該当）、さらにＮ４−０とおき（基準信号ＶＤ
を計数しない）、Ｔ３タイマで計時すべき時間Ｔ　とし
て露光時間Ｔ　　がセットされる３　　　　　　　　　
ｅｘｐ （ステップ３９．４０）。If it is N3-0 (YES in step 38, applicable to the case shown in FIG. 2), then set it to N4-0 (reference signal VD
3), the exposure time T is set as the time T to be measured by the T3 timer.
exp (step 39.40).

Ｎ３が０以外の整数の場合には（ステップ３８でＮＯ，
第３図に示す場合に該当）、Ｎ４として上記Ｎ３に１を
加えた値を採用する（ステップ４１）。ここで１を加え
るのは先幕スタート直後の基準信号ＶＤを計数するため
である。また。If N3 is an integer other than 0 (NO in step 38,
(corresponding to the case shown in FIG. 3), a value obtained by adding 1 to the above N3 is adopted as N4 (step 41). The reason why 1 is added here is to count the reference signal VD immediately after the start of the first curtain. Also.

（Ｔ−Ｔ）をＴｖＤで割って整数部を得たとｅｘｐ　　
　　　ｌ きの余り（端数）が求められ、この余りをＴ３タイマに
セットする（ステップ４２）。余りはＭＯＤｉ（Ｔ　　
　−Ｔ　　）／ＴｖＤｌで表現される。Divide (T-T) by TvD to get the integer part, exp
The remainder (fraction) of l is determined, and this remainder is set in the T3 timer (step 42). The remainder is MODi(T
−T )/TvDl.

ｅｘｐ　　　１ 上述したように先幕スタートの時点を決定するためにＴ
ｏ−１ｌＴｖＤ−ＴＩの演算を行なう（ステップ４３）
。そして、垂直基準信号ＶＤが立上ると（ステップ４４
）　、　Ｔｏタイマにステップ４３で算出した時間Ｔ。exp 1 As mentioned above, T is used to determine the start point of the first curtain.
Perform the calculation of o-1lTvD-TI (step 43)
. Then, when the vertical reference signal VD rises (step 44
), the time T calculated in step 43 in the To timer.

をセットしてタイマ動作を開始させる（ステップ４５）
。is set to start the timer operation (step 45).
.

基準信号ＶＤの立上りから時間Ｔ。が経過するとＴｏタ
イマがタイム・アップするので（ステップ４６）、シャ
ッタ制御信号ＴＳを立上げてシャッタの先幕のラッチを
外す（ステップ４７）。そして、基準信号ＶＤを計数す
るためのカウンタＣＮＴをクリアするとともに（ステッ
プ４８）、フラグＦｌ、Ｆ２およびＦ３をリセットする
（ステップ４９）。Time T from the rise of the reference signal VD. When the To timer expires (step 46), the shutter control signal TS is raised to unlatch the front curtain of the shutter (step 47). Then, the counter CNT for counting the reference signal VD is cleared (step 48), and the flags Fl, F2, and F3 are reset (step 49).

これ以降の処理は第２図の場合と、第３図の場合とに分
けて説明する。The subsequent processing will be explained separately for the case of FIG. 2 and the case of FIG. 3.

第２図の場合にはＮ４−０（ステップ３９）である。カ
ウンタＣＮＴの内容も０であるからステップ５２でＹＥ
Ｓとなり、Ｔ３タイマの動作が開始する（ステップ５３
）。この後、基準信号ＶＤが立上るので（ステップ５６
でＹＥＳ）、カウンタＣＮＴがインクレメントされ、そ
の内容は１となる（ステップ５７）。そこでステップ５
０に戻ってこのステップ５０でＹＥＳとなり、フィール
ド・シフト禁止信号ＴＨを立上げるために１ｍｓタイマ
をスタートさせる（ステップ５１）。In the case of FIG. 2, it is N4-0 (step 39). Since the contents of the counter CNT are also 0, the answer is YES in step 52.
S, and the T3 timer starts operating (step 53).
). After this, the reference signal VD rises (step 56
(YES), the counter CNT is incremented and its content becomes 1 (step 57). So step 5
Returning to 0, the result in step 50 becomes YES, and a 1 ms timer is started to raise the field shift inhibit signal TH (step 51).

ステップ５６でＮｏとなってステップ５８に進み、フラ
グＦ１はリセットされたままであるのでステップ５８で
ＹＥＳとなる。１ｍｓタイマがタイム壷アップすると（
ステップ５９でＹＥＳ）、　フィールド・シフト禁止信
号ＴＨをＨレベルに立上げて、フィールドφシフト信号
ＦＳＡ、ＦＳＢが読出し制御回路１７に入力するのを禁
止しくステップ６０）、信号ＴＨの立上げ処理が終った
ことを示すためにフラグＦ１がセットされる（ステップ
６１）。ステップ５Ｂの基準信号ＶＤの立上りと禁止信
号ＴＨの立上りとの間の１ｍｓの間にフィールド・シフ
ト信号（第２図ではＦＳＡ）が与えられて、撮像デイバ
イスの受光部のクリア処理が行なわれる。The answer in step 56 is NO, and the process proceeds to step 58. Since the flag F1 remains reset, the answer in step 58 is YES. When the 1ms timer increases the timer (
Step 59: YES), field shift prohibition signal TH is raised to H level to prohibit field φ shift signals FSA, FSB from being input to read control circuit 17 (Step 60), signal TH rise processing is performed. Flag F1 is set to indicate completion (step 61). A field shift signal (FSA in FIG. 2) is applied during 1 ms between the rise of the reference signal VD and the rise of the inhibition signal TH in step 5B, and the light receiving section of the imaging device is cleared.

第２図に示す場合には２次の基準信号ＶＤが立上る前に
Ｔ３タイマがタイム・アップするので。In the case shown in FIG. 2, the T3 timer times out before the secondary reference signal VD rises.

ステップ６６、６７でＹＥＳとなり、シャッタ制御信号
ＴＳが立下り、シャッタの後幕のラッチが外され（ステ
ップ６８）、フラグＦ３がセットされる（ステップ６９
）。YES in steps 66 and 67, the shutter control signal TS falls, the latch of the shutter rear curtain is released (step 68), and flag F3 is set (step 69).
).

またＮ　讃３（ステップ３３でＮ、−１，ステラプ３５
で２が加算される）であるから、その後信号ＶＤが２回
立上ってカウンタＣＮＴの内容が３になったときに（ス
テップ５６．５７の処理が２回繰返される）、カウンタ
ＣＮＴの計数値と値Ｎ２とが等しくなり（ステップ５４
でＹＥＳ）、　　８　ｍ　ｓタイマがスタートする（ス
テップ５５）。Also N san 3 (N, -1 at step 33, step 35
Then, when the signal VD rises twice and the contents of the counter CNT become 3 (the processes of steps 56 and 57 are repeated twice), the count of the counter CNT is The numerical value and the value N2 become equal (step 54
(YES), an 8 ms timer starts (step 55).

８ｍｓタイマがタイム−アップすると（ステップ６２．
６３でそれぞれｙｔ：ｓ）、　フィールド−シフト禁止
信号ＴＨがＬレベルに立下げられ（ステップ６４）、フ
ラグＦ２がセットされる（ステップ６５）。When the 8ms timer times up (step 62.
At step 63, the field shift inhibit signal TH is lowered to the L level (step 64), and the flag F2 is set (step 65).

すべてのフラグＦｌ、Ｆ２．Ｆ３がセットされたので（
ステップ７０）、すべての処理が終る。All flags Fl, F2. Since F3 is set (
Step 70), all processing ends.

次に第３図の場合について説明する。カウンタＣＮＴが
１になると、第２図の場合と同じように１ｍｓタイマが
スタートしくステップ５０．５１）　。Next, the case shown in FIG. 3 will be explained. When the counter CNT reaches 1, a 1 ms timer is started as in the case of FIG. 2 (step 50.51).

この１ｍｓタイマがタイム・アップしたときに禁止信号
ＴＨが立上げられる（ステップ５８〜ｆｉｌ）のは第２
図の場合と同じである。When this 1 ms timer times up, the inhibit signal TH is raised (steps 58 to fil).
Same as in the figure.

第３図の場合には値Ｎ４は０以外の整数である。したが
って、カウンタＣＮＴはその計数値がＮ４に達するまで
基準信号ＶＤの立上りごとにインクレメントされる（ス
テップ５８．５７）。これにより、露光時間および禁止
時間が１ｖごとに計時されていく。In the case of FIG. 3, the value N4 is an integer other than 0. Therefore, the counter CNT is incremented every time the reference signal VD rises until its count value reaches N4 (step 58.57). As a result, the exposure time and prohibition time are measured every 1v.

カウンタＣＮＴの内容が値Ｎ４に達するとＴ３タイマが
スタートする（ステップ５２．５３）。そして、Ｔ３タ
イマがタイム・アップすれば（ステップ６６、６７）　
、制御信号ＴＳが立下り後幕がスタートする（ステップ
６８．８９）。When the contents of the counter CNT reach the value N4, a T3 timer is started (steps 52 and 53). Then, if the T3 timer times up (steps 66 and 67)
, the control signal TS falls and the trailing curtain starts (step 68.89).

値Ｎ２は値Ｎ４よりも１または２′大きい整数である。Value N2 is an integer that is 1 or 2' larger than value N4.

したがって、さらに基準信号ＶＤが１回または２回立上
ってカウンタＣＮＴの内容が値Ｎ２に達すると、ｇｍｓ
タイマがスタートする（ステップ５４．５５）。そして
、この８ｍｓタイマがタイム・アップしたときに（ステ
ップ６２．６３）　、禁止信号ＴＨがＬレベルに立下げ
られる（ステップ８４、８５）。Therefore, when the reference signal VD rises once or twice and the contents of the counter CNT reach the value N2, the gms
A timer is started (steps 54.55). When the 8ms timer times up (steps 62 and 63), the inhibit signal TH is lowered to the L level (steps 84 and 85).

以上ですべてのフラグＦ１〜Ｆ３がセットされたことに
なり、すべての処理が終る。With the above, all flags F1 to F3 are set, and all processing ends.

フィールド・シフト禁止解除の後、記録信号ＲＥＣが立
上って撮像デイバイス■２がら読出された映像信号がビ
デオ・フロッピィ１に書込まれるのは第２図、第３図の
いずれの場合でも同じである。After the field shift prohibition is canceled, the recording signal REC rises and the video signal read from the imaging device 2 is written to the video floppy 1, which is the same in both Figures 2 and 3. It is.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明の実施例を示すものでスチル・ビデオ
・カメラの一部の電気的構成を示すブロック図、第２図
および第３図は第１図の電気回路におけるフィールド参
シフト禁止処理の動作を示すタイム・チャート、第４図
は同処理の手順を示すフロー・チャートである。 １０・・・システム制御装置。 １１・・・シャッタ。 １２・・・固体電子撮像デイバイス。 １６・・・シャッタ駆動装置。 １７・・・読出し制御回路。 １８・・・タイミング発生回路。 ２１、２２・・・禁止ゲート。 以　　上FIG. 1 shows an embodiment of the present invention, and is a block diagram showing a part of the electrical configuration of a still video camera. FIGS. 2 and 3 show field reference shift prohibition processing in the electric circuit of FIG. 1. FIG. 4 is a time chart showing the operation of this process, and FIG. 4 is a flow chart showing the procedure of the same process. 10... System control device. 11...Shutter. 12...Solid-state electronic imaging device. 16...Shutter drive device. 17...Reading control circuit. 18...Timing generation circuit. 21, 22... Forbidden gate. that's all

Claims (3)

【特許請求の範囲】[Claims] （１）被写体像を撮像するための電子撮像ディバイス、 上記電子撮像ディバイスへの被写体光像の入射を制御す
るシャッタ、 上記電子撮像ディバイスからの映像信号の読出しを制御
するためのフィールド・シフト信号を発生する手段、お
よび 上記シャッタが開いている間、上記フィールド・シフト
信号による読出しを禁止する手段を備え、 上記禁止手段が、 設定されたシャッタ速度に基づいて読出しを禁止すべき
時間を算出する手段、および 上記算出された禁止時間が映像信号の記録開始に関係す
る同期信号の一周期を基準として比較的短い場合にはタ
イマ手段を用いて禁止時間を計時し、算出された禁止時
間が上記同期信号の一周期を基準として比較的長い場合
には上記同期信号を計数することにより上記禁止時間の
うちの主要時間を計時し、残りの端数時間をタイマ手段
を用いて計時する計時手段、 を含んでいるスチル・ビデオ・カメラ。(1) An electronic imaging device for capturing a subject image, a shutter for controlling incidence of the subject light image onto the electronic imaging device, and a field shift signal for controlling readout of video signals from the electronic imaging device. and means for inhibiting readout by the field shift signal while the shutter is open, and the inhibiting means calculates a time during which readout should be inhibited based on a set shutter speed. , and if the calculated prohibited time is relatively short based on one cycle of the synchronization signal related to the start of recording of the video signal, the prohibited time is measured using a timer means, and the calculated prohibited time is set as the synchronization signal. If the signal is relatively long based on one period of the signal, the main period of the prohibited time is counted by counting the synchronization signal, and the remaining fractional time is measured using a timer means. A still video camera. （２）上記発生手段が、上記同期信号よりも少し遅れて
上記フィールド・シフト信号を発生するものであり、 上記算出手段は、上記禁止時間の終了時点が上記同期信
号から上記フィールド・シフト信号の発生までの期間に
おいて生じないように禁止時間を設定するものである、 特許請求の範囲第（１）項に記載のスチル・ビデオ・カ
メラ。(2) The generating means generates the field shift signal a little later than the synchronization signal; The still video camera according to claim 1, wherein the prohibition time is set so that the prohibition time does not occur during the period until the occurrence. （３）上記算出手段が上記禁止時間の終了時点を上記同
期信号間のほぼ中間時点に設定するものである、特許請
求の範囲第（２）項に記載のスチル・ビデオ・カメラ。(3) The still video camera according to claim (2), wherein the calculation means sets the end point of the prohibited time to approximately the middle point between the synchronization signals.