JPH0279092A - Gradation display control circuit - Google Patents

Abstract

PURPOSE:To make a gradational display where a flicker is suppressed by making frames corresponding to gradation data illuminate among all frames in a display unit. CONSTITUTION:The decoder part of a decoder/encoder 3 decodes phase number data and outputs a phase number detection signal corresponding to the phase number data and the encoder part selects components of the phase number detection signal corresponding to gradations and outputs them as encoded signals corresponding to the gradations. A selector 4 selects encoded signals corresponding to gradation codes and output them as frame modulation video signals FMV. Corresponding dots are turned on or off in each frame according to whether or not the signals FMV are ON or OFF. Consequently, a viewer who looks at a screen notices no flicker and multi-gradation representation is enabled.

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、単階調液晶・表示パネルにおける多階調表
示を実現する階調表示制御回路に関する。DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention relates to a gradation display control circuit that realizes multi-gradation display on a single-gradation liquid crystal display panel.

「従来の技術」 液晶デイスプレィは、従来モノクロ単階調のものし、か
なかつたため、多階調表示を行う際には、フレームレー
トコントロールが行われていた。このフレームレートコ
ントロールは、複数のフレームで１表示単位を構成し、
１表示率位当たり何フレームにおいてドツトを点灯させ
るかを、各ドツト毎に制御することによって階調を表現
するものである。``Prior Art'' Liquid crystal displays have conventionally been monochrome and single gradation, which has been difficult to achieve, so frame rate control has been required when displaying multiple gradations. This frame rate control configures one display unit with multiple frames,
Gradation is expressed by controlling for each dot how many frames the dot is lit per display rate.

「発明が解決しようとする課題」 ところで、近年、コントラストが高く、応答速度の速い
表示パネルが実現できるようになってきた。そして、こ
れらの表示性能の向上に伴って、より多く階調表示を実
現する要求が高まってきた。"Problems to be Solved by the Invention" In recent years, display panels with high contrast and fast response speed have become possible. As these display performances have improved, the demand for realizing more gradation display has increased.

しかし、表示階調の数に対応して、１表示率位当たりの
フレーム数を増やしてフレームレイトコントロールを行
おうとすると、繰り返し周期が長くなるので表示画面に
おけるフリッカ（輝度のちらつき）が著しくなり、より
多階調化か難しいという問題があった。また、！表示単
位当たりのフレーム数が同じであるという条件の下で比
較した場合、表示パネルの応答速度が速くなる程フリッ
カか目立つようになるため、従来は可能であった４階調
の階調制御すら困難となってしまうという問題があった
。However, if you try to control the frame rate by increasing the number of frames per display rate in accordance with the number of display gradations, the repetition period will become longer, resulting in noticeable flickering on the display screen. The problem was that it was difficult to create more gradations. Also,! When compared under the condition that the number of frames per display unit is the same, the faster the response speed of the display panel, the more noticeable flicker becomes, so even the four-level gradation control that was previously possible is not possible. The problem was that it became difficult.

この発明は上述した事情に鑑みてなされたもので、高コ
ントラスト、高速のパネルを用い、フリッカを抑えた多
階調表示を実現することかできる階調表示制御回路を提
供することを目的としている。This invention was made in view of the above-mentioned circumstances, and aims to provide a gradation display control circuit that can realize multi-gradation display with suppressed flicker using a high-contrast, high-speed panel. .

「課題を解決するための手段」 上記課題を解決するため、第１の発明は、ドツトマトリ
ックス表示パネルにおける表示画像の階調を制御する階
調表示制御回路であって、所定数のフレームを１表示単
位とするとともに、表示面のスキャンに対応してドツト
毎に供給される階調データに基づき各フレームにおける
各ドツトの点灯を制御する階調表示制御回路において、
前記ドツトマトリックスを所定のドツト数からなる複数
の領域に分割した場合の各分割領域においては、表示単
位内のどのフレームにおいても該分割領域における階調
データに対応した一定個数のドツトが点灯するように制
御す゛ると共に、各ドツトは、表示単位内の全フレーム
の内、階調データに対応するフレーム数だけ点灯するよ
うにフレームレイトコントロールすることを特徴として
いる。"Means for Solving the Problems" In order to solve the above problems, the first invention provides a gradation display control circuit for controlling the gradation of a display image on a dot matrix display panel, which controls a predetermined number of frames into one. In a gradation display control circuit that controls lighting of each dot in each frame based on gradation data supplied for each dot in response to scanning of the display surface as a display unit,
When the dot matrix is divided into a plurality of regions each having a predetermined number of dots, in each divided region, a fixed number of dots corresponding to the gradation data in the divided region are lit in every frame within the display unit. In addition, each dot is characterized by frame rate control so that it lights up for the number of frames corresponding to the gradation data among all the frames in the display unit.

また、第２の発明は、ドツトマトリックス表示パネルに
おける表示画像の階調を制御する階調表示制御回路であ
って、所定数のフレームを１表示単位とするとともに、
表示面のスキャンに対応してドツト毎に供給される階調
データに基づき各フレームにおける各ドツトの点灯を制
御する階調表示制御回路において、 表示単位か切り換わる毎に、ドツトを点灯させるフレー
ム位相をシフトすることを特徴としている。Further, a second invention is a gradation display control circuit for controlling the gradation of a display image on a dot matrix display panel, in which a predetermined number of frames is one display unit, and
In the gradation display control circuit that controls the lighting of each dot in each frame based on the gradation data supplied for each dot in response to scanning of the display surface, the frame phase that lights up the dot every time the display unit changes. It is characterized by shifting.

また、第３の発明は、第１の発明において、１表示画面
の表示期間内におけるフレーム番号をカウントするフレ
ームカウンタと、 ｉｎ記ドツトマトリックスにおける点灯制御を行つドツ
トのアドレスをカウントするアドレスカウンタと、 面記フレームカウンクから出力されるフレーム番号デー
タの位相を、前記アドレスカウンタの出力アドレスデー
タに応じてシフトし、前記ドツトの位相データとして出
力する位相シフト手段と、前記位相データが階調データ
と対応したデータである場合に該ドツトを点灯せしめろ
点灯制御信号を出力する点灯制御手段と を具備することを特徴としている。Further, a third invention is a frame counter that counts frame numbers within a display period of one display screen in the first invention, and an address counter that counts addresses of dots that perform lighting control in the in-marked dot matrix. , a phase shift means for shifting the phase of the frame number data outputted from the notation frame counter according to the output address data of the address counter and outputting the phase data as the phase data of the dot; and the phase data is gray scale data. The present invention is characterized by comprising lighting control means for outputting a lighting control signal for lighting the dot when the data corresponds to the dot.

また、第４の発明は、第３の発明において、位相シフト
手段が、 （ａ）各ドツトに対し、て位相シフトデータの最大値か
ら最小値までのデータをバランス良く割り当てた２×２
ドツトの小マトリックスを上下左右に隣接配置して４×
４ドツトマトリックスを構成し、各小マトリックス間で
互いに位相シフトデータを偏移さ仕ることによって４Ｘ
４ドツトマトリックス内各ドツト′に各々異なる位相シ
フトデータを割り当て、 （ｂ）ドツトマトリックス表示器の各ドツトには、前記
４Ｘ４ドツトマトリックスの位相シフトデータを、上下
左右４×４ドツト毎に繰り返し必用するしのであり、 点灯制御手段が、 （ｃ）位相データが階調データに応じて用意された所定
のデータのいずれかに合致する場合に、当該ドツトを点
灯せしめる ことを特徴としている。Further, a fourth invention is a method based on the third invention, in which the phase shift means (a) assigns data from the maximum value to the minimum value of the phase shift data to each dot in a well-balanced manner.
Arrange small matrices of dots adjacent to each other vertically and horizontally to create a 4x
By constructing a 4-dot matrix and shifting the phase shift data between each small matrix, 4X
Assign different phase shift data to each dot in the 4-dot matrix, (b) For each dot of the dot matrix display, the phase shift data of the 4×4 dot matrix is required to be repeated every 4×4 dots, top, bottom, left, and right. The lighting control means (c) lights up the dot when the phase data matches any of predetermined data prepared according to the gradation data.

「作用Ｊ 第１の発明によれば、各分割領域内・において、１表示
単位内のどのフレームにおいても、階調データに対応し
た、一定数のドツトが点灯するように制御されるととら
に、各ドツトは、階調データに応じてフレームレイトコ
ントロールされる。この結県、各ドツトはフレーム単位
で点灯／非点灯が切り換えられてはいるものの、それよ
り広い範囲である各分割領域からは、階調データに対応
した一定光量が得られる。従って、画面を見る者にフリ
ッカを意識させることなく、多階調の階調表現を行うこ
とができる。"Operation J According to the first invention, within each divided area, a certain number of dots corresponding to gradation data are controlled to light up in any frame within one display unit. The frame rate of each dot is controlled according to the gradation data.Although each dot is switched on/off on a frame-by-frame basis, , a constant amount of light corresponding to the gradation data can be obtained.Therefore, it is possible to express multiple gradations without making the person viewing the screen conscious of flicker.

第２の発明によれば、表示単位が切り換わると、各ドツ
トは曲の表示単位とは１つ異なるフレームにおいて点灯
する。この結果、連続する２つの表示単位においては、
ドツトを点灯するフレームが、偶数フレームと奇数フレ
ームとで偏ることなく、交流バランスが保たれる。この
ため、表示性能および表示品質を悪化させることなく、
表示パネルにおける表示か行われる。According to the second invention, when the display unit is switched, each dot lights up in a frame that is one frame different from the display unit of the song. As a result, in two consecutive display units,
The frames in which the dots are lit are not biased between even frames and odd frames, and AC balance is maintained. Therefore, without deteriorating display performance and display quality,
Display on the display panel is performed.

第３の発明によれば、簡単な回路構成により第１の発明
の階調表示制御回路を実現することができる。According to the third invention, the gradation display control circuit of the first invention can be realized with a simple circuit configuration.

第４の発明によれば、４Ｘ４ドツトマトリックス内の各
ドツトに対して位相シフトデータか偏ることなく一様に
割り当てられ、これらの位相シフトデータがドツトマト
リックス表示パネルにおいて４×４ドツト毎に繰り返し
適用される。そして、フレーム番号にこれらの位相シフ
トデータを加算して得られる位相データが階調データに
応じたデータである場合に、当該ドツトが点灯される。According to the fourth invention, phase shift data is uniformly assigned to each dot in the 4×4 dot matrix, and these phase shift data are repeatedly applied to every 4×4 dot on the dot matrix display panel. be done. When the phase data obtained by adding these phase shift data to the frame number corresponds to the gradation data, the dot is lit.

従って、各階調データ、各フレームにおいて、４Ｘ４ド
ツトマトリックス内における点灯ドツト数はバランス良
く分散配置され、フリッカの少ない表示を行うことがで
きる。Therefore, in each gradation data and each frame, the number of lit dots in the 4×4 dot matrix is distributed in a well-balanced manner, and display with less flicker can be achieved.

「実施例Ｊ 以下、図面を参照して本発明の一実施例について説明す
る。Embodiment J An embodiment of the present invention will be described below with reference to the drawings.

第１図はこの発明の一実施例による階調表示制御装置の
全体構成を示すブロック図である。FIG. 1 is a block diagram showing the overall configuration of a gradation display control device according to an embodiment of the present invention.

この図において、１はフレームカウンタであり、框直同
期信号ＶＳＹＮをカウントシ、カウント値をフレーム番
号データＦＣＸ（ＦＣＸ＝Ｏ〜１５）として出力する。In this figure, 1 is a frame counter, which counts the frame direct synchronization signal VSYN and outputs the count value as frame number data FCX (FCX=0 to 15).

２は位相シフタであり、フレーム番号データＦＣＸ（Ｆ
ＣＸ＝０〜１５）および図示してないドツトカウンタの
下位２ビットデータＤＣｏ、＋およびラインカウンタの
下位２ビヅトデータしＣ８，１が人力される。そして、
フレーム番号データＦ　ＣＸ　（ＦＣＸ　＝　０〜１５
）と対応したフレーム位相を、データＤＣｏ１１、ＬＣ
ｏ、１と対応する位相シフトデータ分だけシフトし、結
果を当該ド・ノドの位相番号データとして出力する。こ
こで、ド・ソトカウンタおよびラインカウンタは、ドツ
トマトリックス表示パネルにおける制御対象ドツトの位
置をカウントタるものであり、ドツトカウンタは当該ド
ツトの左端からのドツト位置をカウントし、ラインカウ
ンタは最上部からのドツト位置をカウントする。３はデ
コーダ／エンコーダである。ここで、デコーダ部におい
ては、位相番号データがデコードされ、位相番号データ
に応じた位相番号検出信号が出力される。そして、エン
コーダ部においては、デコーダ部から出力される位相番
号検出信号の内、階調数に応じたものが選択され、各階
調数対応で、エンコード信号ＦＲＸＸ（ＸＸ＝Ｏ〜１５
）として出力される。４はセレクタであり、エンコード
信号Ｆ’Ｒｘｘ（：ｘｘ＝　０〜１５）の内、階調コー
ドＣＣｏ”−＊と対応するものを選択し、フレームモジ
ュレーンヨンビデオ信号ＰＭＶとして出力する。そして
、各フレームにおいて、この信号ＦＭＶがＯＮであるか
ＯＦＦであるかによって当該ドツトを点灯するか滅灯す
るかが制御される。2 is a phase shifter, and frame number data FCX (F
CX=0 to 15), the lower 2 bit data DCo,+ of the dot counter (not shown), and the lower 2 bit data of the line counter (C8, 1) are input manually. and,
Frame number data FCX (FCX = 0 to 15
), the frame phase corresponding to the data DCo11, LC
It shifts by the amount of phase shift data corresponding to o, 1, and outputs the result as the phase number data of the corresponding do/nodo. Here, the dot counter and line counter count the position of the dot to be controlled on the dot matrix display panel.The dot counter counts the dot position from the left end of the dot, and the line counter counts the dot position from the top. Count the dot positions. 3 is a decoder/encoder. Here, in the decoder section, the phase number data is decoded and a phase number detection signal corresponding to the phase number data is output. Then, in the encoder section, one of the phase number detection signals outputted from the decoder section is selected according to the number of gradations, and the encoded signal FRXX (XX=O to 15
) is output as 4 is a selector which selects the one corresponding to the gradation code CCo''-* from among the encoded signals F'Rxx (:xx=0 to 15) and outputs it as a frame modulation video signal PMV. In each frame, whether the dot is turned on or off is controlled depending on whether this signal FMV is ON or OFF.

ここで、この階調表示制御回路における位相シフトデー
タの割り当て方法に一ついて説明する。この階調表示制
御回路では、制御対象のドツトマトリックス表示パネル
の全ドツトを複数の４×４ド・・ノドマトリックスに仮
想分割し、これら４×４ドツトマトリックスの各ドツト
に対して０〜１５の範囲のデータを位相シフトデータと
して各々割り当てるようにしている。第２図はこの位相
シフトデータの割り当て方法を説明するものである。ま
ず、２×２ドツトの小マトリックスを想定し、この小マ
トリックスの各ドツトに「０」、「４」、「８」、「１
２」の位相シフトデータを割り当てろ。そして、この小
マトリックスを上下左右に隣接配置して４×４ドツトマ
トリックスを構成し、各小マトリックス毎に「０」、ｒ
ｌＪ、「２」、「３」みバイアス値を与え、各ドツト毎
に位相シフトデータを変更する。Here, one method of allocating phase shift data in this gradation display control circuit will be explained. In this gradation display control circuit, all the dots on the dot matrix display panel to be controlled are virtually divided into a plurality of 4 x 4 dot matrices, and each dot in these 4 x 4 dot matrices is divided into 0 to 15 dots. The data in the range is assigned as phase shift data. FIG. 2 explains this method of allocating phase shift data. First, assume a small matrix of 2 x 2 dots, and assign "0", "4", "8", "1" to each dot of this small matrix.
Assign the phase shift data of 2. Then, these small matrices are arranged adjacently on the top, bottom, left, and right to form a 4×4 dot matrix, and each small matrix has “0”, r
Bias values are given to lJ, ``2'', and ``3'', and phase shift data is changed for each dot.

このようにすることで、４×４ドツトマトリックス内に
おいて、位相シフトデータの中の大きいものあるいは小
さいものが一部の領域に集中することなく、バランス良
く分散されろ。By doing this, within the 4×4 dot matrix, large or small phase shift data will not be concentrated in a certain area and will be distributed in a well-balanced manner.

次に、この階調表示制御回路の具体的回路構成およびそ
の動作を説明する。第３図は、この階調表示制御回路の
回路図である。この階調表示制御回路は１表示画面を１
６フレームのフレームレイトコントロールで階調制御す
るものである。この図において、ｌは前述した第１図の
フレームカウンタである。２は加算器であり、入力端Ａ
。〜３に人力されたデジタルデータと入力端Ｂ。〜３に
入力されたデジタルデータとを加算し、結果を出力端Ｓ
ｏ〜３から出力する。この加算器２は前述した第１図の
位相シフタ２に相当する。この加算器２の入力端Ａ。−
３にはフレームカウンタＩの出力信号Ｑ、〜３が各々供
給され、一方、入力端Ｂ。〜、には、ドツトカウンタお
よびラインカウンタの下位ビットデータＤＣｏ１１およ
びＬＣｏ、＋が供給される。Next, the specific circuit configuration and operation of this gradation display control circuit will be explained. FIG. 3 is a circuit diagram of this gradation display control circuit. This gradation display control circuit converts one display screen into one
The gradation is controlled by a 6-frame frame rate control. In this figure, l is the frame counter of FIG. 1 mentioned above. 2 is an adder, and input terminal A
. - Digital data manually input to 3 and input terminal B. ~3 and the input digital data, and the result is sent to the output terminal S.
Output from o to 3. This adder 2 corresponds to the phase shifter 2 in FIG. 1 described above. Input terminal A of this adder 2. −
3 are supplied with the output signals Q, .about.3 of the frame counter I, respectively, while the input terminal B. . . . are supplied with lower bit data DCo11 and LCo,+ of the dot counter and line counter.

ここで、ビットデータＬＣ，は入力端Ｂ、に、ビットデ
ータＤ　Ｃｏは入力端Ｂ、に、ビットデータＬＣ８は入
力端Ｂ１に、ビットデータＤＣ，はイクスクルシブオア
ゲー）２ａを介して入力端Ｂ０に供給される。ここで、
イクスクルシブオアゲート２ａには、フレームカウンタ
の出力信号Ｑ４が供給される。従って、フレームカウン
タＩのカウント値が「１６Ｊ〜「３１」の期間は、ビッ
トデータＤＣ，が反転されて加算器２の入力端Ｂ。に供
給される。Here, bit data LC, is input to input terminal B, bit data D Co is input to input terminal B, bit data LC8 is input to input terminal B1, and bit data DC, is input via exclusive OR game) 2a. It is supplied to end B0. here,
An output signal Q4 of the frame counter is supplied to the exclusive OR gate 2a. Therefore, during the period when the count value of the frame counter I is "16J" to "31", the bit data DC, is inverted and sent to the input terminal B of the adder 2. supplied to

この加算器２では、フレームカウンタ！のカウント値に
対して、制御対象ドツト位置に応じた位相シフトデータ
が加算され、結果が当該ドツトの位相番号データとして
出力される。This adder 2 uses a frame counter! Phase shift data corresponding to the position of the dot to be controlled is added to the count value, and the result is output as phase number data of the dot.

ここで、加算器２における位相シフトデータとドツト位
置の関係について説明する。加算器２には、上位２とッ
トデータとしてドツトカウンタおよびラインカウンタの
第１ビツトデータＤＣｏ。Here, the relationship between the phase shift data and dot positions in the adder 2 will be explained. The adder 2 receives the first bit data DCo of the dot counter and line counter as the upper two bit data.

ＬＣ，が入力される。従って、全ドツトマトリックスを
分割して得られる２×２ドツトマトリックスの各ドツト
には、データ「０」、「４」、「８」、「１２」の内、
萌記ビットデータの組み合わせに応じたものが、位相シ
フトデータとして与えられる。LC, is input. Therefore, each dot of the 2×2 dot matrix obtained by dividing the entire dot matrix contains data “0”, “4”, “8”, and “12”.
Phase shift data is given according to the combination of Moeki bit data.

また、加算器２に・は、下位２ピツ・トデータとしてド
・ノドカウンタおよびラインカウンタの第１ビットデー
タＤＣ，、ＬＣ，か入力される。これにより、２×２ド
ツトの小マトリックスを上下左右に隣接配置してなる４
×４ドツトマトリックスにおいて、各小マトリックスの
配置位置に応じてバイアス徂「０」、ｒｌＪ、「２」、
「３」が与えられ、これが谷ドツトの位相シフトデータ
に加算される。この結果、４×４ドツトマトリックス内
の各ドツトの位相シフトデータとして第２図に示４″ら
のが得られる。Further, the first bit data DC, LC of the dot counter and the line counter are inputted to the adder 2 as the lower two pit data. As a result, 4 small matrices of 2 x 2 dots are arranged adjacently on the top, bottom, left and right.
In the ×4 dot matrix, the bias width is “0”, rlJ, “2”,
"3" is given, and this is added to the phase shift data of the valley dot. As a result, phase shift data such as 4'' shown in FIG. 2 are obtained as phase shift data for each dot in the 4×4 dot matrix.

さて、フレームカウンタ１のカウント値が）−１６」〜
「３１」の範囲の場合は、ビットデータＤＣ。Now, the count value of frame counter 1 is )-16''~
If the range is "31", bit data DC.

かイクスクルンブオアゲ−１・２ａによって反転されて
加算器２に供給される。このため、この期間におけろ各
ドツト位置の位相シフトデータは、第４図に示すように
、第２図に示した値に対して「±１」だけシフトしたも
のとなる。以下、このように、１４１６フレームと後１
６フレームとで、位相シフトデータをシフトする理由を
説明する。液晶表示パネルを使用する場合は、その表示
特性を損なわぬようにするためには、駆動電圧における
直流成分を抑える必要がある。そこで、そのための一方
法として、偶数フレームと奇数フレームとて、駆動電圧
の極性を反転することにより、駆動電圧の直流成分を抑
える方法が考えられる。しかしながら、フレームレイト
コントロールを行った場合、ドツトを点灯させるフレー
ムとして偶数フレームと奇数フレームとが同数だけ含ま
れるとは限らない。そこで、この階調表示制御回路では
、面１６フレームと後１６フレームとで、位相シフトデ
ータの奇遇を逆転させることで、この間屈を解決してい
る。すなわち、このようにすることで、全３２フレーム
を通して見た場合、偶数フレーム、奇数フレーム、各々
同数のフレームでドツトが点灯する駆動電圧が発生され
ることとなり、駆動電圧の交流バランスが改善される。The output signal is inverted by the output circuits 1 and 2a and supplied to the adder 2. Therefore, during this period, the phase shift data at each dot position is shifted by "±1" from the value shown in FIG. 2, as shown in FIG. Below, like this, 1416 frames and 1
The reason why the phase shift data is shifted by 6 frames will be explained. When using a liquid crystal display panel, it is necessary to suppress the direct current component in the drive voltage in order not to impair its display characteristics. Therefore, one possible method for this purpose is to suppress the DC component of the drive voltage by reversing the polarity of the drive voltage between even frames and odd frames. However, when frame rate control is performed, the frames for lighting up dots do not necessarily include the same number of even frames and odd frames. Therefore, this gradation display control circuit solves this problem by reversing the coincidence of phase shift data between the 16 front frames and the 16 rear frames. In other words, by doing this, when looking at all 32 frames, a drive voltage that lights up dots in the same number of even and odd frames is generated, and the AC balance of the drive voltage is improved. .

次に、アンドゲート４５、オアゲート４６、アンドゲー
ト４７、オアゲート４８からなる回路について説明する
。この回路は、階調コードがＯＩＩおよびＦＨ（Ｉｔは
１６進数）の場合におけるフレームモジュレーンヨンビ
デオ信号ＦＭＶを生成するために設けられた回路である
。この回路によれば、　゛を階調コードがＯＨの場合は
アンドゲート４５およびオアゲート４６の出力値がいず
れら“０”となるので、信号ＰＭＶは全フレームを通じ
て０”となる。また、階調コードがＦ　１１の場合はア
ンドゲート４５およびオアゲート４６の出力値がいずれ
ら“１“となるので、信号ＦＭＶは全フレームを通じて
“ｌ”となる。そして、階調コードがＦ　１１でもＯＨ
でもない場合はアンドゲート４５の出力値が“０”、オ
アゲート４６の出力値が“ｌ”となるので、イクスクル
シブオアゲート４４の出力信号が信号ＦＭ■として出力
される。Next, a circuit consisting of AND gate 45, OR gate 46, AND gate 47, and OR gate 48 will be explained. This circuit is provided to generate a frame modulation video signal FMV when the gradation code is OII and FH (It is a hexadecimal number). According to this circuit, when the gradation code is OH, the output values of the AND gate 45 and the OR gate 46 are both "0", so the signal PMV is 0 throughout the entire frame. When the code is F11, the output values of the AND gate 45 and the OR gate 46 are both "1", so the signal FMV is "1" throughout all frames.
Otherwise, the output value of the AND gate 45 is "0" and the output value of the OR gate 46 is "1", so that the output signal of the exclusive OR gate 44 is output as the signal FM■.

次に、デコーダ３ａ、オアゲート３１〜３７、セレクタ
４ａからなる回路について説明する。デコーダ３ａは、
加算器２から出力される位相番号データをデコードし、
位相番号と対応した位相番号検出信号ＰＮＯ−ＰＮ１５
を出力する。オアゲート３１〜３７は、エンコーダ３ｂ
を構成する。Next, a circuit including the decoder 3a, the OR gates 31 to 37, and the selector 4a will be explained. The decoder 3a is
Decode the phase number data output from adder 2,
Phase number detection signal PNO-PN15 corresponding to the phase number
Output. The OR gates 31 to 37 are the encoder 3b
Configure.

このエンコーダ３ｂは、位相番号検出信号ＰＮＯ〜１５
の内、階調コードに対応したものを選択し、エンコード
信号Ｆ　Ｒｏ　’＝　Ｆ　Ｒ？を出力する。このように
することで、エンコード信号ＰＲ，−ＰＲ，としては、
各々全１６フレーム中ｒｌＪ〜「８」フレームにおいて
ＯＮとなる信号か得られる。そして、階調コードか！Ｈ
〜７　ＩＩの場合は、セレクタ４ａにおいてこれらと対
応するエンコード信号ＰＲ，〜ＦＲ７が選択され、イク
スクルシブオアゲート４４、アンドゲート４７、オアゲ
ート４８を介してそのままフレームモジュレーンヨンビ
デオ信号Ｆ’ＭＶとして出力される。This encoder 3b has a phase number detection signal PNO~15.
Select the one corresponding to the gradation code from among them, and generate the encoded signal F Ro '=F R? Output. By doing this, the encoded signals PR, -PR,
A signal that turns ON in frames rlJ to "8" out of all 16 frames is obtained. And the gradation code! H
In the case of ~7 II, the encode signals PR and ~FR7 corresponding to these are selected by the selector 4a, and are directly output as the frame modulation video signal F'MV via the exclusive OR gate 44, AND gate 47, and OR gate 48. Output.

次に、半加算器４ｂおよびイクスクルシブオアゲート４
１〜４４からなる回路について説明する。Next, half adder 4b and exclusive OR gate 4
The circuit consisting of 1 to 44 will be explained.

この回路は、エンコーダ３　ｂにおけるエンコード信号
Ｆ　Ｒｏ　”　Ｆ　Ｒ？を選択して符号反転することに
より、階調コード８１１〜Ｅ１１に対応するフレー１２
モノ２ル−ジョン信号ＦＭＶを生成するものである。This circuit selects and inverts the sign of the encoded signal F Ro "F R? in the encoder 3b, thereby converting frame 12 corresponding to gradation codes 811 to E11.
A mono 2 vision signal FMV is generated.

ここで、階調コードか８１１−　Ｅ　ＩＩの場合、全１
６フレーム中の点灯数をｒ９Ｊ〜「１５」にする必要か
ある。そこで、この回路では、階調コードが８　ＩＩ〜
Ｅｌ＋の場合には、全１６フレーム中の点灯数か「７」
〜［−１１、すなイつち、全１６フレーム中の非点灯数
か「９」〜「１５」であるエンコード信号ＰＲ，〜Ｆ［
Ｎｏを谷々選択し、これを符号反転して信号ＦＭＶとし
て出）Ｊ４−るようにしている。すなわち、階調コード
間８１１〜１号１１の場合、階調コードのとットデータ
ＣＣ３は“■”となるので、半加算器４ｂにおＬビζ、
階調コートに「ＩＪが加算される。そして、その結果、
得られる階調コードの谷ビットはイクスクルンブオアゲ
ート４１〜４３によって符号反転されてセレクタ４ｂに
供給される３、このように・、セることで、セレクタ４
ｂには、階調コード８１１〜Ｅ　ＩＩがコード６１１〜
０１１に変換されて供給される。Here, if the tone code is 811-E II, all 1
Is it necessary to set the number of lights on in 6 frames to r9J ~ "15"? Therefore, in this circuit, the gradation code is 8 II ~
In the case of El+, the number of lights on in all 16 frames or "7"
~[-11, the number of non-lighting in all 16 frames is "9" to "15" encoded signal PR, ~F[
No is selected, the sign is inverted, and the signal is output as a signal FMV). That is, in the case of 811 to 1 No. 11 between the gradation codes, the dot data CC3 of the gradation code becomes "■", so the half adder 4b inputs L bit ζ,
"IJ is added to the gradation coat. And as a result,
The valley bits of the obtained gradation code are sign-inverted by exclusive or gates 41 to 43 and supplied to the selector 4b.
In b, the gradation code 811~E II is the code 611~
It is converted to 011 and supplied.

そして、セレクタ４ｂから出力されたエンコード信号は
イクスクルシブオアゲート４４によって符号反転され、
信号１”　Ｍ　Ｖとして出力される。Then, the encoded signal output from the selector 4b is sign-inverted by the exclusive OR gate 44, and
The signal is output as 1" MV.

かくして、この階調表示制御回路では、第５図に示すよ
うに、１６種の階調コードに対応した信号ＦＭＶが得ら
れる。この図では、各位相番号（フレーム番号）毎に、
ドツトが点灯する（データ“ｌ”）か否（データ“０”
）かが示されている。また、右端の欄には、各階調コー
ドにおいて、全フレーム中、ドツトが点灯するフレーム
の数が記載されている。Thus, in this gradation display control circuit, signals FMV corresponding to 16 types of gradation codes are obtained, as shown in FIG. In this figure, for each phase number (frame number),
Whether the dot lights up (data “l”) or not (data “0”)
) is shown. Furthermore, in the rightmost column, the number of frames in which dots are lit among all frames for each gradation code is written.

ここで、各階調コード間での点灯数差を見ろと、他の階
調コード間の点灯数差が「１」であるのに、階調コード
ＯＩＩと目Ｉとの点灯数差のみか「２」となっている。Here, if you look at the difference in the number of lights on between each gradation code, the difference in the number of lights on between the other gradation codes is "1", but the difference in the number of lights on between gradation code OII and eye I is only "1". 2".

以下、この理由を説明する。The reason for this will be explained below.

第６図は、液晶表示器における駆動電圧の実効値と、そ
の結果得られる表示器の輝度との関係を示したものであ
る。この図に示すように、駆動電圧実効値と輝度とは非
線形の関係にある。階調コード０１１〜ＦＨまで輝度を
線形に変化させるためには、階調コードＯＩＩとＩ　Ｉ
Ｉとの間の駆動電圧実効値差は、池の階調コード間の駆
動電圧実効値差よりも大きくする必要がある。従って、
この階調表示制御回路では、階調コードＯＩＩとＩ　１
１との間のみ点灯数差を「２」とし、他の階調コード間
は点灯数差を「１」とすることで、階調コードに対して
リニアな輝度が得られるようにしている。FIG. 6 shows the relationship between the effective value of the driving voltage in the liquid crystal display and the resulting brightness of the display. As shown in this figure, there is a nonlinear relationship between the effective value of the drive voltage and the brightness. In order to change the luminance linearly from gradation code 011 to FH, gradation code OII and II
It is necessary that the difference in effective driving voltage value between the two gradation codes is larger than the difference in effective driving voltage value between the two gradation codes. Therefore,
In this gradation display control circuit, gradation codes OII and I 1
By setting the difference in the number of lights on only between 1 and 1 as "2" and setting the difference in the number of lights on as "1" between other gradation codes, linear luminance can be obtained with respect to the gradation code.

第７図は、４×４ドツトマトリックスの各ドツト位置に
おける位相番号のフレーム番号に対する推移を示したも
のである。また、この図では、階調コード４　ＩＩにお
ける点灯ドツト位置を各フレー１−毎に斜線表示してい
る。第３図の回路にわいて、階調コードか４１１の場合
、位相データ検出信号ＰＮＯ，ＰＮ３、ＰＨ１、ＰＨ１
、ＰＨ１０が、セ１、・フタ４ａによって選択され、信
号１”ＭＶとして出力される。従って、あるフレームに
着目した場合、４×４ドツトマトリックス内において、
「０」、「３」、「６」、「９」、「Ｉ２」の内のいず
れかのデータを位相データとして有するドツトが点灯さ
′れる。FIG. 7 shows the transition of the phase number at each dot position of the 4×4 dot matrix with respect to the frame number. Further, in this figure, the lighting dot positions in tone code 4 II are indicated by diagonal lines for each frame 1-. In the circuit shown in FIG. 3, if the gradation code is 411, the phase data detection signals PNO, PN3, PH1, PH1
, PH10 are selected by the cap 4a and output as a signal 1" MV. Therefore, when focusing on a certain frame, within the 4x4 dot matrix,
A dot having one of "0", "3", "6", "9", and "I2" as phase data is lit.

ここで、４ｘ４ドツトマトリックス内の各ドツトには、
第２図に示すように、「０」〜「１５」までの各々異な
るデータが位相シフトデータとして割り当てられており
、第θフレームにおける位相データはこれらの位相シフ
トデータと同じ値となる。Here, each dot in the 4x4 dot matrix has
As shown in FIG. 2, different data from "0" to "15" are assigned as phase shift data, and the phase data in the θ-th frame has the same value as these phase shift data.

そして、各ドツトの位相番号は、「Ｉ５」を上限として
、フレーム番号と共に増加し、「１５」の次は再びｒＯ
Ｊから増加を繰り返す。従って、全フレームにおいて、
位相番号が、「０」、「３」、「６」、「９」、「１２
」となるドツトが必ず４×４ドツトマトリックス内に含
まれる。このため、全フレームを通じて４ｘ４ドツトマ
トリックス内の点灯ドツト数は５個に保たれる。また、
１つのドツトに着目した場合、このドツトの位相番号は
、フレーム番号が「０」〜「Ｉ５」まで−巡する間に必
ず、ｒＯＪ、「３」、「６」、「９」、「１２」を各々
１回通過するので、全フレームを通じた点灯数も５個と
なる。Then, the phase number of each dot increases with the frame number, with "I5" as the upper limit, and after "15", rO
Repeat the increase from J. Therefore, in all frames,
If the phase number is "0", "3", "6", "9", "12"
” are always included in the 4×4 dot matrix. Therefore, the number of lit dots in the 4x4 dot matrix is kept at five throughout the entire frame. Also,
When focusing on one dot, the phase number of this dot is always rOJ, "3", "6", "9", "12" while the frame number cycles from "0" to "I5". Since each light passes through once, the number of lights on throughout the entire frame is also five.

これは、他の階調コードについても同様に成り立つ。第
８図は、この階調表示制御回路における各階調コード毎
の点灯ドツト位置を示したものであり、第θフレームに
おける点灯位置が斜線表示さイ１．ている。フレーム番
号が変わると、各ド・ソト位置の位相番号が変わるので
、点灯位置はフレーム番号と共に変化するが、この時、
谷フレームにおけるドツト点灯数は上述の理由により常
に階調コードと対応した一定値に保たれる。このように
、この階調表示制御回路では、４×４ドツトマトリック
ス内における点灯ドツト数が全フレームを通して階調コ
ートと対応（、た一定個数を保つように制御される一方
、各ドツトは階調コード数に対応したフレームたけ点灯
するようにフレームレイトコントロールされる。This holds true for other gradation codes as well. FIG. 8 shows the lighting dot positions for each gradation code in this gradation display control circuit, and the lighting dot positions in the θth frame are indicated by diagonal lines. ing. When the frame number changes, the phase number of each do-soto position changes, so the lighting position changes with the frame number, but at this time,
The number of lit dots in the valley frame is always kept at a constant value corresponding to the gradation code for the above-mentioned reason. In this way, in this gradation display control circuit, the number of lit dots in the 4 x 4 dot matrix corresponds to the gradation coat throughout the whole frame (and is controlled to maintain a constant number), while each dot is The frame rate is controlled so that the number of frames corresponding to the number of codes is lit.

第９図は、点灯ドツトのバランスを示したものである。FIG. 9 shows the balance of lit dots.

この図では、第２図において、位相シフトデータとして
「０」、「４」、「８」、「１２１か割り当てられた２
×２ドツトマトリックスを例に、息切ドツトのバランス
か示されている。各ドツトは各々４フレームの位相差で
点灯される。このようにすることで、２ｘ２ドツトマト
リックス内の総点灯ドツト数は、■６フレーム中特定の
時間帯においで大きくなったり小さくなったりすること
がなく、全１６フレーム内でバランスが保たれる。In this figure, the phase shift data of "0", "4", "8", "121" or 2 assigned
Taking the ×2 dot matrix as an example, the balance of shortness of breath dots is shown. Each dot is lit with a phase difference of 4 frames. By doing this, the total number of illuminated dots in the 2x2 dot matrix does not increase or decrease in a specific time period among the 6 frames, and is kept balanced within all 16 frames.

また、４×４ドツトマトリックスに範囲を拡大して考え
ると、これに含まれる各２Ｘ２ドツトマトリックスには
位相シフトデ・−夕のバイアス値として、「０」、ｒｌ
Ｊ、「２」、「３」が割り当てられる。Also, if we expand the range to a 4x4 dot matrix, each 2x2 dot matrix included in this has a bias value of "0", rl
J, "2", and "3" are assigned.

従って、例えば、階調コードｌ　１１の場合、第０〜第
３フレーノにおいて、２×２ドツトの範囲では第０およ
び第２フレームが総点灯数が各々「！」となっているが
、４×４ドツトの範囲では上記バイアス値に基づく位相
シフトによって未点灯フレームが補われ、第０〜第３フ
レームの総点灯数が「２」となる。Therefore, for example, in the case of gradation code l11, in the range of 2x2 dots in the 0th to 3rd freno, the total number of lights lit in the 0th and 2nd frames is "!", but 4x In the range of 4 dots, the unlit frames are compensated for by the phase shift based on the bias value, and the total number of lit frames of the 0th to 3rd frames becomes "2".

また、別の例として、階調コード４１１の場合を挙げで
説明する。この場合、第０〜第３フレーノ、中、第０フ
レームのみが総点灯数か［２」で他は総点灯数１−１」
となっており、２×２ドツトの範囲ではアンバランスが
生じている。しかし、この２×２ドツトを含む４×４ド
ツトに範囲を広げて見てみると、位相シフトデータのバ
イアス値として「Ｏｊが割り当てられた２×２ドツトは
第０フレームが、バイアス値［−１」が割り当てられた
２×２ドツトは第１フレームが、バイアス値［−２１が
割り当てられた２×２ドツトは第２フレームが、バイア
ス１直「３」が割り当てられた２×２ドツトは第３フレ
ームが、各々総点灯数１２」となっている。従って、４
×４ドツトの範囲では、総点灯数のフレーム間での差は
なくなり、１６フレ一ム通して総点灯数は一定値「５」
に保たれる。このことは、他の階調コードにおいても、
同様に成り立つ。Furthermore, as another example, the case of gradation code 411 will be explained. In this case, only the 0th to 3rd Freno, middle, and 0th frames have a total number of lights on of [2], and the rest have a total number of lights on of 1-1.
Therefore, an imbalance occurs in the 2×2 dot range. However, when we expand the range to 4x4 dots including this 2x2 dot, we find that the 0th frame of the 2x2 dot to which Oj is assigned as the bias value of the phase shift data is the bias value [- The 2x2 dots assigned a bias value of "1" are assigned to the first frame, the 2x2 dots assigned a bias value of [-21 are assigned to the second frame, and the 2x2 dots assigned a bias value of "3" are assigned to the first frame. The total number of lights lit in each third frame is 12. Therefore, 4
In the range of ×4 dots, there is no difference in the total number of lights lit between frames, and the total number of lights lit is a constant value "5" throughout the 16 frames.
is maintained. This also applies to other gradation codes.
The same holds true.

このようにして、この階調表示制御回路によれば、２×
２ドツトの範囲において各フレーム間で総点灯数のアン
バランスがあった場合でも、その周囲の位相シフト量の
異なる領域において、このアンバランスが解消される。In this way, according to this gradation display control circuit, 2×
Even if there is an unbalance in the total number of lights lit between each frame in the two-dot range, this unbalance is resolved in the surrounding areas where the amount of phase shift is different.

従って、４×４ドツト内での総点灯数が、フレームが変
わっても一定となるようにバランスが保たれ、各階調コ
ードにおいて、時間的かつ空間的にバランスのとれたド
ツトの点灯制御か行われる。Therefore, a balance is maintained so that the total number of lights lit within a 4x4 dot remains constant even when the frame changes, and lighting control of the dots is performed in a temporally and spatially balanced manner for each gradation code. be exposed.

「発明の効果」 以上説明したように、第１の発明によれば、ドツトマト
リ・・Ｉクスを所定のドツト数からなる複数の領域に分
割した場合の各分割領域においては、表示単位内のどの
フレームにおいてら該分割領域にお＋Ｊる階調データに
対応した一定個数のドツトが点灯するように制御すると
共に、各ドットは、表示単位内の全フレームの内、階調
データに対応するフレーム数だけ点灯するようにフレー
ムレイトコントロールするように１．たので、画面を見
る者にフリッカを意識させることなく、多階調の表示を
行うことができろ。また、第２の発明によれば、表示単
位が切り換わる毎に、ドツトを点灯させるフレーム位相
をシフトするようにしたので、表示性能および表示品質
を悪化させることなく表示画面上に画像の表示を行わせ
ることができる。また、第３の発明によれば、■表示画
面の表示期間内におけるフレーム番号をカウントするフ
レームカウンタと、ドツトマトリックスにおける点灯制
御を行うドツトのアドレスをカウントするアドレスカウ
ンタと、曲記フレームカウンタから出力されろ）１ノ−
ム番号データの位相を、前記アドレスカウンタの出力ア
ドレスデータに応じてシフトシ、前記ドツトの位相デー
タと１２で出力する位相ソフト手段と、首記位相データ
が階調データと対応したデータである場合に該ドツトを
点灯せしめる点灯制御信号を出力する点灯制御手段とを
設けたので、第１の発明を簡単な回路構成で実現するこ
とができる。また、第４の発明によれば、第３の発明に
おいて、位相シフト手段が、 （ａ）各ド・ｌトに対して位相シフトデータの最大値か
ら最小値までのデータをバランス良く割り当てた２×２
ドツトの小マトリックスを一ト下左右に隣接配置して４
×４ドブトマトリ・ソクスを構１戊し、６小マトリツク
ス１川で互いｌこ位相／フトデータを偏移させることに
よって４　Ｘ　４１’ツトマトリツクス内各ドツトに各
々冗なる位相ソフトデータを割１り当て、 （ｂ＞ドツトマトリ・・Ｉクス表示器の谷ド＝、　トに
は、前記４×４ドツトマトリックスの位相ソフトデータ
を、上下左右４×４ドツト毎に繰り返し適用するもので
あり、 点灯制御手段が、 （ｃ）位相データが階調データに応じて用意された所定
のデータのいずれかに合致ずろ場合に、当該ドツトを点
灯せしめる ようにしたので、各階調コードにおいて、時間的かつ空
間的に点灯ドツトのバランスが保たれる。"Effects of the Invention" As explained above, according to the first invention, when a dot matrix is divided into a plurality of regions each having a predetermined number of dots, each divided region can be divided into several regions within the display unit. Control is performed so that a certain number of dots corresponding to the gradation data added to the divided area from the frame are lit, and each dot is set to the number of frames corresponding to the gradation data among all the frames in the display unit. 1. To control the frame rate so that only 1. Therefore, it would be possible to display multiple gradations without making the viewer aware of flicker. Further, according to the second invention, the frame phase for lighting the dots is shifted every time the display unit is switched, so that images can be displayed on the display screen without deteriorating display performance and display quality. You can make it happen. Further, according to the third invention, (1) output from a frame counter that counts frame numbers within a display period of a display screen, an address counter that counts addresses of dots that perform lighting control in a dot matrix, and a writing frame counter; Do it) 1 no-
phase software means for shifting the phase of the program number data according to the output address data of the address counter and outputting the phase data of the dot and 12; Since a lighting control means for outputting a lighting control signal for lighting the dot is provided, the first invention can be realized with a simple circuit configuration. Further, according to the fourth invention, in the third invention, the phase shift means (a) allocates data from the maximum value to the minimum value of the phase shift data to each dot in a well-balanced manner. ×2
Arrange small matrices of dots adjacent to each other on the bottom left and right to create 4
x4 dot matrix soks are arranged, redundant phase soft data is assigned to each dot in the 4 x 41' matrix by shifting the phase/ft data to each other in one 6 small matrix, (b> Dot matrix...The phase software data of the 4 x 4 dot matrix is repeatedly applied to every 4 x 4 dots on the top, bottom, left and right sides of the Ix display, and the lighting control means (c) When the phase data does not match any of the predetermined data prepared according to the gradation data, the corresponding dot is lit, so that the dot is lit temporally and spatially for each gradation code. Dot balance is maintained.

従って、フリッカの少ない多階調表示を実現することか
できる。Therefore, it is possible to realize multi-gradation display with less flicker.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明の一実施例による階調表示制御回路の
全体構成を示すブロック図、第２図は同実施例におＣ＋
るド・リド位置と位相シフトデータとの関係を示す図、
第３図は同実施例の具体的回路の回路図、第４図は同実
施例においてフレーム番号が「１６」〜「３１」の期間
におけるドツト位置と位相シフトデータとの関係を示す
図、第５図は同実施例におけるフし・−ムモノユレーシ
ョンビデオ信号Ｉ”ＭＶの構成を示す図、第６図は液晶
表示器における駆動電圧実効値と輝度との関係を示す図
、第７図はこの発明の一実施例におけるフレーム番号と
位相データの関係を示す図、第８図は同実施例における
階調コードと点灯ドツト位置の関係を示を図、第９図は
同実施例における点灯ド・・ノドのバランスを示す図で
ある。 ■・・・・・・フレームカウンタ、２・・・・・位相シ
フタ、３・・・・・デコーダ／エンコーダ、４・・・・
セレクタ。FIG. 1 is a block diagram showing the overall configuration of a gradation display control circuit according to an embodiment of the present invention, and FIG.
A diagram showing the relationship between the do/do position and the phase shift data,
FIG. 3 is a circuit diagram of a specific circuit of the same embodiment, FIG. FIG. 5 is a diagram showing the configuration of the frame monouration video signal I''MV in the same embodiment, FIG. 6 is a diagram showing the relationship between the effective value of the driving voltage and the luminance in the liquid crystal display, and FIG. FIG. 8 is a diagram showing the relationship between the frame number and phase data in one embodiment of the present invention, FIG. 8 is a diagram showing the relationship between the gradation code and the lighting dot position in the same embodiment, and FIG. ... It is a diagram showing the balance of nodes. ■ ... Frame counter, 2 ... Phase shifter, 3 ... Decoder/encoder, 4 ...
selector.

Claims (4)

【特許請求の範囲】[Claims] （１）ドットマトリックス表示パネルにおける表示画像
の階調を制御する階調表示制御回路であって、所定数の
フレームを１表示単位とするとともに、表示面のスキャ
ンに対応してドット毎に供給される階調データに基づき
各フレームにおける各ドットの点灯を制御する階調表示
制御回路において、前記ドットマトリックスを所定のド
ット数からなる複数の領域に分割した場合の各分割領域
においては、表示単位内のどのフレームにおいても該分
割領域における階調データに対応した一定個数のドット
が点灯するように制御すると共に、各ドットは、表示単
位内の全フレームの内、階調データに対応するフレーム
数だけ点灯するようにフレームレイトコントロールする
ことを特徴とする階調表示制御回路。(1) A gradation display control circuit that controls the gradation of a display image on a dot matrix display panel, in which a predetermined number of frames is one display unit, and the circuit is supplied dot by dot in response to scanning of the display surface. In a gradation display control circuit that controls lighting of each dot in each frame based on gradation data, when the dot matrix is divided into a plurality of areas each having a predetermined number of dots, each divided area has a Control is performed so that a certain number of dots corresponding to the gradation data in the divided area are lit in every frame, and each dot is lit only by the number of frames corresponding to the gradation data among all the frames in the display unit. A gradation display control circuit characterized by controlling a frame rate so as to turn on the light. （２）ドットマトリックス表示パネルにおける表示画像
の階調を制御する階調表示制御回路であって、所定数の
フレームを１表示単位とするとともに、表示面のスキャ
ンに対応してドット毎に供給される階調データに基づき
各フレームにおける各ドットの点灯を制御する階調表示
制御回路において、表示単位が切り換わる毎に、ドット
を点灯させるフレーム位相をシフトすることを特徴とす
る階調表示制御回路。(2) A gradation display control circuit that controls the gradation of a display image on a dot matrix display panel, which uses a predetermined number of frames as one display unit, and is supplied dot by dot in response to scanning of the display surface. 1. A gradation display control circuit that controls lighting of each dot in each frame based on gradation data, the gradation display control circuit being characterized in that the frame phase for lighting a dot is shifted every time a display unit is switched. . （３）ドットマトリックス表示パネルにおける表示画像
の階調を制御する階調表示制御回路であって、所定数の
フレームを１表示単位とするとともに、表示面のスキャ
ンに対応してドット毎に供給される階調データに基づき
各フレームにおける各ドットの点灯を制御する階調表示
制御回路において、１表示画面の表示期間内におけるフ
レーム番号をカウントするフレームカウンタと、 前記ドットマトリックスにおける点灯制御を行うドット
のアドレスをカウントするアドレスカウンタと、 前記フレームカウンタから出力されるフレーム番号デー
タの位相を、前記アドレスカウンタの出力アドレスデー
タに応じてシフトし、前記ドットの位相データとして出
力する位相シフト手段と、前記位相データが階調データ
と対応したデータである場合に該ドットを点灯せしめる
点灯制御信号を出力する点灯制御手段と を具備することを特徴とする請求項第１記載の階調表示
制御回路。(3) A gradation display control circuit that controls the gradation of a display image on a dot matrix display panel, which uses a predetermined number of frames as one display unit, and is supplied dot by dot in response to scanning of the display surface. A gradation display control circuit that controls lighting of each dot in each frame based on gradation data of the dot matrix includes a frame counter that counts frame numbers within a display period of one display screen, and a gradation display control circuit that controls lighting of each dot in the dot matrix. an address counter that counts addresses; a phase shifter that shifts the phase of frame number data output from the frame counter in accordance with output address data of the address counter and outputs the phase data as the dot phase data; 2. The gradation display control circuit according to claim 1, further comprising lighting control means for outputting a lighting control signal for lighting the dot when the data corresponds to gradation data. （４）前記位相シフト手段は、 （ａ）各ドットに対して位相シフトデータの最大値から
最小値までのデータをバランス良く割り当てた２×２ド
ットの小マトリックスを上下左右に隣接配置して４×４
ドットマトリックスを構成し、各小マトリックス間で互
いに位相シフトデータを偏移させることによって４×４
ドットマトリックス内各ドットに各々異なる位相シフト
データを割り当て、 （ｂ）ドットマトリックス表示器の各ドットには、前記
４×４ドットマトリックスの位相シフトデータを、上下
左右４×４ドット毎に繰り返し適用するものであり、 前記点灯制御手段は、 （ｃ）位相データが階調データに応じて用意された所定
のデータのいずれかに合致する場合に、当該ドットを点
灯せしめる ことを特徴とする請求項第３記載の階調表示制御回路。(4) The phase shift means comprises: (a) small matrices of 2×2 dots, in which data from the maximum value to the minimum value of phase shift data is assigned to each dot in a well-balanced manner, are arranged adjacently in the vertical and horizontal directions; ×4
4x4 by constructing a dot matrix and shifting the phase shift data from each other between each small matrix.
Assigning different phase shift data to each dot in the dot matrix, (b) Repeatingly applying the phase shift data of the 4 x 4 dot matrix to each dot of the dot matrix display every 4 x 4 dots on the top, bottom, left and right. Claim 1, wherein the lighting control means (c) lights the dot when the phase data matches any of predetermined data prepared according to the gradation data. 3. The gradation display control circuit according to 3.