JPH0272457A - Data transfer device - Google Patents
Data transfer deviceInfo
- Publication number
- JPH0272457A JPH0272457A JP63224960A JP22496088A JPH0272457A JP H0272457 A JPH0272457 A JP H0272457A JP 63224960 A JP63224960 A JP 63224960A JP 22496088 A JP22496088 A JP 22496088A JP H0272457 A JPH0272457 A JP H0272457A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- data transfer
- cpu
- transfer device
- stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 30
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 230000000873 masking effect Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 8
- 238000012545 processing Methods 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
遺歪斑ヱ
本発明はデータ転送装置に関し、特にマイクロプログラ
ム制御方式のデータ転送装置のストップ制御方式に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data transfer device, and more particularly to a stop control method for a microprogram-controlled data transfer device.
良惠皿韮
従来、この種のデータ転送装置においては、動作停止と
いうストップ状態の概念は装置自身には無く、上位装置
であるＣＰＵ （中央処理装置）をスタート、ストップ
制御することにより、間接的にデータ転送装置を制御す
るようになっている。Traditionally, in this type of data transfer equipment, there was no concept of a stop state (stopping of operation) in the equipment itself, but it was indirectly controlled by starting and stopping the CPU (central processing unit), which is a host device. It is designed to control the data transfer device.
この様に従来のデータ転送装置では、ＣＰＵの命令実行
をスタート、ストップさせることにより間接的に制御さ
れる方式であるために、ＣＰＵが入出力命令を発行した
直後にＣＰＵをストップさせても、データ転送装置はデ
ータ転送を継続していたり、接続されている入出力装置
からの起動に対してこれを受付けたりすることがある。In this way, conventional data transfer devices are controlled indirectly by starting and stopping CPU instruction execution, so even if the CPU is stopped immediately after the CPU issues an input/output instruction, A data transfer device may continue data transfer or may accept activation from a connected input/output device.
従って、データ転送装置のデータ転送動作そのものをス
トップさせることはできない。Therefore, the data transfer operation itself of the data transfer device cannot be stopped.
また、一般にＣＰＵはデバッグ機能としてＣＰＵの実行
条件に従って命令をストップさせたり、スタートにより
再開する機能や、あるいは１命令毎にステップ実行を行
う機能を有している。ところが、データ転送装置におい
ては、入出力装置と連動して動作するために、動作を一
時止めて再開させることは−殻内に困難であり、データ
転送装置の状態によりストツプさせる等のデバッグ機能
がなく、よってデバッグを容易に行うことができないと
いう欠点がある。Generally, a CPU has a debugging function that stops instructions according to the execution conditions of the CPU, restarts the instruction when started, or executes step execution for each instruction. However, since data transfer devices operate in conjunction with input/output devices, it is difficult to temporarily stop and restart the operation within the shell, and debug functions such as stopping depending on the status of the data transfer device are not available. Therefore, there is a drawback that debugging cannot be easily performed.
及曹しとｌ偵
そこで、本発明はかかる従来のものの欠点を解決すべく
なされたものであって、その目的とするところは、ＣＰ
Ｕへのストップ指示を送出して動作を停止させるように
して、デバッグが容易に行なえるようにしたデータ転送
装置を提供することにある。Therefore, the present invention has been made to solve the drawbacks of the conventional ones, and its purpose is to
An object of the present invention is to provide a data transfer device that can easily debug by sending a stop instruction to U to stop its operation.
魚曹しとｉ城
本発明によれば、マイクロプログラム制御方式のデータ
転送装置であって、自装置が予め設定された所定状態に
なったことを検出判定する状態判定手段と、前記状態判
定手段による前記所定状態の検出判定に応答して上位装
置に対して動作停止指令を発行するストップ制御手段と
、前記検出判定に応答して前記マイクロプログラムの割
出しを抑止するマイクロプログラム割出し要因マスク手
段とを有することを特徴とするデータ転送装置が得られ
る。According to the present invention, there is provided a data transfer device using a microprogram control system, comprising a state determining means for detecting and determining that the own device has entered a predetermined state set in advance, and the state determining means. stop control means for issuing an operation stop command to a host device in response to a detection determination of the predetermined state; and a microprogram indexing factor masking means for suppressing indexing of the microprogram in response to the detection determination. There is obtained a data transfer device characterized by having the following.
Ｋ１■ 以下、図面を用いて本発明の実施例について説明する。K1■ Embodiments of the present invention will be described below with reference to the drawings.
第１図は本発明の実施例のシステムブロック図であり、
ｃｐｕｔとデータ転送装置２とを含む一般的な情報処理
システムを示している。尚、本例においては、記憶装置
、入出力装置、操作パネル、保守パネル等は省略されて
いる。FIG. 1 is a system block diagram of an embodiment of the present invention,
A general information processing system including a cput and a data transfer device 2 is shown. Note that in this example, a storage device, an input/output device, an operation panel, a maintenance panel, etc. are omitted.
データ転送装置２はマイクロプログラム制御方式が採用
されており、ストップ制御部２１．マイクロプログラム
割出要因マスク部２２及び装置状態判定部２３を含んで
構成されている。The data transfer device 2 employs a microprogram control system, and has a stop control section 21. It is configured to include a microprogram indexing factor masking section 22 and a device state determining section 23.
装置状態判定部２３はマイクロプログラムにより実現さ
れるものであり、マイクロプログラムでアクセス可能な
装置の状態、例えば入出力装置とのデータ転送時の起動
状態、転送状態、報告動作状態、入出力装置から送られ
てくるステータスの値等を、図示せぬ保守パネルから予
め設定されている条件と比較し、一致したかどうかを検
出して判定するものである。The device status determination unit 23 is realized by a microprogram, and determines the status of the device that can be accessed by the microprogram, such as the startup status during data transfer with the input/output device, the transfer status, the reporting operation status, and the status of the device from the input/output device. The sent status value, etc. is compared with conditions set in advance from a maintenance panel (not shown), and a determination is made by detecting whether or not they match.
ストップ制御部２１はこの装置状態判定部２３からの一
致検出判定に応答して予め定義されているストップ指示
を発行してＣＰ、Ｕｌへ送出する。The stop control section 21 issues a predefined stop instruction in response to the coincidence detection judgment from the device state judgment section 23 and sends it to the CP and Ul.
この場合のストップ指示はプロセッサ間通信をマイクロ
プログラム指示によりＣＰＵＩに対して発行することに
より実現される。In this case, the stop instruction is realized by issuing interprocessor communication to the CPUI using a microprogram instruction.
ここで、データ転送装置２はＣＰＵＩとの間でプロセッ
サ間通信により入出力命令の実行指示、応答を行ってお
り、プロセッサ間通信は専用の制御線を用いる従来の方
法に比較して複雑とはなるが、装置間のバスを利用する
ことにより、制御線を新たに追加することなく通信コー
ドを装置間で定義することにより実現できることから、
汎用性に富むためにマイクロプログラム制御方式の装置
において一般に採用されている。そこで、本実施例にお
いても、装置間の制御は主にプロセッサ間通信を用いる
ようになっており、ＣＰＵのスタート、ストップ指示に
ついても、操作パネル等からプロセッサ間通信をＣＰＵ
へ発行することにより実現しているのである。Here, the data transfer device 2 issues execution instructions and responses to input/output commands through inter-processor communication with the CPUI, and inter-processor communication is less complicated than the conventional method using dedicated control lines. However, by using a bus between devices, it can be achieved by defining communication codes between devices without adding new control lines.
Because of its versatility, it is generally employed in microprogram control devices. Therefore, in this embodiment as well, control between devices mainly uses inter-processor communication, and for CPU start and stop instructions, inter-processor communication is performed from the operation panel etc.
This is achieved by issuing documents to
マイクロプログラム割出要因マスク部２２は、マイクロ
プログラム制御回路においてマイクロプログラムの指示
によりセットリセット可能なマスクレジスタを有してお
り、装置状態判定部２３の一致判定に応答して、このマ
スクレジスタの出力とマイクロプログラム割出し要因と
の論理積をとった結果により割出し制御を行うよう構成
されている。The microprogram indexing factor masking section 22 has a mask register that can be set and reset according to instructions from the microprogram in the microprogram control circuit, and the output of this mask register is determined in response to a match determination by the device state determining section 23. The indexing control is performed based on the result of the logical product of the microprogram indexing factor and the microprogram indexing factor.
第２図は第１図のデータ転送装置の動作を示すフローチ
ャートである。マイクロプログラムにより実現される装
置状態判定部２３によって、予め指定された状態が検出
されると、これに応答してストップ制御部２１からＣＰ
Ｕ１に対してストップ指示のためのプロセッサ間通信が
発行されることになる。FIG. 2 is a flowchart showing the operation of the data transfer device of FIG. 1. When a pre-specified state is detected by the device state determination section 23 implemented by a microprogram, the stop control section 21 issues a CP in response.
Interprocessor communication for a stop instruction will be issued to U1.
また、装置状態判定部２３による状態検出に応答して、
マイクロプログラム割出要因マスク部２２はマイクロプ
ログラムの指示によってマスクレジスタをリセットし、
割出し要因をマスクする。In addition, in response to the state detection by the device state determination unit 23,
The microprogram index factor masking unit 22 resets the mask register according to instructions from the microprogram,
Mask indexing factors.
このとき、デバッグのために保守パネル等から内部状態
を読出したり、処理を再開させたりするために必要とさ
れる割出し要因はマスクされないように制御される。At this time, the indexing factors required for reading the internal state from a maintenance panel or the like for debugging or for restarting processing are controlled so as not to be masked.
本マイクロプログラム処理が終了すると、データ転送処
理のための新たなマイクロプログラム割出しは発行され
なくなり、ＣＰＵＩからの新たな入出力命令の発行も抑
止されているために、ＣＰＵ、データ転送装置共に停止
状態となるのである。When this microprogram processing is completed, a new microprogram index for data transfer processing is no longer issued, and the issuance of new input/output instructions from the CPU is also suppressed, so both the CPU and the data transfer device stop. It becomes a state.
１匪座皇Ａ
蒸上の如く、本発明によれば、自装置の状態が予め設定
された所定状態となったときに、ＣＰＵへのストップ指
示の発行を行って、自装置のマイクロプログラム割出し
要因をマスクして動作停止をさせるようにしたので、デ
ータ転送装置のデバッグが容易に行えるという効果があ
る。According to the present invention, when the state of the own device reaches a preset predetermined state, a stop instruction is issued to the CPU, and the microprogram allocation of the own device is executed. Since the cause of the error is masked and the operation is stopped, the data transfer device can be easily debugged.
第１図は本発明の実施例のシステムブロック図、第２図
は第１図の実施例の動作を示すフローチャートである。
主要部分の符号の説明
１・・・・・・ＣＰＵ
２・・・・・・データ転送装置
２１・・・・・・ストップ制御部
２２・・・・・・マイクロプログラム割出要因マスク部
２３・・・・・・装置状態判定部FIG. 1 is a system block diagram of an embodiment of the present invention, and FIG. 2 is a flow chart showing the operation of the embodiment of FIG. Explanation of symbols of main parts 1...CPU 2...Data transfer device 21...Stop control unit 22...Microprogram indexing factor mask unit 23. ...Device status determination section
Claims (1)
あって、自装置が予め設定された所定状態になったこと
を検出判定する状態判定手段と、前記状態判定手段によ
る前記所定状態の検出判定に応答して上位装置に対して
動作停止指令を発行するストップ制御手段と、前記検出
判定に応答して前記マイクロプログラムの割出しを抑止
するマイクロプログラム割出し要因マスク手段とを有す
ることを特徴とするデータ転送装置。(1) A data transfer device using a microprogram control method, comprising a state determining means for detecting and determining that the device has entered a predetermined state, and responding to the detection and determination of the predetermined state by the state determining means. and a stop control means for issuing an operation stop command to a host device, and a microprogram indexing factor masking means for suppressing indexing of the microprogram in response to the detection determination. Transfer device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224960A JPH0272457A (en) | 1988-09-08 | 1988-09-08 | Data transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224960A JPH0272457A (en) | 1988-09-08 | 1988-09-08 | Data transfer device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0272457A true JPH0272457A (en) | 1990-03-12 |
Family
ID=16821898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63224960A Pending JPH0272457A (en) | 1988-09-08 | 1988-09-08 | Data transfer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0272457A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7334239B2 (en) | 2004-03-19 | 2008-02-19 | Funai Electric Co., Ltd. | Optical disc apparatus |
-
1988
- 1988-09-08 JP JP63224960A patent/JPH0272457A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7334239B2 (en) | 2004-03-19 | 2008-02-19 | Funai Electric Co., Ltd. | Optical disc apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5437033A (en) | System for recovery from a virtual machine monitor failure with a continuous guest dispatched to a nonguest mode | |
| US20020116670A1 (en) | Failure supervising method and apparatus | |
| JPS5968004A (en) | Fail-safe method of on-vehicle computer | |
| US4974147A (en) | Programmable quiesce apparatus for retry, recovery and debug | |
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| JPS63279328A (en) | Control system for guest execution of virtual computer system | |
| JPH0272457A (en) | Data transfer device | |
| JPS58181160A (en) | Controlling system of emergency operation | |
| JPS6158054A (en) | Run away detection of program | |
| JPH0833840B2 (en) | Error recovery procedure notification system | |
| JPH02129744A (en) | Data transfer equipment | |
| JPH0149975B2 (en) | ||
| JPH02264340A (en) | Microprocessor | |
| JPH0232651B2 (en) | ||
| JPH0659941A (en) | Information processor | |
| JPH0417453B2 (en) | ||
| JPH02103647A (en) | Method for controlling intelligent measuring card | |
| JPS61235955A (en) | Program debugging system | |
| JPS6057609B2 (en) | Power outage processing control method for electronic equipment | |
| JPH05151021A (en) | Debugging system using debugger with built-in resident area | |
| JPS63138437A (en) | Program control system | |
| JPH0628218A (en) | Program development assisting device for microcomputer | |
| JPH053016B2 (en) | ||
| JPS6277656A (en) | Program debugging system | |
| JPH0619727A (en) | Package mounting check control system |