JPH027239B2 - - Google Patents

Description

請求の範囲 １ カメラに結合され、テレビジヨンラスタの複
数個の領域におけるそのカメラからの映像信号に
応じて、そのテレビジヨンラスタの相異なる領域
からの検知された映像信号をそれぞれ表わす複数
個の修正用信号を第１の期間に生成する信号生成
手段と；上記信号生成手段に結合され、上記修正
用信号に応じて上記映像信号を再検査することな
く複数個の各別の演算方式により上記修正用信号
を選択的かつ各別に処理して、対応する複数個の
２次セツトアツプ機能調節信号を第２の期間に生
成する処理手段と；上記カメラに結合され、上記
調節信号に応じて上記カメラを同時に調節する調
節手段と；を備え、 上記調節信号は、或る１つの１次セツトアツプ
機能調節周期に１群あるいは複数群の調節信号と
して上記調節手段へ送られるように構成されたテ
レビカメラ用自動調節装置。Claim 1: A plurality of modifications coupled to a camera and responsive to video signals from the camera in a plurality of regions of the television raster, each representing a sensed video signal from a different region of the television raster. a signal generating means for generating a video signal in a first period; the signal generating means is coupled to the signal generating means to modify the video signal according to the modification signal using a plurality of different calculation methods without re-examining the video signal; processing means for selectively and separately processing the control signals to produce a corresponding plurality of secondary setup function adjustment signals during a second time period; adjustment means for simultaneous adjustment; the adjustment signal is sent to the adjustment means as one or more groups of adjustment signals in one primary setup function adjustment cycle; Regulator.

発明の背景 この発明はテレビカメラ用自動セツトアツプ方
式、特にカラーテレビカメラ用自動セツトアツプ
方式に関する。BACKGROUND OF THE INVENTION This invention relates to automatic setup systems for television cameras, and more particularly to automatic setup systems for color television cameras.

最近のカラーテレビカメラ装置ではセツトアツ
プ調節部が多くの異なつた場所に設けられてい
る。セツトアツプ調節部のあるものはカメラヘツ
ドにあり、あるものは基地設備のある場合それに
設けられ、またあるものはモニター設備で調節が
できるようにカメラヘツドから基地設備へ離され
ている。セツトアツプ調節部の大部分は通常カメ
ラヘツドに設けられるか、基地設備を用いる時は
その基地設備に設けられる。セツトアツプ調節部
の総数は80個以上のことが多い。これには形状、
粗整合、微整合、黒レベル及びシエージング（同
時に行なう）、白レベル及びシエージング（同時
に行なう）の１次セツトアツプ機能があり、各１
次セツトアツプ機能の中に複数の２次セツトアツ
プ機能がある。例えば微整合は緑カメラの映像に
合うように赤カメラの映像を調節するためのセツ
トアツプ機能を14個持つことができる。この14個
の機能は水平心出し、水平寸法、水平直線度、水
平傾度、水平彎曲度、水平楔型歪、水平糸巻歪、
垂直心出し、垂直寸法、垂直直線度、垂直傾度、
垂直彎曲度、垂直楔型歪、垂直糸巻歪である。こ
れらのセツトアツプ調節は通常互いに緊密に充填
され、普通同軸制御式になつた電位差計制御部に
よつて行われる。この形式の制御部の充填法では
基地設備やカメラの寸法および重量が増し、その
上調節が複雑になる。小型カメラについては調節
を行うためにカメラをモニター設備のところへ移
動するのが便利であるが、大型カメラの場合は若
干の調節部をモニター設備が利用できる基地設備
の方へ離す必要がある。この制御部を離すことは
一般に各電位差計に電線を介して各別の導線を結
合することになり、これはそれ自体不安定の原因
になり得る。カメラのセツトアツプ調節に要する
労力は相当なものであるから、このセツトアツプ
調節を行うのにより適した手段を見出すことが望
ましい。機器の可使寿命中に行われる調節は数多
くあり、その調節は時間がかかつて操作員の判断
を要するため、このような調節を自動的に行う方
式を提供することが極めて望ましい。 Modern color television camera systems have setup controls located in many different locations. Some setup controls are located on the camera head, some are located on the base equipment if present, and some are remote from the camera head to the base equipment so that adjustments can be made at the monitor equipment. Most of the setup controls are normally located at the camera head or, if base equipment is used, at the base equipment. The total number of setup adjustment sections is often 80 or more. This includes shape,
There are primary setup functions for coarse matching, fine matching, black level and shading (performed at the same time), and white level and shading (performed at the same time).
There are multiple secondary setup functions within the secondary setup functions. For example, Fine Alignment can have 14 setup functions to adjust the red camera's image to match the green camera's image. These 14 functions include horizontal centering, horizontal dimension, horizontal straightness, horizontal inclination, horizontal curvature, horizontal wedge distortion, horizontal pincushion distortion,
Vertical centering, vertical dimension, vertical straightness, vertical inclination,
These are vertical curvature, vertical wedge distortion, and vertical pincushion distortion. These set-up adjustments are usually made by potentiometer controls closely packed together and usually coaxially controlled. This type of control filling method increases the size and weight of the base equipment and camera and also complicates the adjustment. For small cameras, it is convenient to move the camera to the monitoring equipment to make adjustments, but for larger cameras, it may be necessary to move some of the adjustments to base equipment where monitoring equipment is available. Separating this control generally results in coupling each potentiometer to each separate conductor via an electrical wire, which in itself can be a source of instability. Since the effort required to adjust the setup of a camera is considerable, it would be desirable to find a more suitable means for performing this setup adjustment. Since there are many adjustments to be made during the useful life of an instrument, which are time consuming and require operator judgment, it is highly desirable to provide a method for automatically making such adjustments.

上述のように、微整合に対しては14個の２次セ
ツトアツプ機能調節がある。これらの調節は赤ラ
スタを緑ラスタに合わせるために行なつた後、再
度、青ラスタを緑ラスタに合わせるために行な
う。その他の１次セツトアツプ機能に対する２次
セツトアツプ機能調節は次の通りである。形状の
１次セツトアツプ機能の調節においては、３個の
ラスタ（緑、赤、青）の各々に対して、垂直及び
水平における傾度、直線度、彎曲度、楔型歪、糸
巻歪、心出し、寸法の２次セツトアツプ機能調節
を行なう。粗整合の１次セツトアツプ機能の調節
においては、微整合の場合と同じ14個の２次セツ
トアツプ機能調節がある。これらの粗整合と微整
合との主な相違は、粗整合がカメラ・テストチヤ
ートのバーマークを使用するのに対して微整合は
より正確な位置付け要素であるシエブロンマーク
を使用することである。黒及び白レベルとシエー
ジングの１次セツトアツプ機能（振幅調節であ
る）における２次セツトアツプ機能の数は上述の
場合よりも少数である。黒レベル及びシエージン
グに対する２次セツトアツプ機能調節は水平及び
垂直の鋸歯（左右ラスタ・レベル及び上下ラス
タ・レベル）、水平及び垂直の放物線（垂直中心
レベル及び水平中心レベル）の各調節及び利得調
節（合計５個）である。この黒レベル及びシエー
ジングの調節は緑、赤、青の各ラスタに対して行
なう。緑ラスタに対する白レベル及びシエージン
グの２次セツトアツプ機能調節は白レベルの手動
選択、水平及び垂直の鋸歯、水平及び垂直の放物
線の各調節である。赤及び青ラスタに対する白レ
ベル及びシエージングは５個の２次セツトアツプ
機能調節、すなわち、水平及び垂直の鋸歯、水平
及び垂直の放物線の各調節と利得調節（緑の白レ
ベルに整合させるためのもの）を必要とする。 As mentioned above, there are 14 secondary setup function adjustments for fine alignment. These adjustments are made to align the red raster with the green raster, and then again to align the blue raster with the green raster. Secondary setup function adjustments for other primary setup functions are as follows. Adjusting the primary setup functions for the shape includes vertical and horizontal slope, straightness, curvature, wedge distortion, pincushion distortion, centering, Performs secondary setup function adjustments for dimensions. For coarse match primary setup function adjustments, there are the same 14 secondary setup function adjustments as for fine match. The main difference between coarse and fine alignment is that coarse alignment uses bar marks on the camera test chart, whereas fine alignment uses chevron marks, which are more precise positioning elements. . The number of secondary setup functions in the primary setup functions of black and white levels and shading (which are amplitude adjustments) is smaller than in the case described above. Secondary setup function adjustments for black level and shading include horizontal and vertical sawtooth (left and right raster levels and top and bottom raster levels), horizontal and vertical parabola (vertical center level and horizontal center level) adjustments, and gain adjustments ( 5 in total). This black level and shading adjustment is performed for each of the green, red, and blue rasters. The secondary setup function adjustments for white level and shading for the green raster are manual selection of white level, horizontal and vertical sawtooth, and horizontal and vertical parabola adjustments. White level and shading for the red and blue rasters is controlled by five secondary setup function adjustments: horizontal and vertical sawtooth, horizontal and vertical parabola adjustments, and a gain adjustment (to match the green white level). ) is required.

これらの調節を自動的に行うには、誤差を検知
し、また誤差補正信号を生成する何等かの手段が
必要である。誤差の検知に用いられる方法および
その誤差を処理して補正信号を発生する方法が全
方式の性能および調節に要する時間を大部分決定
する。若干の自動調節は行われているが、この調
節はある１つの２次機能に対して与えられた１つ
の制御に対する誤差を測定または検知して、その
１つの２次機能を制御することにより行われるの
で、この装置に対する手続をセツトアツプ制御の
すべてに対して拡張しようとすると、この各２次
機能に対する誤差を測定して制御部を調節し、再
測定を行つて次の２次機能に対する誤差を検知
し、その誤差を補正し、これをすべての２次機能
について順次繰返えすという手続には著しい時間
を要する。また各制御は相互作用を及ぼし合うか
ら、他の個々の２次制御または機能を補正すると
きに起こる誤差の再測定および補正の反復に余分
の時間がかかる。従つて多数の制御を取扱うもつ
と効率のよい方法を提供することが望ましい。 To automatically make these adjustments, some means of detecting the error and generating an error correction signal is required. The method used to detect the error and how the error is processed to generate a correction signal largely determines the performance of the overall system and the time required for adjustment. Although some automatic adjustment is performed, this adjustment is performed by measuring or detecting the error in one control given to one secondary function and controlling that one secondary function. Therefore, if we were to extend the procedure for this device to all of the setup controls, we would measure the error for each secondary function, adjust the control, and remeasure the error for the next secondary function. The procedure of detecting, correcting the error, and repeating this sequentially for all secondary functions takes a significant amount of time. Also, because each control interacts with each other, additional time is required to remeasure and repeat the correction of errors that occur when correcting other individual secondary controls or functions. It would therefore be desirable to provide a more efficient method of handling multiple controls.

発明の要約 簡単に言えば、複数のカメラ制御部の自動調節
用の進歩した方式は、カメラに結合されて全ラス
タの数領域で測定された映像を表わす信号を測定
記憶する手段を含んでいる。次にその局部信号が
複数の演算方式に従つて再測定なしに各別に選択
的に処理されてそのカメラ制御部のそれぞれに対
して対応する複数の個別誤差補正信号を発生す
る。これらの補正信号はカメラの調節のための再
測定の前に、ひとまとめにしてそのカメラに供給
される。SUMMARY OF THE INVENTION Briefly, an advanced scheme for automatic adjustment of a plurality of camera controls includes means coupled to the cameras for measuring and storing signals representative of a measured image in several areas of a total raster. . The local signals are then selectively processed separately without re-measurement according to a plurality of calculation schemes to generate a plurality of individual error correction signals corresponding to each of the camera controls. These correction signals are fed together to the camera before remeasurement for camera adjustment.

この発明によるテレビカメラ用自動調節装置
は、カメラに結合され、テレビジヨンラスタの複
数個の領域（例えば、第３図示の９領域）におけ
るそのカメラからの映像信号に応じて、そのテレ
ビジヨンラスタの相異なる領域からの検知された
映像信号をそれぞれ表わす複数個の修正用信号を
第１の期間に生成する信号生成手段と（例えば、
第１図示の誤差検知器２７、局部誤差記憶ユニツ
ト２１１、信号マトリツクス２２１）と；上記信
号生成手段に結合され、上記修正用信号に応じて
上記映像信号を再検査することなく複数個の各別
の演算方式により上記修正用信号を選択的かつ各
別に処理して、対応する複数個の２次セツトアツ
プ機能調節信号を第２の期間に生成する処理手段
と（例えば、第１図示のプロセツサユニツト２
４）と；上記カメラに結合され、上記調節信号に
応じて上記カメラを同時に調節する調節手段と
（例えば、第１図示のRAM２１、Ｄ／Ａ変換器
２２、信号記憶ユニツト２３、制御回路２６）
と；を備え、上記調節信号は、或る１つの１次セ
ツトアツプ機能調節周期に１群あるいは複数群の
調節信号として上記調節手段へ送られるように構
成されている。 The automatic adjustment device for a television camera according to the present invention is coupled to a camera and adjusts the television raster in response to video signals from the camera in a plurality of regions (for example, nine regions shown in FIG. 3) of the television raster. a signal generating means for generating a plurality of correction signals in a first period, each representing a detected video signal from a different region (e.g.
an error detector 27, a local error storage unit 211, a signal matrix 221) shown in FIG. a processing means (for example, a processor unit shown in FIG. 2
4) Adjustment means coupled to the camera and for simultaneously adjusting the camera according to the adjustment signal (for example, the RAM 21, D/A converter 22, signal storage unit 23, and control circuit 26 shown in the first figure);
and; the adjustment signal is configured to be sent to the adjustment means as one or more groups of adjustment signals in one primary setup function adjustment cycle.

上述のように、この発明のテレビカメラ用自動
調節装置では、ある１つの１次セツトアツプ機能
の調節において、その機能が含む複数個の２次セ
ツトアツプ機能の調節を１群あるいは複数群にま
とめて行なうので、１個ずつ順番に測定、調節、
再測定を繰返して行なう場合よりも、調節に要す
る時間の短縮化が可能であり、しかも各調節間で
の不所望な相互作用の発生防止が可能である。 As described above, in the automatic adjustment device for a television camera of the present invention, when adjusting one primary setup function, adjustment of a plurality of secondary setup functions included in that function is performed in one group or in a plurality of groups. Therefore, measure and adjust each piece one by one.
The time required for adjustment can be shortened compared to the case where re-measurements are repeatedly performed, and undesired interactions between each adjustment can be prevented.

この発明のテレビカメラ用自動調節装置の一実
施例によるセツトアツプ機能の調節については後
に詳述するが、発明の理解を容易にするために、
ここで、この概要を説明しておく。 Adjustment of the setup function by an embodiment of the automatic adjustment device for a television camera of the present invention will be described in detail later, but in order to facilitate understanding of the invention,
An overview of this will be explained here.

１次セツトアツプ機能は形状（第26頁第14行乃
至第34頁第25行に詳述）、粗整合（第35頁第１行
乃至第37頁第13行に詳述）、微整合（第10頁第４
行乃至第26頁第13行に詳述）、黒レベル及びシエ
ージング（第37頁第14行乃至第43頁第１行に詳
述）、白レベル及びシエージング（第43頁第２行
乃至第45頁第20行に詳述）の順に調節を行なう。 The primary setup functions include shape (detailed from page 26, line 14 to page 34, line 25), coarse alignment (detailed from page 35, line 1 to page 37, line 13), and fine alignment (detailed from page 35, line 1 to page 37, line 13). 10th page 4th
black level and shading (detailed from line 14 of page 37 to line 1 of page 43), white level and shading (detailed from line 2 of page 43 to line 13 of page 43) (detailed on page 45, line 20).

形状の調節では、フローチヤート（第２１図）
に示すように水平の傾度、直線度、彎曲度、楔型
歪、糸巻歪から成る１群と、垂直の傾度、直線
度、彎曲度、楔型歪、糸巻歪から成る１群と、水
平及び垂直の心出し、寸法から成る１群とにまと
めて補正を行なう。これらの補正はテストチヤー
トのバーマークを使用して行なう。粗整合の調節
では、フローチヤート（第２２図）に示すよう
に、水平及び垂直の心出し、寸法、傾度、直線
度、彎曲度、楔型歪、糸巻歪をひとまとめにして
補正を行なう。微整合の調節のフローチヤートは
粗整合の場合と本質的に同じであるから省略し
た。黒レベル及びシエージングの調節では、フロ
ーチヤート（第２３図）に示すように、水平及び
垂直の鋸歯、放物線と全体の利得の補正をひとま
とめにして行なう。緑ラスタに対する白レベル及
びシエージングの調節では、フローチヤート（第
２４図ａ）に示すように、水平及び垂直の鋸歯、
放物線の補正をひとまとめにして行なう。赤及び
青ラスタに対する白レベル及びシエージングの調
節では、フローチヤート（第２４図ｂ）に示すよ
うに、水平及び垂直の鋸歯、放物線と全体の利得
の補正をひとまとめにして行なう。 For shape adjustment, follow the flowchart (Figure 21)
As shown in , one group consists of horizontal inclination, straightness, curvature, wedge distortion, and pincushion distortion, and one group consists of vertical inclination, straightness, curvature, wedge distortion, and pincushion distortion, and horizontal and The vertical centering and dimensions are collectively corrected as a group. These corrections are made using the bar marks on the test chart. In the coarse alignment adjustment, as shown in the flowchart (FIG. 22), horizontal and vertical centering, dimensions, inclination, straightness, curvature, wedge distortion, and pincushion distortion are collectively corrected. The flowchart for adjusting fine matching is essentially the same as that for coarse matching, so it has been omitted. In adjusting the black level and shading, horizontal and vertical sawtooth, parabola, and overall gain corrections are performed all at once, as shown in the flowchart (FIG. 23). For adjusting the white level and shading for the green raster, horizontal and vertical sawtooth,
Perform parabola correction all at once. White level and shading adjustments for the red and blue rasters combine horizontal and vertical sawtooth, parabolic, and overall gain corrections as shown in the flowchart (Figure 24b).

図面の説明 第１図は自動セツトアツプ方式のブロツク図で
ある。DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of the automatic setup method.

第２図はこの発明の推奨実施例による誤差測定
用テストチヤートである。 FIG. 2 is a test chart for error measurement according to a preferred embodiment of the present invention.

第３図は第２図のチヤート上の９領域の通常位
置を示す。 FIG. 3 shows the normal positions of the nine areas on the chart of FIG.

第４図は微整合検知器のブロツク図である。 FIG. 4 is a block diagram of the fine alignment detector.

第５図は微整合検知器の動作を示す。 FIG. 5 shows the operation of the fine alignment detector.

第６図は微整合検知器からの信号の加算および
減算を行う変換系のブロツク図である。 FIG. 6 is a block diagram of a conversion system for adding and subtracting signals from a fine matching detector.

第７図は第６図のシーケンサのブロツク図であ
る。 FIG. 7 is a block diagram of the sequencer of FIG. 6.

第８図は信号プロセツサユニツトのブロツク図
である。 FIG. 8 is a block diagram of the signal processor unit.

第９図は水平心出し補正を行うための第８図の
信号プロセツサのブロツク図である。 FIG. 9 is a block diagram of the signal processor of FIG. 8 for performing horizontal centering correction.

第１０図は水平寸法補正を行うための第８図の
信号プロセツサのブロツク図である。 FIG. 10 is a block diagram of the signal processor of FIG. 8 for performing horizontal dimension correction.

第１１図は水平傾度補正を行うための第８図の
信号プロセツサのブロツク図である。 FIG. 11 is a block diagram of the signal processor of FIG. 8 for performing horizontal tilt correction.

第１２図は水平直線度補正を行うための第８図
の信号プロセツサのブロツク図である。 FIG. 12 is a block diagram of the signal processor of FIG. 8 for performing horizontal straightness correction.

第１３図は水平彎曲度補正を行うための第８図
の信号プロセツサのブロツク図である。 FIG. 13 is a block diagram of the signal processor of FIG. 8 for performing horizontal curvature correction.

第１４図は画像と撮像管との関係を示す。 FIG. 14 shows the relationship between the image and the image pickup tube.

第１５図は画像の形状を示す。 FIG. 15 shows the shape of the image.

第１６図は第２図のブロツクマークの絶対位置
を測定記憶し、緑映像信号用誤差補正信号を発生
する方式のブロツク図である。 FIG. 16 is a block diagram of a method for measuring and storing the absolute position of the block mark shown in FIG. 2 and generating an error correction signal for a green video signal.

第１７図は第１６図における水平心出し補正を
行うための信号プロセツサのブロツク図である。 FIG. 17 is a block diagram of a signal processor for performing horizontal centering correction in FIG. 16.

第１８図は第１６図における水平寸法補正を行
うための信号プロセツサのブロツク図である。 FIG. 18 is a block diagram of a signal processor for performing horizontal dimension correction in FIG. 16.

第１９図は赤を補正して緑に合わせるための粗
整合誤差補正信号を発生する方式のブロツク図で
ある。 FIG. 19 is a block diagram of a system for generating a coarse alignment error correction signal for correcting red to match green.

第２０図は軸シエージングおよびレベル制御を
行うための方式のブロツク図である。 FIG. 20 is a block diagram of a scheme for performing axis sizing and level control.

第２１図は形状の調節を行なう場合のフローチ
ヤートである。 FIG. 21 is a flowchart for adjusting the shape.

第２２図は粗整合の調節を行なう場合のフロー
チヤートである。 FIG. 22 is a flowchart for adjusting coarse alignment.

第２３図は黒レベル及びシエージングの調節を
行なう場合のフローチヤートである。 FIG. 23 is a flowchart for adjusting the black level and shading.

第２４図ａ，ｂは白レベル及びシエージングの
調節を行なう場合のフローチヤートである。 FIGS. 24a and 24b are flowcharts for adjusting the white level and shading.

発明の説明 第１図には自動カメラセツトアツプ方式のブロ
ツク図が示されている。カラーテレビカメラ１４
はセツトアツプチヤート１５上に光学的に焦点を
合わされた映像発生器１７を含む。セツトアツプ
チヤート１５はカメラ１４に対して調節し得るよ
うに位置決めされている。カメラ映像発生器１７
は３つの撮像装置（赤、緑および青）、偏向装置
および撮像装置からの走査信号に応じて赤、緑お
よび青の映像信号を生成する処理回路網を含んで
いる。この映像発生器１７はカメラ制御回路２６
により制御される。生成された赤、緑、青の映像
信号はカメラ１４内の映像選択スイツチ１８に印
加される。ここに説明するカメラ系においては
RAM（ランダムアクセス記憶装置）２１が所定
のアドレス位置に従う８ビツト２進コードフオー
マツトで制御値を記憶する。カメラ１４はタイミ
ング制御器１９を含み、これが水平同期信号発生
器と水平同期信号（各水平線）に応じてRAM２
１に順次アドレスを供給し、RAMに記憶された
制御値を表わす（アドレスに関連する）８ビツト
２進コード信号をデジタル・アナログ（Ｄ／Ａ）
変換器２２に順次印加する回路網とを含んでい
る。デイジタル・アナログ（Ｄ／Ａ）変換器２２
においてこの８ビツト２進コードはRAM２１に
記憶された２進制御値を表わすパルス振幅変調信
号（PAM）に変換される。このアナログ信号は
記憶ユニツト２３の複数個の制御信号記憶装置の
適正な１つに配向される。タイミング制御器１９
からのタイミング制御信号は出力信号をＤ／Ａ変
換器から制御信号記憶ユニツト２３内の適当な制
御記憶装置に切換える。これは水平同期信号に同
期し、アドレス発生器を介してRAMへのアドレ
スおよびＤ／Ａ変換器からのスイツチング信号を
供給する簡単な線計数器によつて行うこともでき
る。制御信号記憶装置は例えばＤ／Ａ変換器から
の信号に応じてそこからのパルス振幅変調信号を
記憶する蓄電用コンデンサとすることもできる。
この記憶装置はカメラ映像発生器１７用の適当な
制御回路にしつかりと結線される。DESCRIPTION OF THE INVENTION FIG. 1 shows a block diagram of an automatic camera setup method. color television camera 14
includes an optically focused image generator 17 on a setup chart 15. Setup shaft 15 is adjustably positioned relative to camera 14. Camera image generator 17
includes three imagers (red, green, and blue), a deflection device, and processing circuitry that generates red, green, and blue video signals in response to scanning signals from the imagers. This video generator 17 is a camera control circuit 26
controlled by The generated red, green, and blue video signals are applied to a video selection switch 18 within the camera 14. In the camera system explained here,
A RAM (Random Access Memory) 21 stores control values in an 8-bit binary code format according to predetermined address locations. The camera 14 includes a timing controller 19, which controls the horizontal synchronization signal generator and the RAM 2 in response to the horizontal synchronization signal (each horizontal line).
1 sequentially, and an 8-bit binary code signal (associated with the address) representing the control value stored in the RAM is converted into a digital/analog (D/A) signal.
and circuitry that sequentially applies to the converter 22. Digital to analog (D/A) converter 22
This 8-bit binary code is converted to a pulse amplitude modulated signal (PAM) representing a binary control value stored in RAM 21. This analog signal is directed to the appropriate one of a plurality of control signal stores in storage unit 23. Timing controller 19
The timing control signals from the D/A converter switch the output signals from the D/A converter to the appropriate control storage in the control signal storage unit 23. This can also be done by a simple line counter synchronized to the horizontal synchronization signal and providing the address to the RAM via an address generator and the switching signal from the D/A converter. The control signal storage device can also be, for example, a storage capacitor that stores a pulse amplitude modulated signal from a D/A converter in response to a signal from the D/A converter.
This storage device is hard wired to the appropriate control circuitry for the camera image generator 17.

カメラ１４と共に使用される自動セツトアツプ
ユニツト１０は例えばパルサやROMを含み得る
補正信号機能タイミングユニツト２５を含んでい
る。この場合ROMはカメラの１次セツトアツプ
機能用のアドレスを記憶する。機能タイミングユ
ニツト２５のROMはパルサからの各パルスに応
じてカメラの１次セツトアツプ機能用の１次セツ
トアツプアドレスを配列する。このアドレスは調
節すべき１次機能の自動セツトアツプユニツト１
０のセツトアツプを行うためにセツトアツプユニ
ツトタイミング制御器１３に送られる。例えば
ROMの第１のアドレスはセツトアツプユニツト
のタイミング制御器１３に送られる粗整合アドレ
スのこともある。このアドレスはタイミング制御
器１３において復号されて適正な映像すなわち適
当な誤差検知器を選択するための制御信号を発生
し、アドレス発生器を介して補正データ用の適当
なアドレスを供給する。この１次機能が終了する
と補正信号機能タイミングユニツト２５のパルサ
がROMを微整合補正等の次の機能に切換え、こ
のアドレスがセツトアツプユニツトタイミング制
御器１３に送られるようになる。この機能が終了
するとパルサはROMに次の１次機能を供給させ
るという具合になる。タイミング制御器１３はカ
メラのセツトアツプ用の１次セツトアツプ機能に
応じてカメラ１４の映像選択器１８に制御信号を
供給してその映像選択器１８から誤差検知器２７
に印加すべき適当な映像を選択する。タイミング
制御器１３はまた基準ユニツト２０から要求され
るどのような基準映像でも印加するようになつて
いる。誤差検知器２７はそれに印加される映像に
応じてチヤート１５により定められた領域別様式
で誤差を検知する。 The automatic setup unit 10 used with the camera 14 includes a correction signal function timing unit 25 which may include, for example, a pulser and a ROM. In this case, the ROM stores addresses for the camera's primary setup functions. The ROM of the functional timing unit 25 arranges the primary setup address for the camera's primary setup function in response to each pulse from the pulser. This address is the automatic setup unit 1 of the primary function to be adjusted.
0 to the setup unit timing controller 13 for setup. for example
The first address of the ROM may be a coarse match address sent to the timing controller 13 of the setup unit. This address is decoded in the timing controller 13 to generate a control signal for selecting the correct image, i.e. the correct error detector, and provides the appropriate address for the correction data via an address generator. When this primary function is completed, a pulser in the correction signal function timing unit 25 switches the ROM to the next function, such as fine alignment correction, and this address is sent to the setup unit timing controller 13. When this function is completed, the pulser causes the ROM to supply the next primary function, and so on. The timing controller 13 supplies a control signal to the video selector 18 of the camera 14 in accordance with the primary setup function for camera setup, and outputs a control signal from the video selector 18 to the error detector 27.
Select an appropriate image to be applied to the image. Timing controller 13 is also adapted to apply any reference images requested from reference unit 20. The error detector 27 detects errors in a region-by-region manner defined by the chart 15 according to the image applied thereto.

微整合に対する独立の制御部がＣ個あれば、こ
れを全部利用するには少なくともＣ／２個の領域
を試験しなければならない。もしＣ／２個の領域
が正しく試験されると、局部誤差をすべて０に低
減することができる。実際にはより多くの領域を
試験し、１つ以上の重み平均技法を用いて種々の
制御の誤差の綜合推定値を得ることにより全体的
整合をより良くすることができる。ハードウエア
やソフトウエアの考慮からもたらされたものを除
いて、試験し得る領域の数に限度はない。以下説
明する微整合用の14個の制御部またはそれ以下の
制御部に対して適度の領域数は５×５配列の25領
域、４×３配列の12領域および３×３配列の９領
域であるが、この実施例では９領域配列が利用さ
れている。この数は平均するのに都合のよい10個
ないし14個の制御部を用いるときの合理的な最小
領域数として選ばれている。領域数を増すことは
実に簡単であるが、処理が比例的に複雑化し、関
連する回路網がさらに複雑になる。 If there are C independent controls for fine alignment, at least C/2 areas must be tested to utilize them all. If C/2 regions are tested correctly, the local errors can be reduced to all zero. In practice, the overall match may be better by testing more regions and using one or more weighted averaging techniques to obtain a combined estimate of the errors of the various controls. There is no limit to the number of areas that can be tested, other than those resulting from hardware or software considerations. For the 14 control units or smaller control units for fine alignment described below, the appropriate number of areas is 25 areas in a 5 x 5 array, 12 areas in a 4 x 3 array, and 9 areas in a 3 x 3 array. However, in this example, a 9-region array is utilized. This number was chosen as a reasonable minimum number of regions when using 10 to 14 controls, which is convenient for averaging. Increasing the number of regions is quite simple, but the processing complexity increases proportionally, and the associated circuitry becomes even more complex.

第２図には水平および垂直の粗整合および微整
合、形状誤差および振幅誤差を検知するためのチ
ヤート１５が示されている。このチヤートには９
個の同じシエブロンマーク１２と９個の水平棒ま
たはブロツク１６とが含まれている。第３図には
９個の領域が示されている。シエブロンマークは
互いにある角度を成して延びる１対の対角線状記
号である。このチヤートの位置およびセツトアツ
プマークはテレビジヨンラスタに対して正確に配
置される必要がある。シエブロンマークは微整合
検知に関して用いられ、水平棒は粗整合、形状、
軸シエージングおよび白レベルの検知に関して用
いられる。 FIG. 2 shows a chart 15 for detecting horizontal and vertical coarse and fine alignment, shape errors, and amplitude errors. This chart has 9
There are nine identical chevron marks 12 and nine horizontal bars or blocks 16. Nine regions are shown in FIG. Chevron marks are a pair of diagonal symbols extending at an angle to each other. The position of this chart and the setup marks must be placed accurately with respect to the television raster. Chevron marks are used for fine alignment detection, and horizontal bars are used for coarse alignment, shape,
Used for axis shading and white level detection.

カメラセツトアツプユニツトは複数個の信号プ
ロセツサを含むプロセツサユニツト２４を有す
る。これらのプロセツサはそれぞれ２次セツトア
ツプ機能に対応し、印加信号を相異なる演算方式
によつて処理して２次機能に対する誤差補正信号
を発生する。ユニツト２１１の局部記憶装置に記
憶された誤差信号はタイミング制御器１３からの
タイミング信号に応じて同時に信号マトリツクス
２２１を介してユニツト２４内の適当なプロセツ
サに印加される。このユニツト２４内の適当なプ
ロセツサは機能タイミングユニツト２５からの１
次機能アドレスに基づいて選択される。選択され
た信号プロセツサ２４は誤差記憶ユニツト２１１
からの同じ記憶情報を用いて各別に補正データを
処理して、調節される複数個の２次機能に対応す
る複数個の誤差補正信号を生成する。 The camera setup unit has a processor unit 24 that includes a plurality of signal processors. Each of these processors corresponds to a secondary setup function and processes the applied signals using different arithmetic methods to generate error correction signals for the secondary function. The error signal stored in the local storage of unit 211 is simultaneously applied via signal matrix 221 to the appropriate processor in unit 24 in response to timing signals from timing controller 13. A suitable processor within this unit 24 is one of the processors from the functional timing unit 25.
Selected based on next function address. The selected signal processor 24 has an error storage unit 211.
The correction data are each processed separately using the same stored information from the controller to generate a plurality of error correction signals corresponding to the plurality of secondary functions being adjusted.

これらの２次誤差補正信号はそれぞれカメラタ
イミング制御器１９によつて決定されたセツトア
ツプ制御期間中に、タイミング制御器１３から供
給される（２次機能データに対応する）適当なゲ
ート制御信号およびアドレスによつて、順次ゲー
ト２８を介してカメラ中のRAM２１に供給され
る。タイミング制御器１９はまた新しい映像信号
を誤差検知器２７に印加し、検知誤差信号は領域
ごとにユニツト２１１の局部誤差記憶装置に記憶
される。記憶されたこれらの誤差信号はマトリツ
クス２２１を介してユニツト２４の複数個のプロ
セツサに印加されて複数個の２次機構補正データ
を生成し、ゲートを介してRAMに印加される。
プロセツサ２４からの補正データ信号は和算器２
９で和算される。和算器２９で和算された誤差信
号は比較器３１の記憶または基準器３０からの予
め記憶された誤差信号と比較器３１で比較され
る。比較器３１で比較されたこれらの信号は１次
セツトアツプ機能を停止するか否かを決定する。
誤差の和が低減しないかまたは所定の基準誤差に
達すれば、セツトアツプは中止されてセツトアツ
プ手続は終り、機能タイミングユニツト２５内の
パルサが（比較器３１からの制御信号によつて）
進められてROMが次の１次セツトアツプ機能の
アドレスを供給する。 These secondary error correction signals are each provided by appropriate gate control signals (corresponding to the secondary function data) and addresses provided by the timing controller 13 during the setup control period determined by the camera timing controller 19. The data are sequentially supplied to the RAM 21 in the camera via the gate 28. Timing controller 19 also applies a new video signal to error detector 27, and the sensed error signal is stored in local error storage of unit 211 for each region. These stored error signals are applied via matrix 221 to a plurality of processors of unit 24 to generate a plurality of secondary mechanism correction data, which are applied via gates to the RAM.
The correction data signal from the processor 24 is sent to the adder 2
It is summed up by 9. The error signal summed by the adder 29 is compared with a pre-stored error signal stored in the comparator 31 or from the reference device 30 in the comparator 31 . These signals compared by comparator 31 determine whether or not to stop the primary setup function.
If the sum of the errors does not reduce or reaches a predetermined reference error, the setup is aborted and the setup procedure is terminated, when the pulser in the functional timing unit 25 (by the control signal from the comparator 31)
The ROM is advanced to provide the address of the next primary setup function.

次に、形状、粗整合、微整合、黒レベル及びシ
エージング、白レベル及びシエージングの各１次
セツトアツプ機能について述べる。この順序で各
機能の調節は行なわれるが、説明の都合上、最初
に、微整合の調節について述べる。 Next, the primary setup functions of shape, coarse matching, fine matching, black level and sizing, and white level and sizing will be described. Although each function is adjusted in this order, for convenience of explanation, fine alignment adjustment will be described first.

例えば、微整合のための２次機能は水平心出
し、水平寸法、水平直線度、水平彎曲度、水平傾
度、水平楔型歪、水平糸巻歪、垂直心出し、垂直
寸法、垂直直線度、垂直彎曲度、垂直傾度、垂直
楔型歪、および垂直糸巻き歪を含むと考える。プ
ロセツサユニツト２４内のこれらの機能に対する
14個のプロセツサが機能タイミングユニツト２５
からの個々の微整合アドレスに基づいてタイミン
グ制御器から選択される。タイミング制御器１３
は検知器２７中の微整合誤差検知器に緑映像およ
び赤映像のように比較すべき２つの映像信号を選
択するための信号を供給する。誤差検知器２７は
緑映像と赤映像とにシエブロンマークが現れる時
刻を比較し、水平および垂直の両誤差情報を供給
する。９領域のそれぞれに対するこの水平および
垂直の誤差情報は各別に局部記憶ユニツト２１１
に記憶される。この場合は各位置に対して垂直お
よび水平の誤差記憶装置があるから、記憶ユニツ
ト２１１には18個の記憶装置があることになる。
各領域に対し各別に記憶された水平および垂直の
誤差信号は同時に信号マトリツクス２２１を介し
て前述の微整合補正のためユニツト２４内の14個
のプロセツサに印加される。これらのプロセツサ
２４はそれぞれ後述の14の演算方式に従つて選択
された記憶局部誤差情報を加算、減算および乗算
して同時に14の微整合２次機能に対する14の誤差
補正信号を供給する。これらの補正信号は（タイ
ミング制御器１３からの）その適当なアドレスと
共にRAM２１に印加されて、ここでそのRAM
２１に記憶された２進信号を更新するのに用いら
れる。RAMが更新のためにアドレスされると、
記憶されたデータが一時記憶装置に移され、この
記憶されたデータに対する補正信号の加算または
減算が行われてその結果がRAMの適当なアドレ
スに記憶される。RAM２１が（信号記憶ユニツ
ト２３内の記憶素子の更新のために）正規の走査
サイクルにおいてアドレスされると、そのRAM
に記憶された新しい情報がデジタル・アナログ変
換器２２によつて変換され、記憶ユニツト２３の
適当な制御信号記憶素子に印加され、さらに前述
の制御回路網２６に印加される。この動作のさら
に詳細な説明は1978年４月６日付のロバート・エ
ー・デイスチヤート（Robert A.Dischert）の出
願第894008号（1979年６月12日付で特許された米
国特許第4158208号）「テレビカメラ用自動セツト
アツプ方式（Outomatic Setup System for
Television Camera）」の明細書に記載されてい
る。タイミング制御器１３は水平同期発生器を含
むか、またはカメラタイミング制御器１９からの
水平同期信号に応動する。RAM２１およびＤ／
Ａ変換器２２に対するアドレスはカメラの水平同
期信号に対して調時されている。タイミング制御
器１３は補正信号機能タイミングユニツト２５か
らの１次機能アドレスを復号して、タイミング制
御器内のアドレス発生器および変換器を介して適
当な２次アドレスおよびゲート信号をゲート２８
に供給する。このタイミングは例えばこの系の動
作を順次行なうために水平線計数に基づいてい
る。 For example, the secondary functions for fine alignment are horizontal centering, horizontal dimension, horizontal straightness, horizontal curvature, horizontal tilt, horizontal wedge distortion, horizontal pincushion distortion, vertical centering, vertical dimension, vertical straightness, vertical It is considered to include curvature, vertical tilt, vertical wedge distortion, and vertical pincushion distortion. for these functions within the processor unit 24.
14 processors function as a timing unit 25
is selected from the timing controller based on the individual fine-match addresses from the timing controller. Timing controller 13
provides a signal to the fine alignment error detector in detector 27 for selecting two video signals to be compared, such as a green video and a red video. Error detector 27 compares the times at which chevron marks appear in the green and red images and provides both horizontal and vertical error information. This horizontal and vertical error information for each of the nine areas is stored separately in a local storage unit 211.
is memorized. In this case, there are vertical and horizontal error stores for each position, so there are 18 stores in storage unit 211.
The separately stored horizontal and vertical error signals for each region are simultaneously applied via signal matrix 221 to the 14 processors in unit 24 for the fine alignment correction described above. Each of these processors 24 adds, subtracts, and multiplies selected stored local error information according to 14 calculation methods described below, and simultaneously supplies 14 error correction signals for 14 fine matching secondary functions. These correction signals, together with their appropriate addresses (from timing controller 13), are applied to RAM 21, where they are
It is used to update the binary signal stored in 21. Once the RAM is addressed for update,
The stored data is moved to temporary storage, the correction signal is added to or subtracted from the stored data, and the result is stored at the appropriate address in the RAM. When the RAM 21 is addressed in a regular scan cycle (for updating the storage elements in the signal storage unit 23), the RAM 21 is
The new information stored in is converted by the digital-to-analog converter 22 and applied to the appropriate control signal storage elements of the storage unit 23 and then to the control circuitry 26 described above. A more detailed explanation of this operation is provided in Application No. 894,008 to Robert A. Dischert, filed April 6, 1978 (U.S. Pat. Automatic Setup System for Cameras
Television Camera)”. Timing controller 13 includes a horizontal sync generator or is responsive to a horizontal sync signal from camera timing controller 19. RAM21 and D/
The address for A converter 22 is timed to the camera's horizontal sync signal. Timing controller 13 decodes the primary function address from correction signal function timing unit 25 and gates the appropriate secondary address and gate signals via address generators and converters within the timing controller.
supply to. This timing is based, for example, on horizon counting to sequentially perform the operations of the system.

第４図には誤差検知器２７内の微整合検知器２
７ａのブロツク図が示されている。タイミング制
御器１３は機能タイミングユニツト２５からの１
次セツトアツプアドレス信号を復号して適当な制
御信号を発生し、適正な検知器（微整合）を切換
えて映像発生器１７から映像出力を受ける。２つ
のラスタ関連映像信号例えばV_R（赤映像）および
V_G（緑映像）がそれぞれ映像ゲート３５および３
６の入力端子に印加される。タイミング制御器１
３に結合された線選択器５０が公知の除算回路に
より水平線数に応じて、例えば測定すべき基準マ
ークが第３図の領域４、５、６の何れかにある場
合その特定フイールドの線１２８に対する制御信
号が供給されるようにする。線選択器５０からの
出力は領域４、５、６内のマークについて測定す
べき適当な周期でパルスを発生する単安定マルチ
バイブレータ５２のようなパルサに印加される。
単安定マルチバイブレータ５２の出力はオアゲー
ト５４に供給され、ここからゲート信号Ｇがゲー
ト３５，３６およびフリツプフロツプ３８，４０
のセツト入力にそれぞれ印加される。単安定マル
チバイブレータ５２の持続時間はゲート信号の長
さが第５図に示す斜行直線パタンに交わるマーク
期間Ｒ−Ｒに対応するように調節されている。ゲ
ート信号の持続時間のために検知器は計数器６
０，６４にクロツク計数値を記憶している。映像
V_R，V_Gからゲートを通過した映像信号は比較器
３４，３７において基準レベルと比較される。比
較器３４，３７の出力の信号は映像信号振幅が基
準電圧を超える点まで上昇するまで低い。この点
において比較器３４，３７の出力は（同時刻であ
る必要はないが）高くなる。この比較器の出力は
フリツプフロツプ３８，４０の各入力および各ゲ
ート４２，４８の各一方の入力に印加される。ゲ
ート４６，４４の各一方の入力は例えば100MHz
の公称周波数で動作するクロツクパルス発生器６
６のクロツク出力に結合されている。クロツク発
生器６６のクロツク出力は1/2除算回路６８に結
合され、これがさらにゲート４２，４８の一方の
入力に結合されている。ゲート４２，４４の出力
は計数回路６０の入力に対して「オア」構成にあ
り、ゲート４６，４８の出力は計数回路６４の入
力に対して「オア」構成にある。計数器６０，６
４の出力は算術論理ユニツト６２の各入力に結合
され、そのユニツト６２は例えば計数器６０，６
４に記憶された計数値を和算または減算して出力
端子０に計数器６０，６４に記憶された総計数値
の差に等しい出力を発生する。計数器６０は映像
波形が基準電圧に等しい振幅に達するまで累積さ
れたクロツクパルスを計数する。V_R（赤映像）が
基準V_Rを超えると、比較器３４はフリツプフロ
ツプ３８の状態を切換えてゲート４４を閉じると
同時にゲート４２を開いて1/2クロツク周波数を
映像レベルが基準レベルを超えている間だけ計数
器６０の入力に供給する。このようにして計数器
６０は各領域の左側のシエブロンマークの中央に
計数値を登録する。同様に計数器６４はゲート３
６からの映像信号V_Gが基準レベルを超えた後1/2
周波で計数することによりそのマークの中央まで
計数する。第５図に示された基準信号ｅは算術論
理ユニツト６２から供給される。この算術論理ユ
ニツト６２は例えば２進減算器で、計数器は２進
デジタル計数器とすることもできる。単安定マル
チバイブレータ５２によつて決定されたゲート信
号の終端において、単安定マルチバイブレータ５
２の後縁遷移が単安定マルチバイブレータ５６、
単安定マルチバイブレータ４９およびデータラツ
チ緩衝器６８に結合され、第４図の検知器部分を
再調整して第５図に直線V_R′，V_G′で示される右
側のシエブロンパタンを次のようにしてサンプリ
ングする働きをする。単安定マルチバイブレータ
５２からの出力信号の後縁はデータラツチ緩衝器
６８用のラツチ作動信号として用いられ、２進形
の差信号ｅが端子０に得られてさらに処理され
る。単安定マルチバイブレータ５２の出力はまた
単安定マルチバイブレータ４９をセツトし、その
出力オアゲート５５に供給され、さらにその出力
が計数器６０，６４のリセツト端子に結合されて
これを次の測定のためにクリアするようになつて
いる。単安定マルチバイブレータ４９の持続時間
は算術論理ユニツトおよびデータラツチ緩衝器が
計数器のリセツト前にその動作を確実に完了する
ための充分な遅延を与えるように調節される。前
述のように単安定マルチバイブレータ５２の出力
信号はまた単安定マルチバイブレータ５６に結合
され、後者の持続時間は第５図に直線V_R′，V_G′
で示す基準パタンの右側に関する測定を行うため
にゲート信号を再設定する遅れを与えるように調
節されている。左側の測定と同様、単安定マルチ
バイブレータ５６の出力によつてトリガされる単
安定マルチバイブレータ５８が、基準パタンの右
側の測定の終了と共にオアゲート５４に供給され
る前縁信号を発生する。単安定マルチバイブレー
タ５８はラツチ作動信号を供給し、これによつて
パタン右側測定データがデータラツチ緩衝器６６
に転送され、ここで第５図のデジタル量e′を表わ
す計数値が端子O′に得られ、単安定マルチバイ
ブレータ７０およびオアゲート５５によつて計数
器６０，６４をリセツトする。第６図について以
下に説明する次の処理において端子O″および
O′の信号ｅおよびe′をとり、信号ｅ，e′を合計し
て２で割つて水平変位誤差を引出し、かつ信号
ｅ，e′を引算して２で割つて垂直変位誤差を引出
す。この微整合検知器のさらに詳細な説明はロバ
ート・イー・フローリ（Robert E.Flory）等の
米国特許第4133003号「テレビカメラ用ラスタ整
合方式（Raster Registration System for ａ
Television Camera）」に論じられている。 FIG. 4 shows the fine matching detector 2 in the error detector 27.
A block diagram of 7a is shown. Timing controller 13 is one of the functional timing units 25
Next, the setup address signal is decoded to generate an appropriate control signal, and the appropriate detector (fine matching) is switched to receive the video output from the video generator 17. Two raster-related video signals, e.g. V _R (red video) and
V _G (green video) is video gate 35 and 3 respectively.
6 input terminal. Timing controller 1
3, a line selector 50 connected to the line selector 50 uses a known dividing circuit to select the line 128 of that particular field depending on the number of horizontal lines, for example, if the reference mark to be measured is located in any of the areas 4, 5, or 6 in FIG. A control signal is supplied to the The output from line selector 50 is applied to a pulser, such as a monostable multivibrator 52, which generates pulses at the appropriate period to be measured for marks in regions 4, 5, and 6.
The output of the monostable multivibrator 52 is supplied to an OR gate 54, from which a gate signal G is sent to gates 35, 36 and flip-flops 38, 40.
are applied to the set inputs of The duration of the monostable multivibrator 52 is adjusted so that the length of the gate signal corresponds to the mark period RR where it intersects the diagonal straight line pattern shown in FIG. For the duration of the gate signal the detector uses a counter 6
Clock count values are stored at 0 and 64. picture
The video signals from V _R and V _G that have passed through the gates are compared with reference levels in comparators 34 and 37. The signals at the outputs of comparators 34, 37 are low until the video signal amplitude rises to the point where it exceeds the reference voltage. At this point, the outputs of comparators 34 and 37 go high (though not necessarily at the same time). The output of this comparator is applied to each input of flip-flops 38 and 40 and to one input of each gate 42 and 48. The input of each one of the gates 46 and 44 is, for example, 100MHz.
clock pulse generator 6 operating at a nominal frequency of
6 clock output. The clock output of clock generator 66 is coupled to a divide-by-half circuit 68, which is further coupled to one input of gates 42,48. The outputs of gates 42 and 44 are in an "OR" configuration with respect to the inputs of counting circuit 60, and the outputs of gates 46 and 48 are in an "OR" configuration with respect to the inputs of counting circuit 64. Counter 60,6
The outputs of 4 are coupled to respective inputs of an arithmetic logic unit 62, which unit 62 includes, for example, counters 60, 6.
The count values stored in counters 60 and 64 are added or subtracted to generate an output at output terminal 0 equal to the difference between the total count values stored in counters 60 and 64. Counter 60 counts the accumulated clock pulses until the video waveform reaches an amplitude equal to the reference voltage. When V _R (red video) exceeds the reference V _R , comparator 34 switches the state of flip-flop 38 to close gate 44 and simultaneously open gate 42 to control the 1/2 clock frequency until the video level exceeds the reference level. is supplied to the input of the counter 60 only during the period of time. In this way, the counter 60 registers the count value at the center of the chevron mark on the left side of each area. Similarly, the counter 64 is connected to the gate 3.
1/2 after the video signal V _G from 6 exceeds the reference level
Count to the center of the mark by counting in frequency. Reference signal e, shown in FIG. 5, is provided by arithmetic logic unit 62. This arithmetic logic unit 62 is, for example, a binary subtracter, and the counter can also be a binary digital counter. At the end of the gate signal determined by the monostable multivibrator 52, the monostable multivibrator 5
2 trailing edge transitions are monostable multivibrator 56;
It is coupled to the monostable multivibrator 49 and the data latch buffer 68, _and by readjusting the detector section of _FIG . It functions to sample the data. The trailing edge of the output signal from monostable multivibrator 52 is used as a latch activation signal for data latch buffer 68, and a binary difference signal e is available at terminal 0 for further processing. The output of monostable multivibrator 52 also sets monostable multivibrator 49 and is fed to its output OR gate 55, whose output is coupled to the reset terminals of counters 60 and 64 to set it for the next measurement. It's starting to clear. The duration of monostable multivibrator 49 is adjusted to provide sufficient delay to ensure that the arithmetic logic unit and data latch buffer complete their operations before resetting the counter. As previously mentioned, the output signal of monostable multivibrator 52 is also coupled to monostable multivibrator 56, the duration of the latter being represented by the lines V _R ′, V _G ′ in FIG.
is adjusted to provide a delay for resetting the gate signal to perform measurements on the right side of the reference pattern as shown in FIG. Similar to the left-hand measurement, monostable multivibrator 58, triggered by the output of monostable multivibrator 56, generates a leading edge signal that is provided to OR gate 54 upon completion of the right-hand measurement of the reference pattern. The monostable multivibrator 58 provides a latch actuation signal, which causes the right side measurement data of the pattern to be transferred to the data latch buffer 66.
A count value representing the digital quantity e' of FIG. In the next process described below with respect to FIG.
Take the signals e and e' of O', sum the signals e, e' and divide by 2 to derive the horizontal displacement error, and subtract the signals e, e' and divide by 2 to derive the vertical displacement error. . A more detailed description of this fine alignment detector is provided by Robert E. Flory et al., U.S. Pat. No. 4,133,003, Raster Registration System for a Television Camera.
Television Camera)”.

第６図には９領域のそれぞれに対して微整合用
の水平および垂直の誤差信号が各別に供給され、
記憶される態様が示されている。微整合検知器２
７ａは前述のように、また上記フローリ等の特許
に記載されているように誤差信号ｅおよびe′を供
給する。この信号ｅ，e′が上述のように和算およ
び減算されて各領域における水平および垂直の微
整合誤差を生成する。信号e′はアンドゲート５０
１，５０３，５０５，５０７，５０９，５１１，
５１３，５１５および５１７に印加され、信号ｅ
はアンドゲート５０２，５０４，５０６，５０
８，５１０，５１２，５１４，５１６および５１
８の入力に供給される。タイミング制御器１３か
らの水平および垂直のラスタ情報はシーケンサ１
９１に印加され、例えばカメラが領域１の中程を
走査している領域１のシエブロンマーク対１２
ａ，１２ｂ（第２図および第３図参照）を見てい
るとき整合検知器の出力がアンドゲート５０１，
５０２に印加されるように、ラスタの位置に対応
したアンドゲート５０１ないし５１８の適当な１
対を開く。シーケンサ１９１により開かれたアン
ドゲート５０１，５０２の信号e′，ｅは２進加算
器５２１で和算され、２進減算器５２３で減算さ
れる。微整合検知器の計数器６０，６４からの信
号は８ビツトコードのような２進信号であるか
ら、この信号は２進加算器および減算器で和算さ
れて８ビツトの２進信号を生成する。次に加算器
５２１からの２進信号はラツチ５２８に記憶さ
れ、減算器５２３からの差の２進信号はラツチ５
２９に記憶される。これらのラツチは第１図のユ
ニツト２１１内の局部誤差記憶装置に対応する。
ラツチ５２８の和算信号は領域１の水平誤差信号
を与え、ラツチ５２９の減算信号は領域１の垂直
誤差信号を与える。これら領域１の水平垂直誤差
をここではh₁，v₁で表わす。同様にこの水平垂直
誤差は信号e′，ｅをシーケンサ１９１からアンド
ゲート５０３，５０４を介して２進加算器５２５
および２進減算器５２７に配向することにより水
平垂直誤差が検知され、領域２に対するラツチ５
３０，５３１に水平垂直の誤差信号h₂，v₂を生成
する。同様にゲート５０５と５０６，５０７と５
０８，５０９と５１０，５１１と５１２，５１３
と５１４，５１５と５１６，５１７と５１８がそ
れぞれの２進加算器および２進減算器に配向され
て領域３ないし９に対するラツチ５３２ないし５
４５に水平垂直誤差信号h₃ないしh₉およびv₃ない
しv₉を生成する。 In FIG. 6, horizontal and vertical error signals for fine alignment are separately supplied to each of the nine regions,
The manner in which it is stored is shown. Fine matching detector 2
7a provides error signals e and e' as previously described and as described in the above-cited Flory et al. patent. The signals e and e' are summed and subtracted as described above to produce horizontal and vertical fine alignment errors in each region. The signal e' is an AND gate 50
1,503,505,507,509,511,
513, 515 and 517, and the signal e
is and gate 502, 504, 506, 50
8,510,512,514,516 and 51
8 inputs. Horizontal and vertical raster information from timing controller 13 is sent to sequencer 1
91 and, for example, the chevron mark pair 12 of region 1 where the camera is scanning the middle of region 1.
a, 12b (see FIGS. 2 and 3), the output of the matching detector is the AND gate 501,
502, the appropriate one of AND gates 501-518 corresponding to the raster position.
Open the pair. Signals e' and e of AND gates 501 and 502 opened by sequencer 191 are summed by binary adder 521 and subtracted by binary subtracter 523. Since the signals from the counters 60 and 64 of the fine match detector are binary signals such as 8-bit codes, the signals are summed in a binary adder and a subtracter to produce an 8-bit binary signal. . The binary signal from adder 521 is then stored in latch 528, and the difference binary signal from subtractor 523 is stored in latch 528.
29. These latches correspond to local error storage within unit 211 of FIG.
The sum signal of latch 528 provides the region 1 horizontal error signal and the subtract signal of latch 529 provides the region 1 vertical error signal. These horizontal and vertical errors in region 1 are expressed here by h ₁ and v ₁ . Similarly, the horizontal and vertical errors are detected by sending the signals e' and e from the sequencer 191 to the binary adder 525 via AND gates 503 and 504.
and binary subtractor 527, the horizontal and vertical errors are detected and the latch 5 for region 2 is
Horizontal and vertical error signals h ₂ and v ₂ are generated at 30 and 531. Similarly, gates 505 and 506, 507 and 5
08,509 and 510,511 and 512,513
and 514, 515, 516, 517 and 518 are directed to respective binary adders and binary subtracters to connect latches 532 to 5 for regions 3 to 9.
45 to generate horizontal and vertical error signals h ₃ to h ₉ and v ₃ to v ₉ .

第７図には第６図に用い得るシーケンサのブロ
ツク図が示されている。このシーケンサ１９１は
例えばタイミング制御器１３からの水平垂直同期
信号に同期された発振器６０１を含んでいる。こ
の発振器６０１の出力は線計数器６０７に印加さ
れる。パルス発生器６０３は領域１、４、７の垂
直中央部に対する個々の線計数に応じてその水平
線におけるシエブロンマークの選ばれた時間に一
致する等間隔の３つのパルスを発生する。例えば
領域１、２、３に対し水平線を85本、領域４、
５、６に対して水平線を128本、領域７、８、９
に対して線数を171本とすることもできる。パル
ス発生部６０３の出力信号はその各パルスに応じ
てアンドゲート５０１ないし５１８の次の１対に
作動電圧を印加するステツプゲート６０９に供給
される。 FIG. 7 shows a block diagram of a sequencer that can be used in FIG. This sequencer 191 includes, for example, an oscillator 601 synchronized with horizontal and vertical synchronizing signals from the timing controller 13. The output of this oscillator 601 is applied to a line counter 607. Pulse generator 603 generates three equally spaced pulses corresponding to the selected time of the chevron mark in the horizontal line depending on the individual line count for the vertical center of areas 1, 4, and 7. For example, create 85 horizontal lines for areas 1, 2, and 3, area 4,
128 horizontal lines for 5, 6, areas 7, 8, 9
The number of lines can also be set to 171. The output signal of pulse generator 603 is supplied to step gate 609 which applies an operating voltage to the next pair of AND gates 501-518 in response to each pulse.

第８図において、ラツチ５２８ないし５４５か
らの９つの水平誤差信号h₁〜h₉と９つの垂直誤差
信号v₁〜v₉とがタイミング制御器からの（例えば
フイールドの終端を示す）ストローブ信号に応じ
て14個の信号プロセツサ３０１ないし３１４に同
時に印加される。各信号プロセツサ３０１ないし
３１４は各別の演算方式によつて相異なる２次セ
ツトアツプ機能に対する誤差補正信号を供給す
る。プロセツサ３０１ないし３１４は第３図に示
す９領域の誤差測定に基づいたデータを選択的に
処理し、ある用途のためある領域に重み係数を与
えるように設計されている。信号プロセツサ３０
１ないし３１４から引出される14個の誤差補正信
号に対し次の演算方式が付随する重み係数と共に
引出されている。 In FIG. 8, nine horizontal error signals h ₁ -h ₉ and nine vertical error signals v ₁ -v ₉ from latches 528-545 are coupled to strobe signals (e.g., indicating the end of a field) from a timing controller. Accordingly, it is simultaneously applied to 14 signal processors 301 to 314. Each signal processor 301-314 provides an error correction signal for a different secondary setup function using a different calculation method. Processors 301-314 are designed to selectively process data based on the nine regions of error measurements shown in FIG. 3 and provide weighting factors to certain regions for certain applications. signal processor 30
For the 14 error correction signals derived from 1 to 314, the following calculation method is derived with accompanying weighting coefficients.

E_hc＝K_hch₅ (1) E_hs＝K_hs(-h₁+h₃-4h₄+4h₆-h₇+h₉) (2) E_ht＝K_ht（h₁＋4h₂＋h₃−h₇−4h₈−h₉） (3) E_hl＝K_hl（−h₁＋2h₂−h₃−6h₄＋12h₅−6h₆
−h₇＋2h₈−h₉）(4) E_hb＝K_hb（−h₁−6h₂−h₃＋2h₄＋12h₅＋2h₆
−h₇−6h₈−h₉）(5) E_hk＝K_hk（−h₁＋h₃＋h₇−h₉） (6) E_hp＝K_hp（−h₁＋h₃＋2h₄−2h₆−h₇＋h₉） (7) E_vc＝K_vc（−v₅） (8) E_vs＝K_vs(-v₁-4v₂-v₃+v₇+4v₈+v₉) (9) E_vt＝K_vt(-v₁+v₃-4v₄+4v₆-v₇+v₉) (10) E_vl＝K_vl（v₁＋6v₂＋v₃−2v₄−12v₅−2v₆＋v
₇＋6v₈＋v₉）(11) E_vb＝K_vb（v₁−2v₂＋v₃＋6v₄−12v₅＋6v₆＋v
₇−2v₈＋v₉）(12) E_vk＝K_vk（−v₁＋v₃−v₇＋v₉） （13） E_vp＝K_vp（−v₁＋2v₂−v₃＋v₉−2v₈＋v₉） （14） 項h₁ないしh₉は水平誤差信号を表わし、項v₁な
いしv₉は垂直誤差信号を表わす。添字は領域を表
わし、数字２、４、６、12は選ばれた領域に与え
られた重み値を表わす。信号E_hcはプロセツサ３
０１からの水平心出し補正を表わす。信号E_hsは
プロセツサ３０２からの水平寸法補正を表わし、
信号E_htはプロセツサ３０３からの水平傾度補正
を表わし、信号E_hlはプロセツサ３０４からの水
平直線度補正を表わし、信号E_hbはプロセツサ３
０５からの水平彎曲度補正を表わし、信号E_hkは
プロセツサ３０６からの水平楔型歪補正を表わ
し、信号E_hpはプロセツサ３０７からの水平糸巻
歪補正を表わす。信号E_vcはプロセツサ３０８か
らの垂直心出し補正を表わし、信号E_vsはプロセ
ツサ３０９からの垂直寸法補正を表わし、信号
E_vtはプロセツサ３１０からの垂直傾度補正を表
わし、信号E_vlはプロセツサ３１１からの垂直直
線度補正を表わし、信号E_vbはプロセツサ３１２
からの垂直彎曲度補正を表わし、信号E_vkはプロ
セツサ３１３からの垂直楔型歪補正を表わし、信
号E_vpはプロセツサ３１４からの垂直糸巻歪補正
を表わす。水平心出し用のプロセツサ３０１は式
E_hc＝K_hc×h₅で表わされる。水平心出し補正信号
E_hcはプロセツサにおいて中央領域５（第６図のラ
ツチ５３６）からの水平誤差信号にK_hcを乗ずる
ことにより得られる。乗数（K_hc）または重み定
数はカメラの偏向回路網の感度や制御回路網の利
得を考慮して出力信号E_hcがカメラに印加された
とき水平心出し誤差を最小にするような正しい大
きさと極性とを持つようにしたものである。この
プロセツサにおいては水平心出しが領域５のみに
よつて定義されていることに注意されたい。E_hc
＝K_hc（h₂＋h₄＋h₅＋h₆＋h₈）等の式を用いると他
の領域の影響も含めることができる。ラツチ５２
５ないし５４５の信号は８ビツト２進信号である
から、８ビツト２進ワードh₅は第９図に示すよう
に２進乗算器４１においてK_hcを表わす２進数を
乗ぜられる。 E _hc =K _hc h ₅ (1) E _hs =K _hs (-h ₁ +h ₃ -4h ₄ +4h ₆ -h ₇ +h ₉ ) (2) E _ht =K _ht (h ₁ +4h ₂ +h ₃ −h ₇ −4h ₈ −h ₉ ) (3) E _hl =K _hl (−h ₁ +2h ₂ −h ₃ −6h ₄ +12h ₅ −6h ₆
−h ₇ +2h ₈ −h ₉ )(4) E _hb =K _hb (−h ₁ −6h ₂ −h ₃ +2h ₄ +12h ₅ +2h ₆
−h ₇ −6h ₈ −h ₉ ) (5) E _hk =K _hk (−h ₁ +h ₃ +h ₇ −h ₉ ) (6) E _hp =K _hp (−h ₁ +h ₃ +2h ₄ −2h ₆ − h ₇ +h ₉ ) (7) E _vc =K _vc (−v ₅ ) (8) E _vs =K _vs (-v ₁ -4v ₂ -v ₃ +v ₇ +4v ₈ +v ₉ ) (9) E _vt =K _vt (-v ₁ +v ₃ -4v ₄ +4v ₆ -v ₇ +v ₉ ) (10) E _vl =K _vl (v ₁ +6v ₂ +v ₃ −2v ₄ −12v ₅ −2v ₆ +v
₇ +6v ₈ +v ₉ )(11) E _vb =K _vb (v ₁ −2v ₂ +v ₃ +6v ₄ −12v ₅ +6v ₆ +v
₇ −2v ₈ +v ₉ ) (12) E _vk = K _vk (−v ₁ +v ₃ −v ₇ +v ₉ ) (13) E _vp = K _vp (−v ₁ +2v ₂ −v ₃ +v ₉ −2v ₈ +v ₉ ) (14) Terms h ₁ to h ₉ represent horizontal error signals, and terms v ₁ to v ₉ represent vertical error signals. The subscript represents the region, and the numbers 2, 4, 6, and 12 represent the weight values given to the selected region. Signal E _hc is processor 3
Represents horizontal centering correction from 01. The signal E _hs represents the horizontal dimension correction from the processor 302;
Signal E _ht represents the horizontal tilt correction from processor 303, signal E _hl represents the horizontal straightness correction from processor 304, and signal E _hb represents the horizontal straightness correction from processor 304.
05, signal E _hk represents the horizontal wedge correction from processor 306, and signal E _hp represents the horizontal pincushion correction from processor 307. Signal E _vc represents the vertical centering correction from processor 308, signal E _vs represents the vertical dimension correction from processor 309, and signal E vs represents the vertical dimension correction from processor 309.
E _vt represents the vertical slope correction from processor 310, signal E _vl represents the vertical straightness correction from processor 311, and signal E _vb represents the vertical straightness correction from processor 312.
signal E _vk represents the vertical wedge correction from processor 313 and signal E _vp represents the vertical pincushion correction from processor 314 . The horizontal centering processor 301 uses the formula
It is expressed as E _hc = K _hc × h ₅ . Horizontal centering correction signal
E _hc is obtained by multiplying the horizontal error signal from central region 5 (latch 536 in FIG. 6) by K _hc in the processor. The multiplier (K _hc ) or weighting constant must be of the correct size to minimize the horizontal centering error when the output signal E _hc is applied to the camera, taking into account the sensitivity of the camera's deflection network and the gain of the control network. It is designed to have polarity. Note that in this processor horizontal centering is defined by region 5 only. E _hc
By using a formula such as =K _hc (h ₂ + h ₄ + h ₅ + h ₆ + h ₈ ), the influence of other areas can also be included. Latch 52
Since the signals 5 through 545 are 8-bit binary signals, the 8-bit binary word h ₅ is multiplied by the binary number representing K _hc in binary multiplier 41 as shown in FIG.

装置４１で行われたように２個のデジタル（２
進数）の乗算は縦続論理回路網を用いて順次式ま
たは組合わせ式に行うことができる。順次式技法
は公知であり、例えば1960年マクグローヒル社
（McGrow Hill Book Co.）発行のアール・エ
ス・レドレー（R.S.Ledley）著「デジタル電算
機および制御工学（Digital Computer and
Control Engineering）」第15章および第16章お
よび1963年プレンテイスホール社（prentice−
Hall Inc.）発行のアイ・フローレス（I.Flores）
著「電算機演算の論理（Logic of Computer
Arithmetic）」に記載されている。組合わせ式回
路網を用いることも公知であり、通常より多くの
ハードウエアを要するが、回路網のゲートの伝播
遅延後は所要の結果を生成する（例えばエレクト
ロニクス（Electronics）1971年11月22日号第56
頁ないし第61頁のシー・ゲスト（C.Ghest）の論
文「デジタル構体に容易にされた乗算
（Multiplying Made Easy For Digital
Assemblies）」およびエレクトロニクス1970年10
月12日号第89頁ないし第93頁のジエー・スプリン
グ（J.Springer）およびピー・アルフケ（P.
Alfke）の論文「並列乗算器は集積回路反復論理
から支持を得る（Parallel Multiplier Gets
Boost from IC Iterative Logic）」参照）。 Two digital (2
The multiplications (base numbers) can be performed sequentially or combinatorially using cascaded logic networks. Sequential techniques are well known, for example in ``Digital Computer and Control Engineering'' by R.S. Ledley, published by McGrow Hill Book Co. in 1960.
Chapters 15 and 16 of ``Control Engineering'' and 1963 Prentice Hall
I.Flores, published by Hall Inc.
Author: ``Logic of Computer Operations''
Arithmetic). It is also known to use combinatorial networks, which usually require more hardware, but after propagation delays of the gates of the network produce the desired result (e.g. Electronics, November 22, 1971). No. 56
C.Ghest's paper “Multiplying Made Easy For Digital” on pages 61 to 61.
Assemblies) and Electronics 1970 10
J. Springer and P. Alfke (P. 89-93 of the 12th issue).
Alfke's paper “Parallel Multiplier Gets Support from Integrated Circuit Iterative Logic”
Boost from IC Iterative Logic).

第１０図において式(2)を考えると信号プロセツ
サ３０２が水平寸法補正信号を生成する態様が示
されている。ラツチ５２８，５４０（領域１、７
に対応）からの水平誤差８ビツト２進信号は２進
和算器９０１で２進加算され、同様にラツチ５３
２，５４４からの領域３、９に関連する水平誤差
信号は２進和算器９０２で加算される。２進和算
器９０１，９０２からの和信号は２進減算器９０
３において減算されて２進和算器９０４に差信号
を供給する。２進加算および減算装置は当業者に
公知であり、その説明の必要はないと考えられ
る。領域４、６に関連する２進水平誤差信号
（h₄，h₆で表わす）は２進減算器９０５の正負の
端子にそれぞれ印加される。減算器９０５の２進
差信号は２進乗算器９０６に印加される。２進乗
算器９０６では被乗数h₆−h₄に信号源９０８から
の重み値例えば４が乗ぜられる。得られた２進積
信号は２進和算器９０４の他方の入力に印加され
る。この２進和算器９０４の出力の２進和信号は
２進乗算器９０７に印加される。ハードウエア重
み係数K_hsを表わす信号レベルは信号源９０９か
ら２進乗算器９０７の他方の入力端子に印加され
る。９０８に記憶された数値は隅よりも中央を多
少強調することにより異なつた画像の重み付け法
を強調するために変えることができることに注意
されたい。また９０９の値は出力信号E_hsが誤差
を最小にするために適正な大きさおよび極性を持
つように調節し得ることに注意されたい。 Considering equation (2) in FIG. 10, the manner in which the signal processor 302 generates the horizontal dimension correction signal is shown. Latches 528, 540 (areas 1, 7
The horizontal error 8-bit binary signal from the
The horizontal error signals associated with regions 3 and 9 from 2,544 are summed in binary summer 902. The sum signals from the binary adders 901 and 902 are sent to the binary subtracter 90.
3 to provide a difference signal to a binary summer 904. Binary addition and subtraction devices are known to those skilled in the art and no explanation is considered necessary. Binary horizontal error signals (represented by h ₄ and h ₆ ) associated with regions 4 and 6 are applied to the positive and negative terminals of binary subtractor 905, respectively. The binary difference signal of subtractor 905 is applied to binary multiplier 906. A binary multiplier 906 multiplies the multiplicand h ₆ −h ₄ by a weight value, for example 4, from a signal source 908 . The obtained binary product signal is applied to the other input of binary summer 904. The binary sum signal output from the binary adder 904 is applied to a binary multiplier 907. A signal level representing the hardware weighting factor K _hs is applied from signal source 909 to the other input terminal of binary multiplier 907 . Note that the values stored at 908 can be varied to emphasize different image weighting methods by emphasizing the center somewhat more than the corners. Note also that the value of 909 can be adjusted so that the output signal E _hs has the proper magnitude and polarity to minimize error.

第１１図には水平傾度誤差補正信号を発生する
信号プロセツサ３０３が示されている。領域１、
３に関連する水平誤差信号h₁，h₃が和算器１０１
で２進加算され、領域７、９に関連する水平誤差
信号h₇，h₉が和算器１０２で２進加算される。２
進和算器１０１，１０２からの和信号は２進減算
器１０３で減算されて２進和算器１０７に印加さ
れる。領域２、８に対応する水平誤差信号h₂，h₈
は減算器１０４で２進減算されて２進乗算器１０
５に印加される。この２進乗算器１０５の乗数は
２進数で４の乗数を供給する重み信号源１０６に
よつて供給される。２進減算器１０３からの２進
差信号は２進和算器１０７で乗算器１０５からの
積信号と加算される。２進和算器１０７からの２
進和信号は乗算器１０８に印加される。誤差を最
小にするための適正な極性および大きさを持つ出
力信号E_htを供給する信号源１０９によつてK_htで
表わされる乗数が供給される。この乗数K_htは水
平傾度補正に対する制御ループの重みの考慮を補
正する。領域４、５、６は傾度補正には関与しな
いことが判る。また中央部には隅領域の４倍の重
み値が与えられることに注意すべきである。 FIG. 11 shows a signal processor 303 that generates a horizontal tilt error correction signal. Area 1,
Horizontal error signals h ₁ and h ₃ related to
The horizontal error signals h ₇ and h ₉ associated with regions 7 and 9 are added in binary at adder 102 . 2
The sum signals from the binary adders 101 and 102 are subtracted by a binary subtracter 103 and applied to a binary adder 107. Horizontal error signals h ₂ and h ₈ corresponding to regions 2 and 8
is subtracted in binary by the subtracter 104 and then transferred to the binary multiplier 10
5. The multiplier for this binary multiplier 105 is provided by a weight signal source 106 which provides a multiplier of 4 in binary. The binary difference signal from the binary subtracter 103 is added to the product signal from the multiplier 105 in the binary adder 107. 2 from binary summator 107
The base sum signal is applied to multiplier 108. A multiplier, denoted K _ht , is provided by a signal source 109 that provides an output signal E _ht with the proper polarity and magnitude to minimize the error. This multiplier K _ht compensates for the control loop weight considerations for horizontal tilt correction. It can be seen that regions 4, 5, and 6 are not involved in slope correction. It should also be noted that the central region is given four times the weight value as the corner regions.

第１２図には水平直線度誤差補正信号を供給す
る信号プロセツサ３０４が示されている。第１２
図を見ると領域１、３、７、９に関連する水平誤
差信号が２進和算器１１０，１１１，１１２で和
算されていることが判る。領域４、６に関連する
水平誤差信号h₄，h₆は別に２進和算器１１４で和
算されて２進乗算器１１４ａに印加される。この
２進乗算器１１４には重み値信号源１１５から乗
数６が供給される。乗算器１１４からの２進積信
号はさらに２進和算器１１３で２進和算器１１２
からの和算隅信号と和算される。領域２、８に関
連する水平誤差信号h₂，h₈はさらに２進和算器１
１７で和算され、乗算器１１８で乗算される。信
号源１１９は２進数２の乗数を２進装置１１８に
供給し、領域２、８に関連する２進積信号は２進
減算器１１６の正端子に印加される。２進和算器
１１３の２進和信号は２進減算器１１６の負端子
に印加される。減算器１１６からの２進差信号は
２進和算器１２０に印加される。中央領域に関連
する誤差信号h₅は乗算器１２１で信号源１２２か
らの重み値12を乗ぜられ２進和算器１２０に印加
される。この２進和算器１２０の和信号は乗算器
１２３で信号源１２４からの重み係数K_hlを乗ぜ
られる。この重み係数K_hlは直線度誤差を最小に
するための適正な大きさおよび極性を持つ乗数を
与える。 FIG. 12 shows a signal processor 304 that provides a horizontal straightness error correction signal. 12th
Looking at the figure, it can be seen that the horizontal error signals associated with regions 1, 3, 7, and 9 are summed by binary adders 110, 111, and 112. Horizontal error signals h ₄ and h ₆ associated with regions 4 and 6 are separately summed in a binary summer 114 and applied to a binary multiplier 114a. This binary multiplier 114 is supplied with a multiplier 6 from a weight value signal source 115 . The binary product signal from the multiplier 114 is further passed through the binary adder 113 to the binary adder 112.
It is summed with the summation corner signal from. The horizontal error signals h ₂ and h ₈ associated with regions 2 and 8 are further processed by binary summer 1
17 and multiplied by a multiplier 118. Signal source 119 provides a binary 2 multiplier to binary unit 118 and the binary product signals associated with regions 2, 8 are applied to the positive terminal of binary subtractor 116. The binary sum signal of the binary adder 113 is applied to the negative terminal of the binary subtracter 116. The binary difference signal from subtractor 116 is applied to binary summer 120. The error signal h ₅ associated with the central region is multiplied by a weight value 12 from a signal source 122 in a multiplier 121 and applied to a binary summer 120 . The sum signal from the binary summator 120 is multiplied by a weighting coefficient K _hl from a signal source 124 in a multiplier 123 . This weighting factor K _hl provides a multiplier with the proper magnitude and polarity to minimize the straightness error.

第１３図には式(5)に対応する水平彎曲度誤差補
正信号を供給する信号プロセツサ３０５が示され
ている。領域１、３、７、９で測定された水平誤
差信号が２進和算器１２５，１２６，１２７で和
算されて２進和算器１２８に印加される。領域
２、８からの水平誤差信号が２進和算器で和算さ
れて２進乗算器１３０で重み係数６を乗ぜられ
る。この重み係数６は重み信号源１３１により供
給される。乗算器１３０からの積信号は２進和算
器１２８に印加されて隅領域からの誤差信号と和
算される。中央領域の水平誤差は乗算器１３３に
おいて信号源１３５からの重み係数12を乗ぜら
れ、２進減算器１３２の正入力に印加される。隅
領域および領域２、８に関連する誤差信号が２進
減算器１３２において中央領域信号から減算さ
れ、その結果が２進和算器１３４に印加される。
領域４、６の水平誤差信号は２進和算器１３６で
和算され、その２進和信号は乗算器１３７におい
て信号源１３８からの重み係数２を乗ぜられる。
乗算器１３７からの２進積信号は和算器１３４の
他方の和入力端子に印加される。和算器１３４の
２進和信号は乗算器１３９において重み係数K_hb
を乗ぜられる。この乗数K_hbは前述のように水平
彎曲度誤差を最小にするための重み係数を表わ
す。 FIG. 13 shows a signal processor 305 that supplies a horizontal curvature error correction signal corresponding to equation (5). Horizontal error signals measured in regions 1, 3, 7, and 9 are summed by binary adders 125, 126, and 127, and applied to a binary adder 128. The horizontal error signals from regions 2 and 8 are summed in a binary summer and multiplied by a weighting factor of 6 in a binary multiplier 130. This weighting factor 6 is provided by a weighting signal source 131. The product signal from multiplier 130 is applied to binary summer 128 and summed with the error signal from the corner region. The horizontal error in the central region is multiplied by a weighting factor of 12 from a signal source 135 in a multiplier 133 and applied to the positive input of a binary subtractor 132. The error signals associated with the corner regions and regions 2, 8 are subtracted from the center region signal in a binary subtractor 132 and the result is applied to a binary summer 134.
The horizontal error signals of regions 4 and 6 are summed in a binary adder 136, and the binary sum signal is multiplied by a weighting factor of 2 from a signal source 138 in a multiplier 137.
The binary product signal from multiplier 137 is applied to the other sum input terminal of summer 134. The binary sum signal of the adder 134 is processed by the weighting coefficient K _hb in the multiplier 139.
can be multiplied by This multiplier K _hb represents a weighting factor for minimizing the horizontal curvature error as described above.

上記同様の過程により水平楔型歪用の信号プロ
セツサ３０６は誤差信号h₁，h₉を和算し、その和
を誤差信号h₃，h₇の和から減算することにより誤
差補正信号を生成する。この差信号は適当な重み
係数K_hkを乗ぜられる。糸巻歪用信号プロセツサ
も上記同様で、水平誤差信号h₁，h₇が和算されて
誤差信号h₃，h₉の和から減算される。水平誤差信
号h₄，h₆は２進減算器で減算され、重み係数２を
乗ぜられる。この積信号２（h₄−h₆）が差信号h₃
＋h₉−h₇＋h₁と和算され、その和信号に水平糸巻
歪補正を与える適正な極性および大きさを持つ出
力信号を与える一定乗数K_hpが乗ぜられる。垂直
誤差補正信号を生成する信号プロセツサ３０９な
いし３１４は水平誤差補正について上述したもの
と同様である。垂直補正の場合は装置が垂直誤差
信号に応動し、水平補正信号について上述したも
のと同様に式(8)ないし（14）に従う。 Through the same process as above, the horizontal wedge distortion signal processor 306 adds up the error signals h ₁ and h ₉ and subtracts the sum from the sum of the error signals h ₃ and h ₇ to generate an error correction signal. . This difference signal is multiplied by a suitable weighting factor K _hk . The signal processor for pincushion distortion is similar to the above, and the horizontal error signals h ₁ and h ₇ are summed and subtracted from the sum of the error signals h ₃ and h ₉ . The horizontal error signals h ₄ and h ₆ are subtracted by a binary subtracter and multiplied by a weighting factor of 2. This product signal 2 (h ₄ - h ₆ ) is the difference signal h ₃
+h ₉ −h ₇ +h ₁ and the sum signal is multiplied by a constant multiplier K _hp to provide an output signal with the proper polarity and magnitude to provide horizontal pincushion distortion correction. The signal processors 309-314 that generate the vertical error correction signals are similar to those described above for horizontal error correction. In the case of vertical correction, the device is responsive to the vertical error signal and follows equations (8) to (14) similarly to those described above for the horizontal correction signal.

プロセツサ３０１ないし３０４において一旦誤
差補正信号が計算されると、制御部自身を調節す
ることができる。誤差と制御調節の大きさとの関
係が信号プロセツサ内の重み係数の乗数Ｋとして
既知であれば、微整合に対する２次セツトアツプ
機能のすべてに対する誤差は本質的に１段動作で
補正することができる。調節完了後カメラには誤
差を再測定し計算し得るように落着させる時間を
与える必要がある。誤差が選択された閾値より低
ければその過程を終了することができる。残留誤
差が大き過ぎるときは調節過程を反復する。 Once the error correction signal has been calculated in the processors 301-304, the controller itself can be adjusted. If the relationship between the error and the magnitude of the control adjustment is known as the weighting factor multiplier K in the signal processor, then the error for all of the second order setup functions for fine matching can be corrected in essentially a single stage operation. After the adjustment is complete, the camera must be given time to settle so that the error can be remeasured and calculated. The process can be terminated if the error is below a selected threshold. If the residual error is too large, repeat the adjustment process.

第８図においてプロセツサ３０１ないし３１４
からの水平および垂直の補正信号は対応するラツ
チ３０１ａないし３１４ａに記憶され、適当なア
ドレスによりゲートを通されて第１図に示す
RAM２１に供給されるのを待つている。このゲ
ート信号は第８図にROM２０１で一部示された
機能ROMを含み得るセツトアツプユニツトタイ
ミング制御器１３から供給され、適当なアドレス
および制御信号をシーケンサ３１７に供給して
ROM２０１が発生した機能アドレスに対応する
適当なラツチ３０１ａないし３１４ａを開く。こ
のようにして１４の制御部全部についてアドレス
および補正データが共にゲート回路２８およびデ
ータ母線１１を介してカメラ１４のRAM２１に
送られる。 In FIG. 8, processors 301 to 314
The horizontal and vertical correction signals from are stored in the corresponding latches 301a-314a and gated by the appropriate address as shown in FIG.
Waiting for supply to RAM21. This gate signal is provided by a setup unit timing controller 13, which may include a functional ROM, shown in part by ROM 201 in FIG.
ROM 201 opens the appropriate latch 301a-314a corresponding to the generated functional address. In this way, addresses and correction data for all 14 control units are sent to the RAM 21 of the camera 14 via the gate circuit 28 and the data bus 11.

第２図のセツトアツプチヤートには前述のシエ
ブロンマーク１２の上下に水平棒またはブロツク
１６がある。第２図のこのブロツク１６は第２図
ではシエブロンと同様に黒色領域で表されてい
る。グレー色とすることもできる背景ではシエブ
ロンもブロツクも白色とすることもできる。シエ
ブロンの最上列のシエブロンのブロツクはシエブ
ロンの上方にあるが最下列領域７、８、９のブロ
ツクはシエブロンの下方にあることに注意された
い。またこの棒またはブロツク１６は中央列領域
４、５、６ではシエブロンの上下両方にあること
に注意されたい。中央列のシエブロンの上下の棒
１６′，１６″からの情報は和算して２で割ると領
域の中央に対する推定値が得られる。これらの水
平ブロツクまたは棒１６を用いて形状、粗整合お
よびレベルの１次機能群に対するカメラのセツト
アツプをすることができる。 The setup chart of FIG. 2 has horizontal bars or blocks 16 above and below the chevron mark 12 mentioned above. This block 16 in FIG. 2 is represented in FIG. 2 by a black area, similar to the chevron. On a background that can be gray, the chevrons and blocks can also be white. Note that the blocks in the top row of chevrons are above the chevron, while the blocks in the bottom row of regions 7, 8, and 9 are below the chevron. Note also that this bar or block 16 is both above and below the chevron in the center row regions 4, 5, 6. The information from the upper and lower bars 16', 16'' of the central row of chevrons is summed and divided by 2 to provide an estimate for the center of the area. These horizontal blocks or bars 16 are used to determine the shape, coarse alignment, and Camera setup can be done for the primary function group of the level.

カメラのセツトアツプをする場合（整合前）、
画像が撮像管の有効所要領域に入るまで例えば画
像寸法および心出しを手動で調節する。第１４図
参照。然る後すべての調節を行つて撮像管の有効
領域を限定する円に画像の隅が整合するように保
つことが必要である。 When setting up the camera (before alignment),
For example, image dimensions and centering are manually adjusted until the image falls within the desired effective area of the image tube. See Figure 14. It is then necessary to make all adjustments to keep the corners of the image aligned with the circles that define the effective area of the image tube.

第１５図に示すように画像の４隅Ａ，Ｂ，Ｃ，
Ｄを撮像管上に心出しする。縦横比AB／ADは
調節された画像において標準NTSC値の4/3にな
るように限定する。テストチヤート上の縦横比
EF／EH＝Ｒを持つマーカーＥ，Ｆ，Ｉ，Ｈに対
する形状の４隅水平位置を決める。隅マーカー
Ｅ，Ｆ，Ｈ，Ｉはそれぞれ領域１、３、７、９の
ブロツクマーク１６に対応する。縦横比EF／EH
の測定値が正確にＲにならない場合は水平垂直寸
法を調節する必要がある。４隅を撮像管の縁に平
行に移動して撮像管の利用度を維持することが望
ましい。例えばほぼ第１５図の直線AKに沿つて
点Ａを移動すべきである。これは次のときに生ず
る。 As shown in Figure 15, the four corners A, B, C of the image,
Center D on the image pickup tube. The aspect ratio AB/AD is limited to 4/3 of the standard NTSC value in the adjusted image. Aspect ratio on test chart
Determine the horizontal positions of the four corners of the shape for markers E, F, I, and H with EF/EH=R. Corner markers E, F, H, and I correspond to block marks 16 in areas 1, 3, 7, and 9, respectively. Aspect ratio EF/EH
If the measured value is not exactly R, it is necessary to adjust the horizontal and vertical dimensions. It is desirable to move the four corners parallel to the edge of the image tube to maintain image tube utilization. For example, point A should be moved approximately along the straight line AK in FIG. This occurs when:

３／４AD＋AB＝一定 EH＝kADとすると EF＝kAB3R／４ 従つて３／4kEH＋４／3RkEF＝一定 故に9R／16EH＋EF＝一定 後述のように例えば第２図のブロツク１６の中
点に位置する点ｎの水平位置をH_oによつて表わ
す。H_oはチヤートの縁端からそのブロツクの中
点までのマスタークロツクの計数値に等しい。点
ｎの垂直位置をラスタの線の数のV_oによつて表
わす。水平位置の計数ｒの偏移が垂直方向の線１
本の偏移と物理的変位が同じであれば、上記の式
は次のようになる。 3/4AD+AB=constant EH=kAD, then EF=kAB3R/4 Therefore, 3/4kEH+4/3RkEF=constant Therefore, 9R/16EH+EF=constant As will be explained later, for example, the point n located at the midpoint of block 16 in Figure 2 Denote the horizontal position by H _o . H _o is equal to the master clock count from the edge of the chart to the midpoint of its block. Denote the vertical position of point n by the number of lines in the raster, V _o . The deviation of the horizontal position count r is vertical line 1
If the deviation of the book and the physical displacement are the same, the above equation becomes:

９／16Rr（V_I−V_F）＋（H_F−H_E）＝一定（15） ここでV_I、V_F、H_E、H_Fは点Ｉ，Ｆ，Ｅの位置
数である。 9/16Rr(V _I −V _F )+(H _F −H _E )=constant (15) Here, V _I , V _F , H _E , and _HF are the numbers of positions of points I, F, and E.

縦横比はＲに維持しなければならない。 The aspect ratio must be maintained at R.

EF／EH＝Ｒ Ｒ（EH）−（EF）＝０ Rr（V_I−V_F）−（H_F−H_E）＝一定 （16） この２つの独立した式（15）、（16）が画像を撮
像管の有効領域に保ちつつ縦横比を正しくするよ
うに画像を調節する基礎を形成する。 EF/EH = R R (EH) - (EF) = 0 Rr (V _I - V _F ) - (H _F - H _E ) = constant (16) These two independent equations (15) and (16) It forms the basis for adjusting the image to maintain the correct aspect ratio while keeping the image within the effective area of the image tube.

画像に何等かの調節を行う前に４隅の位置を測
定記憶し、制御部を調節したとき４隅が撮像管の
周縁を追跡するようにしなければならない。 Before making any adjustments to the image, the positions of the four corners must be measured and stored so that when the controls are adjusted, the four corners will track the periphery of the image tube.

４隅の初期位置を隅領域ｎの最初に測定された
水平位置H_o′と隅領域ｎの最初の垂直位置V_o′で
表わす。水平垂直の心出しおよび水平垂直の寸法
の４つの制御誤差を除き、H_o（マークの位置はマ
スタークロツクによつて決定される）でH_o′を置
換し、V_o（線の計数値）でV_o′を置換すれば、微
整合の制御誤差の決定に用いる式(1)ないし（14）
はなお使用することができる。上記４つの制御誤
差の計算式は次の通りである。 The initial positions of the four corners are represented by the first measured horizontal position H _o ' of corner area n and the first vertical position V _o ' of corner area n. Except for the four control errors of horizontal-vertical centering and horizontal-vertical dimensions, we substitute H _o (mark position is determined by the master clock) for H _o ' and V _o (line count value). ) to replace V _o ′, equations (1) to (14) used to determine the control error of fine matching can be obtained.
can still be used. The calculation formulas for the above four control errors are as follows.

水平心出し誤差 E_hc＝H₁−H₁′＋H₃−H₃′＋H₇−H₇′＋H
₉−H₉′（17） 水平寸法誤差 E_hs＝９／16Rr（−V₁＋V₁′−V₃＋V₃′＋V₇
−V₇′＋V₉−V₉′） −H₁＋H₁′＋H₃−H₃′−H₇＋H₇′＋H₉−H₉
′（18） 垂直心出し誤差 E_vc＝−V₁＋V₁′−V₃＋V₃′−V₇＋V₇′
−V₉＋V₉′（19） 垂直寸法誤差 E_vs＋Rr（−V₁＋V₁′−V₃＋V₃′＋V₇−V₇′
＋V₉−V₉′） ＋H₁−H₁′−H₃＋H₃′＋H₇−H₇′−H₉＋H₉
′（20） 水平寸法誤差は画像の全寸法誤差の尺度であ
り、垂直寸法誤差は所要の縦横比4/3からの外れ
の尺度であることに注意されたい。この選択は任
意であり、水平寸法誤差が縦横比誤差を表わし、
垂直寸法誤差が全寸法誤差を表わすとする他の方
法の場合も全く同様容易に行うことができる。ま
た水平垂直の寸法誤差の両者が寸法および縦横比
誤差に依存するものとすることもできる。Horizontal centering error E _hc = H ₁ −H ₁ ′+H ₃ −H ₃ ′+H ₇ −H ₇ ′+H
₉ −H ₉ ′(17) Horizontal dimensional error E _hs =9/16Rr(−V ₁ +V ₁ ′−V ₃ +V ₃ ′+V ₇
−V ₇ ′+V ₉ −V ₉ ′) −H ₁ +H ₁ ′+H ₃ −H ₃ ′−H ₇ +H ₇ ′+H ₉ −H ₉
′(18) Vertical centering error E _vc = −V ₁ +V ₁ ′−V ₃ +V ₃ ′−V ₇ +V ₇ ′
−V ₉ +V ₉ ′(19) Vertical dimensional error E _vs +Rr(−V ₁ +V ₁ ′−V ₃ +V ₃ ′+V ₇ −V ₇ ′
+V ₉ −V ₉ ′) +H ₁ −H ₁ ′−H ₃ +H ₃ ′+H ₇ −H ₇ ′−H ₉ +H ₉
(20) Note that the horizontal dimensional error is a measure of the total dimensional error of the image, and the vertical dimensional error is a measure of the deviation from the desired aspect ratio of 4/3. This selection is arbitrary and the horizontal dimensional error represents the aspect ratio error,
Other methods in which the vertical dimensional error represents the total dimensional error can be implemented just as easily. It is also possible that both the horizontal and vertical dimensional errors depend on the dimensional and aspect ratio errors.

この制御部を調節する方法は微整合に対する場
合と同様である。 The method of adjusting this control is similar to that for fine matching.

第１６図には例えば緑映像チヤンネルで検知さ
れた水平棒マーク１６の水平垂直の絶対位置を決
定する方式が示されている。赤および青のチヤン
ネルの信号にも同じ回路網が用いられる。入力点
Ａの緑映像信号はゲート８０１に印加される。例
えば水平垂直同期信号に応動する親発振器８０２
が計数パルスを線計数器８０３に供給すると共に
アンドゲート８０４を介して水平計数器８０５に
供給する。線計数器８０３がチヤート上において
棒ブロツク１６（第２図参照）の列の１つが位置
する（例えば領域１、２、３の）水平線に対して
予期された範囲を蔽う計数値に達したとき、検知
器８０３ａは作動信号をゲート８０１に供給して
映像信号を点Ａから比較器８０６に送る。この比
較器８０６の他方の入力は背景または閾値レベル
を表わす基準信号である。映像発生器１７の走査
がブロツク１６の黒い部分（白ブロツクのときは
白い部分）に達したとき、映像信号は基準閾値を
超え、これによつて作動信号がアンドゲート８０
７，８０９に供給される。このゲートが開いたと
きの水平計数器８０５の計数値はブロツクの位
置、従つて緑映像の絶対水平位置Ｈを表わしてい
る。比較器８０６の出力は遅延器８０６ａによつ
て遅延させ、計数器８０５の計数値をブロツクの
正確な中央に一致させるに充分な時間まで作動信
号を阻止することもできる。次にアンドゲート８
０７の３出力後計数器８０５はリセツトされる。
これによつて計数器は計数を続けて同じ線上の３
ブロツク全部の正しい位置を決定することができ
る。ゲート８０７の３出力の終端までの遅延は1/
３除算器８０７ａにより供給される。計数器８０
３の線計数値はアンドゲート８０９を介して転送
され、緑映像チヤンネルで検知される水平棒マー
ク１６の絶対垂直位置を表わす線計数を生成す
る。適正な線計数値を表わす検知器８０３ａから
のゲート信号に応じてパルス発生器８２１が作動
信号をステツプゲート８１０に供給する。水平線
期間全体に同等に分配された３つの作動信号が例
えば領域１、２、３のブロツク１６ａ，１６ｂ，
１６ｃの時間に一致するように発振器８２１から
ステツプゲート８１０に供給され、これによつて
計数器８０５がラツチ８１１，８１２，８１３に
親発振器パルスのパルス計数器を登録し、ラツチ
８２２，８２３，８２４にステツプゲート８１０
ａを介して垂直位置を登録し得るようになる。ス
テツプゲート８１０は発振器８２１からのステツ
プパルスに応じてラツチ８１１ないし８１９を配
列し、９領域全部に対するブロツクの中心の水平
位置測定値を順次記憶させる。中央領域（４、
５、６）では上部の棒１６′だけが測定される。
ブロツクの中心の検知水平位置は水平計数器８０
５の計数値に対応する。同様にステツプゲート８
１０ａは９領域の垂直線計数値を順次ラツチ８２
２ないし８３０に供給する。 FIG. 16 shows a method for determining the absolute horizontal and vertical positions of a horizontal bar mark 16 detected, for example, in the green video channel. The same circuitry is used for the red and blue channel signals. A green video signal at input point A is applied to gate 801. For example, a parent oscillator 802 responsive to horizontal and vertical synchronization signals.
supplies counting pulses to line counter 803 and to horizontal counter 805 via AND gate 804 . When the line counter 803 reaches a count that covers the expected range on the chart for the horizontal line on which one of the columns of bar blocks 16 (see FIG. 2) is located (e.g. in areas 1, 2, 3). , the detector 803a supplies an activation signal to the gate 801 and sends the video signal from point A to the comparator 806. The other input of this comparator 806 is a reference signal representing the background or threshold level. When the scanning of the video generator 17 reaches the black part of the block 16 (or the white part in the case of a white block), the video signal exceeds the reference threshold, which causes the activation signal to be activated by the AND gate 80.
7,809. The count value of the horizontal counter 805 when this gate is opened represents the position of the block and therefore the absolute horizontal position H of the green image. The output of comparator 806 can also be delayed by delay 806a to prevent the activation signal until a sufficient time to cause the count of counter 805 to coincide with the exact center of the block. Next, and gate 8
After three outputs of 07, the counter 805 is reset.
This causes the counter to continue counting the 3 on the same line.
The correct position of all blocks can be determined. The delay to the end of the three outputs of gate 807 is 1/
Provided by divider by 3 807a. Counter 80
The line count value of 3 is transferred through AND gate 809 to produce a line count representing the absolute vertical position of horizontal bar mark 16 as detected in the green video channel. Pulse generator 821 provides an actuation signal to step gate 810 in response to a gate signal from detector 803a representing the proper line count value. Three actuation signals equally distributed over the horizon period are e.g. blocks 16a, 16b,
16c, from oscillator 821 to step gate 810, which causes counter 805 to register the pulse counter of the parent oscillator pulse in latches 811, 812, 813, and latches 822, 823, 824. step gate 810
The vertical position can now be registered via a. Step gate 810 arranges latches 811-819 in response to step pulses from oscillator 821 to sequentially store horizontal position measurements of the center of the block for all nine regions. Central area (4,
5, 6) only the upper bar 16' is measured.
The detected horizontal position of the center of the block is determined by the horizontal counter 80.
Corresponds to a count value of 5. Similarly, step gate 8
10a sequentially latches the vertical line count values of 9 areas 82
2 to 830.

ラツチ８１１ａ，８１３ａ，８１７ａ，８１９
ａは隅領域のブロツクの最初に検知された水平中
心位置を記憶する。同様にラツチ８２２ａ，８２
４ａ，８２８ａ，８３０ａは中央領域のブロツク
の最初に検知された中心位置を記憶する。前述の
ようにこれらの初期検知点は記憶され、ダツシユ
付きの番号H₁′，V₁′，H₃′，V₃′，H₇′，V₇′，
H₉′，V₉′で表される。然る後対応する隅ゲート
G_Hが切換えられてラツチからの信号を直接隅ラ
ツチから送出する。水平ラツチ８１１ないし８１
９に記憶された初期測定後のマークの検知水平位
置を表わす信号は印加されたストローブパルスに
よつて同時に信号プロセツサ８９０に印加され
る。信号プロセツサ８９０は微整合について前述
したプロセツサ３０３，３０４，３０５，３０
６，３０７と同様の５個のプロセツサを含み、そ
の微整合に関連して前述した水平誤差信号と同様
に信号H₁ないしH₉を処理して同じ信号H₁ないし
H₉から水平傾度、水平直線度、水平彎曲度、水
平楔型歪、水平糸巻歪の５つの補正信号を発生す
る。この５つの補正信号はシーケンサ８９１によ
り配列されて適当なアドレスにより（第１図のゲ
ート２８に対応する）ゲート８９３を介して第１
図のRAM２１に供給され、水平傾度、水平直線
度、水平彎曲度、水平楔型歪、水平糸巻歪に対す
る信号の自動形状補正を行う。同様にラツチ８２
２ないし８３０からの測定位置信号V₁ないしV₉
は直接同時に微整合について前述したプロセツサ
３１０ないし３１４と同様の５つのプロセツサを
含む信号プロセツサ８９０ａに印加されて、垂直
傾度、垂直直線度、垂直彎曲度、垂直楔型歪、垂
直糸巻歪の各補正信号を発生する。この５つの補
正信号はシーケンサ８９１ａによつて配列されて
ゲート８９３を介してデータ母線に供給され、微
整合について前述したものと同様にしてこの５つ
の補正点の補正を行う。形状に対するこれら10個
の誤差補正信号はラツチ８１１ないし８１９およ
び８２２ないし８３０に記憶された同じ測定情報
から引出される。 Latches 811a, 813a, 817a, 819
a stores the first detected horizontal center position of the block in the corner area. Similarly, latches 822a, 82
4a, 828a, and 830a store the first detected center position of the block in the central area. As mentioned above, these initial detection points are memorized and numbered with dashes H ₁ ′, V ₁ ′, H ₃ ′, V ₃ ′, H ₇ ′, V ₇ ′,
It is expressed as H ₉ ′ and V ₉ ′. Then the corresponding corner gate
G _H is switched to send the signal from the latch directly out of the corner latch. Horizontal latch 811 to 81
A signal representing the sensed horizontal position of the mark after the initial measurement stored at 9 is simultaneously applied to signal processor 890 by the applied strobe pulse. The signal processor 890 is similar to the processors 303, 304, 305, and 30 described above for fine matching.
6,307, and processes the signals H 1 to H ₉ in the same manner as the horizontal error signal described above in connection with its fine alignment, and processes the same signals H ₁ to H ₉ .
Five correction signals for horizontal tilt, horizontal straightness, horizontal curvature, horizontal wedge distortion, and horizontal pincushion distortion are generated from _H9 . These five correction signals are arranged by a sequencer 891 and sent to the first address via a gate 893 (corresponding to gate 28 in FIG.
The signal is supplied to the RAM 21 shown in the figure, and performs automatic shape correction of the signal for horizontal inclination, horizontal straightness, horizontal curvature, horizontal wedge distortion, and horizontal pincushion distortion. Similarly latch 82
Measuring position signals V ₁ to V ₉ from 2 to 830
are directly and simultaneously applied to a signal processor 890a, which includes five processors similar to processors 310 to 314 described above for fine alignment, to correct each of vertical tilt, vertical straightness, vertical curvature, vertical wedge distortion, and vertical pincushion distortion. Generate a signal. These five correction signals are arranged by sequencer 891a and supplied to the data bus through gate 893, and the five correction points are corrected in the same manner as described above for fine matching. These ten error correction signals for the shape are derived from the same measurement information stored in latches 811-819 and 822-830.

前述のように水平心出し誤差、水平寸法誤差、
垂直心出し誤差および垂直寸法誤差に対する形状
の考察には初期位置と補正後の測定位置との比較
が必要である。これは第１６図のユニツト８９２
の４個の信号プロセツサ８４１〜８４４で行われ
る。第１６図を見て判るようにラツチ８１１〜８
１９，８１１ａ，８１３ａ，８１７ａ，８１９ａ
およびラツチ８２２〜８３０，８２２ａ，８２４
ａ，８２８ａ，８３０ａからの出力は４個の信号
プロセツサ８４１ないし８４４に印加される。ラ
ツチ８１１〜８１９，８２２〜８３０，８１１
ａ，８１３ａ，８１７ａ，８１９ａ，８２２ａ，
８２４ａ，８２８ａ，８３０ａからの信号はマト
リツクスを介して同時に（これらのラツチにタイ
ミング制御器１３から印加されるストローブ信号
により）微整合について前述したようにプロセツ
サ８４１，８４２，８４３および８４４に印加さ
れる。これらのプロセツサは上記ラツチからの信
号に応じて式（17）、（18）、（19）、（20）の演算方
式により水平垂直の寸法心出し誤差補正信号を生
成し、この補正信号を出力ラツチに記憶する。与
えられた適当な期間にこれら４つの補正信号は適
正なアドレス（水平寸法、水平心出し等）によつ
てRAM２１に印加される。微整合におけるよう
にこれら４つの形状補正信号はラツチに記憶され
た局部誤差および位置から引出され、形状セツト
アツプの２次セツトアツプ機能の誤差補正信号を
生成する４個の相異なるプロセツサに同時に印加
される。 As mentioned above, horizontal centering error, horizontal dimensional error,
Consideration of the shape for vertical centering errors and vertical dimensional errors requires a comparison between the initial position and the corrected measured position. This is unit 892 in Figure 16.
This is performed by four signal processors 841-844. As can be seen from Figure 16, latches 811-8
19, 811a, 813a, 817a, 819a
and latches 822-830, 822a, 824
The outputs from a, 828a, and 830a are applied to four signal processors 841-844. Latch 811-819, 822-830, 811
a, 813a, 817a, 819a, 822a,
Signals from 824a, 828a, and 830a are simultaneously applied through the matrix to processors 841, 842, 843, and 844 (with strobe signals applied to these latches from timing controller 13) as described above for fine matching. . These processors generate horizontal and vertical dimensional centering error correction signals using the calculation methods of equations (17), (18), (19), and (20) according to the signals from the latches, and output this correction signal. Memorize in Latch. These four correction signals are applied to the RAM 21 at appropriate addresses (horizontal dimensions, horizontal centering, etc.) during given appropriate periods. As in fine alignment, these four shape correction signals are derived from the local errors and positions stored in the latches and applied simultaneously to four different processors that generate error correction signals for the second order setup function of the shape setup. .

第１７図には水平心出し補正を行うプロセツサ
８４１が示されている。初期検知隅位置を示す２
進信号H₁′，H₃′，H₇′，H₉′が減算器８５０ない
し８５３において後に測定された隅位置を示す２
進信号H₁，H₃，H₇，H₉から減算され、この差
信号が２進和算器８５２ａ，８５４，８５５で和
算される。 FIG. 17 shows a processor 841 that performs horizontal centering correction. Indicating the initial detection corner position 2
The leading signals H ₁ ′, H ₃ ′, H ₇ ′, H ₉ ′ indicate later measured corner positions in subtractors 850 to 853.
The difference signals are subtracted from the binary signals H ₁ , H ₃ , H ₇ , H ₉ and summed by binary adders 852a, 854, and 855.

第１８図には水平寸法誤差補正信号を生成する
プロセツサ８４２が示されている。最初に検知さ
れた垂直および水平の隅位置を表わす２進信号
V₁′，V₃′，V₇′，V₉′，H₁′，H₃′，H₇′，H₉′が２
進減算器８５６，８５７，８５９，８６０，８６
５，８６６，８６８において後で測定された隅位
置を表わす対応２進信号V₁，V₃，V₇，V₉，H₁，
H₃，H₇，H₉から減算される。垂直差信号は２進
和算器８５８，８６１，８６２で和算されて２進
乗算器８６３に印加される。この乗算器８６３に
おいてこの２進信号に信号源８６４からの重み係
数9/16Rrが乗ぜられる。ここでＲは前述の縦横
比EF／EHを満足し、ｒは前述の尺度係数であ
る。水平差信号は２進和算器８６７，８７０，８
７１で和算され、乗算器８６３からの垂直２進信
号と和算される。垂直心出し信号プロセツサ８４
３はそれが隅領域に関連して記憶された新しい垂
直誤差信号に応動する点以外水平心出しプロセツ
サと同様である。垂直寸法プロセツサ８４４は乗
数が9/16RrでなくRrである点以外水平寸法プロ
セツサ８４２と同様である。 FIG. 18 shows a processor 842 that generates a horizontal dimensional error correction signal. A binary signal representing the first detected vertical and horizontal corner position.
V ₁ ′, V ₃ ′, V ₇ ′, V ₉ ′, H ₁ ′, H ₃ ′, H ₇ ′, H ₉ ′ are 2
Decimal subtractor 856, 857, 859, 860, 86
Corresponding binary signals V ₁ , V ₃ , V ₇ , V ₉ , H ₁ , representing the corner positions later measured in 5,866,868.
Subtracted from H ₃ , H ₇ and H ₉ . The vertical difference signals are summed by binary adders 858, 861, and 862 and applied to a binary multiplier 863. In this multiplier 863, this binary signal is multiplied by a weighting coefficient 9/16Rr from a signal source 864. Here, R satisfies the aforementioned aspect ratio EF/EH, and r is the aforementioned scale factor. The horizontal difference signal is generated by binary adders 867, 870, 8
71 and is summed with a vertical binary signal from a multiplier 863. Vertical centering signal processor 84
3 is similar to the horizontal centering processor except that it is responsive to new vertical error signals stored in association with corner regions. Vertical dimension processor 844 is similar to horizontal dimension processor 842 except that the multiplier is Rr instead of 9/16Rr.

第１６図について上述した方式は緑映像信号の
検知および緑映像の補正を行つて最適形状の緑信
号を生成する。前述のように粗整合を行うには赤
映像信号と青映像信号とを領域ごとに緑映像信号
と比較して差信号を同様のプロセツサに印加し、
赤と青とを緑の映像信号に合うように補正する。 The method described above with respect to FIG. 16 detects a green video signal and corrects the green video signal to generate an optimally shaped green signal. As mentioned above, to perform coarse matching, the red video signal and blue video signal are compared with the green video signal for each region, and the difference signal is applied to a similar processor.
Correct red and blue to match the green video signal.

第１９図においては（第１６図の検知系に対す
る）検知器７０１で検知され、上述のように補正
された緑映像信号が水平および垂直の位置信号を
ラツチ８１１〜８１９および８２２〜８３０に供
給する。９領域の緑映像に対するマークの測定位
置に表わすこれら18個の２進信号は緑検知器７０
１から出て来る線H_1GないしV_9Gで表わされる。
緑映像検知器と同様の赤映像検知器７０３は同様
の18個のラツチに赤映像信号からマークの検知位
置を識別する18個の２進信号を供給し、第１９図
にはH_1RないしV_9Rで表わされている。この赤検
知器７０３からの18個の２進信号および緑検知器
７０１からの18個の２進信号は減算器モジユール
７０４に印加される。この減算器モジユール７０
４は18個の減算器７０５ないし７２３を含んでい
る。減算器７０５，７１３，７１４，７２３だけ
が図示されているが他に14個の減算器がある。例
えばモジユール７０４の減算器７０５では領域１
で緑撮像管により検知されたマークの水平位置を
表わす２進信号が領域１で赤撮像管により検知さ
れたマークの水平位置を表わす２進信号から減算
されて、これによりh₁で表わされる水平誤差信号
を生成する。この水平２進信号h₁はモジユール７
０４内のこの減算器から取出されて対応するラツ
チ７０５ａに記憶され、後で信号プロセツサ７３
３に印加される。同様に減算器７０６ないし７１
３においては領域２ないし９で緑撮像管により検
知されたマークの水平位置を表わす２進信号が対
応する領域２ないし９で赤撮像管により検知され
たマークの水平位置を表わす２進信号から領域ご
とに減算されてラツチ７０６ａないし７１３ａに
水平誤差信号h₂ないしh₉を供給する。同様に減算
器７１４ないし７２３においては領域１ないし９
で緑撮像管により検知されたマークの垂直位置を
表わす２進信号が領域１ないし９で赤撮像管によ
り検知されたマークの垂直位置を表わす２進信号
から領域ごとに減算され、ラツチ７１４ａないし
７２３ａに９個の垂直誤差信号v₁ないしv₉を供給
する。これらの誤差信号は（タイミング制御器１
３からの）ストローブ信号により同時にラツチに
印加され、微整合系の14個のプロセツサと同様の
プロセツサ７３３中のプロセツサにより処理され
る。信号プロセツサ７３３は第８図の３０１ない
し３１４と同様のプロセツサとラツチ３０１ａな
いし３１４ａとを備え、これによつてストローブ
信号で付勢されたとき信号プロセツサ７３３の出
力からデータ母線１１に、水平心出し、水平寸
法、水平傾度、水平直線度、水平彎曲度、水平楔
型歪、水平糸巻歪、垂直心出し、垂直寸法、垂直
傾度、垂直直線度、垂直彎曲度、垂直楔型歪およ
び垂直糸巻歪の14個の誤差補正信号を供給する。
信号プロセツサ７３３は微整合に対して第８図で
用いたのと同じ信号プロセツサでよい。この信号
プロセツサからの信号は前述のようにシーケンサ
７３４によりゲート回路網２８およびデータ母線
に対して配列される。 In FIG. 19, a green video signal sensed by detector 701 (for the sensing system of FIG. 16) and corrected as described above provides horizontal and vertical position signals to latches 811-819 and 822-830. . These 18 binary signals representing the measurement position of the mark with respect to the green image of 9 areas are transmitted to the green detector 70.
It is represented by the lines H _1G to V _9G coming out from 1.
A red video detector 703, similar to the green video detector, supplies 18 binary signals to similar 18 latches to identify the detected position of the mark from the red video signal, and in _FIG . It is represented by _9R . The 18 binary signals from red detector 703 and the 18 binary signals from green detector 701 are applied to subtracter module 704. This subtractor module 70
4 includes 18 subtracters 705-723. Although only subtractors 705, 713, 714, and 723 are shown, there are 14 other subtractors. For example, in the subtracter 705 of the module 704, the area 1
A binary signal representing the horizontal position of the mark detected by the green image tube at is subtracted from a binary signal representing the horizontal position of the mark sensed by the red image tube at region ₁ , so that the horizontal Generate an error signal. This horizontal binary signal _h1 is module 7
04 and stored in the corresponding latch 705a and later processed by the signal processor 73.
3 is applied. Similarly, subtractors 706 to 71
3, a binary signal representing the horizontal position of the mark detected by the green image pickup tube in areas 2 to 9 is converted from a binary signal representing the horizontal position of the mark detected by the red image pickup tube in the corresponding area 2 to 9. are subtracted from each other to provide horizontal error signals h ₂ to h ₉ to latches 706a to 713a. Similarly, in subtracters 714 to 723, areas 1 to 9
A binary signal representing the vertical position of the mark sensed by the green image tube is subtracted region by region from a binary signal representing the vertical position of the mark sensed by the red image tube in regions 1 through 9, and latches 714a through 723a are applied. are supplied with nine vertical error signals v ₁ to v ₉ . These error signals (timing controller 1
The strobe signals (from 3) are simultaneously applied to the latches and processed by the processors in processor 733, which are similar to the 14 processors in the fine matching system. Signal processor 733 includes a processor and latches 301a-314a similar to 301-314 of FIG. , horizontal dimension, horizontal inclination, horizontal straightness, horizontal curvature, horizontal wedge distortion, horizontal pincushion distortion, vertical centering, vertical dimension, vertical inclination, vertical straightness, vertical curvature, vertical wedge distortion, and vertical pincushion distortion. 14 error correction signals are supplied.
Signal processor 733 may be the same signal processor used in FIG. 8 for fine matching. The signals from this signal processor are sequenced by sequencer 734 to gate circuitry 28 and data buses as previously described.

赤映像信号が緑映像信号に合うように補正され
た後、第１９図について上述したのと同様にして
青映像信号が緑信号に合うように補正される。微
整合におけるように局部ラツチが局部整合誤差を
記憶し、これらの誤差が選択的および同時に14個
のプロセツサに供給され、２次セツトアツプ機能
間で全く再測定を行わずに14個の２次セツトアツ
プ機能に対する14個の補正信号が生成される。 After the red video signal is corrected to match the green video signal, the blue video signal is corrected to match the green signal in the same manner as described above with respect to FIG. As in fine matching, local latches store local matching errors and these errors are selectively and simultaneously fed to the 14 processors to perform 14 secondary setups without any remeasurements between secondary setup functions. Fourteen correction signals for the function are generated.

上述の自動カメラ方式は第２図のテストチヤー
トを用いて軸シエージングやレベル制御の補正に
利用することもできる。第３図に示すテストチヤ
ートは前述のようにシエブロンおよびブロツクが
グレーの背景に白色領域で示されるように改変す
ることもできる。この領域におけるマークの位置
は所定時間と水平線上の所定位置を計数して映像
信号をほぼブロツクの正しい時間で制御する計数
器により決定される。 The automatic camera system described above can also be used to correct axis sizing and level control using the test chart shown in FIG. The test chart shown in FIG. 3 can also be modified as described above so that the chevrons and blocks are shown as white areas on a gray background. The position of the mark in this area is determined by a counter that counts a predetermined time and a predetermined position on the horizontal line and controls the video signal at approximately the correct time of the block.

第２０図には軸シエージングおよびレベル制御
を行うための図が示されている。黒レベル調節手
続はレンズに蓋をして画像中の黒レベル誤差を除
去または低減する。画像中の各点または領域がそ
れぞれ１つの黒レベル信号を発生する。普通３つ
の画像の相対黒レベル誤差を最小にする代わりに
その全部の絶対黒レベル誤差を各別に最小にす
る。カメラ装置には独立のレベル設定用制御部が
５個あるから少なくとも５点の測定をする必要が
ある。制御誤差の計算に９領域からの点および重
み平均技法を用いる前述の方式においてより良好
な結果が得られる。この場合も試験点または領域
の数を増減することができる。この方式でレベル
調節に用いられる５個の制御部は、水平鋸歯、水
平放物線、垂直鋸歯、垂直放物線および綜合レベ
ルまたは利得である。これらの補正制御部は水平
鋸歯が左右ラスターレベル、垂直鋸歯が上下ラス
ターレベル、水平放物線が垂直中心レベル、垂直
放物線が水平中心レベルに対して順応する従来法
において公知であることに注意されたい。 FIG. 20 shows a diagram for performing shaft sizing and level control. The black level adjustment procedure caps the lens to eliminate or reduce black level errors in the image. Each point or region in the image produces a respective black level signal. Usually, instead of minimizing the relative black level error of the three images, the absolute black level error of all of them is minimized separately. Since the camera device has five independent level setting control units, it is necessary to measure at least five points. Better results are obtained in the above-mentioned scheme, which uses points from 9 regions and a weighted average technique for calculating the control error. In this case as well, the number of test points or areas can be increased or decreased. The five controls used for level adjustment in this manner are horizontal sawtooth, horizontal parabola, vertical sawtooth, vertical parabola, and total level or gain. It should be noted that these correction controls are known in the art, with the horizontal sawtooth adjusting to the left and right raster levels, the vertical sawtooth to the top and bottom raster levels, the horizontal parabola to the vertical center level, and the vertical parabola to the horizontal center level.

制御誤差はL_oで表わされる検知記憶された輝
度レベルまたは輝度誤差により計算される。ここ
でｎは測定される９領域の１つを表わす。誤差補
正信号は上述の５つの２次機能のそれぞれに対し
て相対整合誤差のいくつかを計算するに用いたも
のと同様または同等の信号プロセツサ７６２ない
し７６６によりl₁ないしl₉で表わされるこれらの
輝度レベルまたは輝度誤差信号から計算される。
制御信号発生手段７６１の信号プロセツサは次式
で代表させることができる。すなわち水平鋸歯制
御誤差は、 E_hw＝K_hw(l₁-l₃+4l₄-4l₆+l₇-l₉) （21） で与えられ、水平放物線制御誤差は、 E_ha＝K_ha（−l₁＋2l₂−l₃−6l₄＋12l₅−6l₆−l
₇＋2l₈−l₉）（22） で与えられ、垂直鋸歯制御誤差は、 E_vw＝K_vw(l₁+4l₂+l₃-l₇-4l₈-l₉) （23） で表わされ、垂直放物線制御誤差は、 E_va＝K_va（l₁＋6l₂＋l₃−2l₄−12l₅−2l₆＋l₇
＋6l₈＋l₉）（24） で表わされ、綜合レベルまたは利得誤差は、 E_g＝K_g15 （25） で表わされる。 The control error is calculated by the sensed and stored brightness level or brightness error, denoted by L _o . Here n represents one of the nine regions to be measured. The error correction signals are processed by signal processors 762-766 similar or equivalent to those used to calculate some of the relative alignment errors for each of the five quadratic functions described above, denoted _l1 - _l9 . Calculated from the brightness level or brightness error signal.
The signal processor of the control signal generating means 761 can be represented by the following equation. That is, the horizontal sawtooth control error is given by E _hw = K _hw (l ₁ -l ₃ +4l ₄ -4l ₆ +l ₇ -l ₉ ) (21), and the horizontal parabolic control error is given by E _ha = K _ha ( −l ₁ +2l ₂ −l ₃ −6l ₄ +12l ₅ −6l ₆ −l
₇ +2l ₈ −l ₉ ) (22) and the vertical sawtooth control error is given by E _vw = K _vw (l ₁ +4l ₂ +l ₃ -l ₇ -4l ₈ -l ₉ ) (23) and the vertical parabolic control error is E _va = K _va (l ₁ + 6l ₂ + l ₃ −2l ₄ −12l ₅ −2l ₆ + l ₇
+6l ₈ +l ₉ ) (24) and the integrated level or gain error is expressed as E _g =K _g 15 (25).

水平鋸歯用プロセツサ７６２は微整合の水平寸
法用（プロセツサ３０２）の全符号を変えたもの
と同様であり、同じプロセツサも使用できる。水
平放物線用プロセツサ７６３は微整合の水平直線
度用（プロセツサ３０４）のものと同じであり、
同じプロセツサを用いることができる。垂直鋸歯
用プロセツサ７６４は微整合の垂直寸法用（プロ
セツサ３０９）の符号を変えないものと同様であ
り、垂直放物線用プロセツサ７６６は微整合の垂
直直線度用（プロセツサ３１１）と同じであつ
て、同じプロセツサが使用できる。綜合レベルま
たは利得用プロセツサは水平心出しと同様の中心
利得を測定することにより得られる。これらのプ
ロセツサの唯１の違いは基本的には重み係数であ
つて、すなわち水平鋸歯用重み係数K_hwが鋸歯制
御ループを補正する。K_haは水平放物線用重み係
数、K_vwは垂直鋸歯用補正重み計数を表わし、
K_vaは垂直放物線用重み係数を与える。重み係数
K_gは利得の綜合制御レベル用重み係数である。 The horizontal sawtooth processor 762 is similar to the fine alignment horizontal dimension (processor 302) with all signs changed, and the same processor can also be used. The horizontal parabola processor 763 is the same as that for fine alignment horizontal straightness (processor 304),
The same processor can be used. The vertical sawtooth processor 764 is the same as that for the fine alignment vertical dimension (processor 309) without changing the sign, and the vertical parabola processor 766 is the same as the fine alignment vertical straightness processor (processor 311). The same processor can be used. The integrated level or gain processor is obtained by measuring center gain as well as horizontal centering. The only difference between these processors is basically the weighting factor, ie the horizontal sawtooth weighting factor K _hw corrects the sawtooth control loop. K _ha represents the weighting factor for horizontal parabola, K _vw represents the correction weighting factor for vertical sawtooth,
K _va gives the weighting factor for the vertical parabola. weighting factor
K _g is a weighting coefficient for the overall control level of gain.

第２０図には黒レベル軸シエージングおよびレ
ベル制御の行われる態様が示されている。カメラ
のレンズに蓋をして端子７４０で緑映像信号の黒
レベルが測定される。緑映像信号は水平同期信号
に応動する線計数器により測定ブロツクの近似位
置において水平棒またはブロツクマーカ１６の近
似時間中にゲートを通される。この映像信号はゲ
ート７４３を介して比較器７４２に印加される。
比較器７４２の負基準端子にはランプ発生器７４
５からスイツチ７４４を介してランプ信号が印加
される。ランプ発生器と比較器とは、共に出願中
のこの出願人の1977年10月11日付出願第841194号
（1979年１月20日付で特許された米国特許第
4141040号）でロバート・アダムス・デイスチヤ
ート（Robert Adams Dischart）およびロバー
ト・アール・フローリ（Robert Earl Flory）の
「映像信号振幅整合方式（Video Signal
Amplitude Registration System）」記載のもの
と同様に動作する。黒レベルが基準発振器７４５
からの信号を超えたとき、比較器７４２から出力
信号が供給されてフリツプフロツプ７４６の状態
を変える。計数器７４７は発生器７４５からのラ
ンプ信号の開始点で始まつたクロツク７４８から
のクロツクパルスに応動する。クロツクパルスは
通常ゲート７４９を介して計数器７４７に印加さ
れる。フリツプフロツプ７４６は線期間の始点で
通常セツトされてアンドゲート７４９を開くよう
になつている。ランプ基準電圧出力は最低期待映
像信号（時点Ｏからの黒レベル）以下の点から上
昇を続けるから、入力７４０の映像入力信号と交
差して比較器７４２の出力に変化を生ずる。これ
によつてフリツプフロツプ７４６の状態が変わ
り、アンドゲート７４９への作動信号が除去さ
れ、計数器７４７は計数器７４７における黒レベ
ルを登録する。すると黒レベルを表わす計数器７
４７の２進信号がステツプゲート７５０を介して
適当な黒レベルラツチ７５１ないし７５９に配向
される。パルス発生器７４１ａは水平線期間ごと
に互いに離間した３つの「開始」パルスを供給す
る。パルス発生器７４１は適当な水平線計数値に
応じてゲート７４３を開き、フリツプフロツプ７
４６をセツトし、クロツク７４８をリセツトし、
ステツプスイツチ７５０を働かせて９領域の振幅
レベルをモジユール７００のラツチ７５１ないし
７５９に登録する検知器を含んでいる。フリツプ
フロツプ７４６のセツトにより計数器７４７がリ
セツトされる。９領域の各黒レベルは領域ごとに
基準黒レベル設定値と比較され、各黒レベル誤差
信号が各別のラツチに記憶され、同時にゲート７
６０を介して信号プロセツサユニツト７６１に印
加される。この比較器は比較器７５１ａないし７
５９ａであり、誤差の記憶用ラツチはラツチ７５
１ｂないし７５９ｂである。信号プロセツサ７６
１は水平鋸歯プロセツサ７６２、水平放物線プロ
セツサ７６３、垂直鋸歯プロセツサ７６４、垂直
放物線プロセツサ７６５および綜合利得プロセツ
サ７６６を含む。プロセツサ７６２ないし７６６
は同時に９個のラツチ７５１ｂないし７５９ｂに
ストローブ信号により９領域から送られた適当な
９個の黒レベル誤差信号に応じて５個の補正制御
信号を発生し、これをデータ母線１１を介して適
当な順序で前述のようにカメラプロセツサRAM
２１に印加してカメラの全ラスタに亘つて緑の黒
映像レベルを補正し、選択された基準黒レベルに
合うようにする。 FIG. 20 shows how black level axis shading and level control are performed. The black level of the green video signal is measured at terminal 740 with the camera lens covered. The green video signal is gated during the approximate time of the horizontal bar or block marker 16 at the approximate location of the measurement block by a line counter responsive to the horizontal synchronization signal. This video signal is applied to comparator 742 via gate 743.
A ramp generator 74 is connected to the negative reference terminal of the comparator 742.
A ramp signal is applied from switch 744 from switch 744. The lamp generator and comparator are described in co-pending U.S. Pat.
Robert Adams Dischart and Robert Earl Flory's ``Video Signal Amplitude Matching Method'' (No. 4141040).
Amplitude Registration System)”. Black level is reference oscillator 745
An output signal is provided from comparator 742 which changes the state of flip-flop 746 when the signal from . Counter 747 is responsive to clock pulses from clock 748 starting at the beginning of the ramp signal from generator 745. Clock pulses are typically applied to counter 747 via gate 749. Flip-flop 746 is normally set at the beginning of a line period to open AND gate 749. Since the lamp reference voltage output continues to rise from a point below the lowest expected video signal (black level from time O), it intersects with the video input signal at input 740, causing a change in the output of comparator 742. This changes the state of flip-flop 746, removes the activation signal to AND gate 749, and causes counter 747 to register the black level at counter 747. Then the counter 7 indicating the black level
47 binary signals are directed through step gate 750 to the appropriate black level latches 751-759. Pulse generator 741a provides three spaced apart "start" pulses for each horizon period. Pulse generator 741 opens gate 743 in response to an appropriate horizontal line count value and flip-flop 7
46, reset clock 748,
It includes a detector that activates a step switch 750 to register the nine range amplitude levels to latches 751-759 of module 700. Setting flip-flop 746 resets counter 747. The black level of each of the nine regions is compared to the reference black level setting for each region, and each black level error signal is stored in a separate latch, and at the same time gate 7 is
60 to a signal processor unit 761. This comparator is the comparator 751a to 7
59a, and the latch for storing the error is latch 75.
1b to 759b. signal processor 76
1 includes a horizontal sawtooth processor 762, a horizontal parabolic processor 763, a vertical sawtooth processor 764, a vertical parabolic processor 765, and a total gain processor 766. Processor 762 to 766
simultaneously generates five correction control signals in nine latches 751b to 759b in accordance with nine appropriate black level error signals sent from nine regions by strobe signals, and sends these to appropriate control signals via the data bus 11. Camera processor RAM as described above in order
21 to correct the green black video level across all rasters of the camera to match the selected reference black level.

同様に赤映像信号の黒レベルはモジユール７６
７ａ内に黒レベル検知器と９個の記憶ラツチと９
個の比較器と９個の誤差記憶ラツチとを有する検
知器７６７において検知される。モジユール７０
０を含む赤映像振幅レベル検知器７６７は上述の
緑映像レベル検知器と同一である。ラツチ７６７
ａに記憶された赤映像信号からの黒レベル誤差信
号は同時にゲート７６０を介して順次同じ信号プ
ロセツサ７６１に供給され、プロセツサ７６２な
いし７６６からカメラの赤映像黒レベルを調節す
るための５つの黒レベル補正信号を生成する。同
様に青映像検知器７６８は緑レベル検知器および
黒レベルモジユール７６８ａと同じ青映像振幅レ
ベル検知器を含み、検知された黒レベルを記憶
し、基準黒レベルと比較し、緑映像信号について
上述したのと同様にして検知される黒レベル誤差
信号を記憶する。９領域のそれぞれに対して記憶
されたこれらの黒映像レベル誤差信号は同時に正
しい時刻にゲート７６０を介して信号プロセツサ
７６２ないし７６６に供給され、選ばれた黒レベ
ルに合うようにカメラの青の黒映像レベルを調節
するための５つのカメラ用補正制御信号が発生さ
れる。 Similarly, the black level of the red video signal is module 76.
Black level detector and 9 memory latches in 7a and 9
The signal is sensed in a detector 767 having nine comparators and nine error storage latches. module 70
The red video amplitude level detector 767 containing 0 is the same as the green video level detector described above. Latch 767
The black level error signal from the red video signal stored in a is simultaneously supplied sequentially to the same signal processor 761 via gate 760, and from processors 762 to 766 five black levels are input for adjusting the red video black level of the camera. Generate a correction signal. Similarly, blue video detector 768 includes the same green level detector and blue video amplitude level detector as black level module 768a, and stores the detected black level and compares it to a reference black level, as described above for the green video signal. The black level error signal detected in the same manner as above is stored. These stored black video level error signals for each of the nine regions are simultaneously fed through gates 760 to signal processors 762-766 at the correct times to adjust the camera's blue black level to match the selected black level. Five camera correction control signals are generated to adjust the video level.

次の白シエージング調節段は緑映像信号用の変
調シエージングを含む。中央領域すなわち領域５
に対して白レベルが選定される。これは電位差計
７７５ａにより例えばアナログ・デジタル変換器
７７５ｂによつて２進信号に変換されたレベルを
選定することにより行われ、この選定された２進
レベルは白ラツチモジユール７７０のラツチ７７
５に記憶される。この白ラツチモジユール７７０
には各領域に付き１個の例えば９個の白レベルラ
ツチ７７１ないし７７９がある。前述のように白
レベルは中央領域すなわち領域５に対してラツチ
７７５にセツトされる。この白レベルはＤ／Ａ変
換器７６９を介して変換され、基準レベルとして
スイツチ７７４に印加される。次にこの基準レベ
ルはスイツチ７４４の適当位置を選ぶことにより
比較器７４２で比較される。これはユニツト１３
からのシーケンス信号により行われる。ビデオレ
ンズの蓋を外すと比較器７４２においてチヤート
からの白レベルが中央領域の選ばれた白レベルと
比較されて差信号が引出され、これがクロツク７
４８からのクロツクパルスを計数することにより
計数器７４７に登録される。前述のようにクロツ
ク７４８は水平「白」ブロツクまたは棒マーク１
６の近似時刻に作動を開始される。計数器７４７
の登録レベルはステツプスイツチ７５０を介して
適当な白レベルラツチ７７１ないし７７９に印加
される。ステツプスイツチ７５０は変調シエージ
ング調節を示すタイミング制御ユニツト１３から
の各別の命令に応じて、黒レベル制御レベルの終
了後、計数器７４７の出力を適当な白レベルラツ
チに切換える。ラツチ７７１ないし７７９（９領
域）の白レベル差信号は同時にモジユール７６１
内の４個の信号プロセツサ７６２ないし７６５に
印加され、水平垂直の鋸歯補正および水平垂直の
放物線補正の４つの補正信号を発生する。第５番
目のプロセツサ７６６はシエージング調節につい
ては不作動状態になつている。 The next white sizing adjustment stage includes modulation sizing for the green video signal. central area or area 5
The white level is selected for. This is done by selecting a level with a potentiometer 775a which is converted into a binary signal by, for example, an analog-to-digital converter 775b;
5 is stored. This white rattimo module 770
There are, for example, nine white level latches 771-779, one for each region. As previously discussed, the white level is set in latch 775 for the central region, region 5. This white level is converted via D/A converter 769 and applied to switch 774 as a reference level. This reference level is then compared in comparator 742 by selecting the appropriate position of switch 744. This is unit 13
This is done by sequence signals from. When the video lens lid is removed, the white level from the chart is compared in comparator 742 with the selected white level in the center area and a difference signal is derived, which is output to clock 742.
The clock pulses from 48 are registered in a counter 747 by counting them. As previously mentioned, clock 748 is a horizontal "white" block or bar mark 1.
The operation is started at approximately the time of 6. Counter 747
The registration level is applied via step switch 750 to the appropriate white level latch 771-779. Step switch 750 switches the output of counter 747 to the appropriate white level latch after completion of the black level control level in response to each separate command from timing control unit 13 indicating a modulation sizing adjustment. The white level difference signals of the latches 771 to 779 (9 areas) are simultaneously output to the module 761.
The four signal processors 762 to 765 generate four correction signals: horizontal and vertical sawtooth correction and horizontal and vertical parabolic correction. The fifth processor 766 is inactive for sizing adjustment.

一旦これが終つて緑画像中のシエージング誤差
が補正されると、赤映像の白レベルが緑の白レベ
ルと比較され、これらの差信号が信号プロセツサ
モジユール７６１に印加されて赤映像を緑映像に
合うように補正する。この赤映像と緑映像との比
較は例えば前出のデイスチヤートおよびフローリ
の米国特許願第841194号（米国特許第4141040号）
「映像信号振幅整合方式」記載のものと同様であ
る。同様に発生された信号がスイツチ７４４を介
して緑と赤との映像検知器に印加される。共通の
クロツクパルスがクロツク７４８により発生され
る。検知された緑の白レベルと映像信号（ラツチ
７７１ないし７７９に記憶されている）は比較器
７８１の対応する９位置において各領域ごとに赤
の白レベル信号（９個のラツチ７６７ｂに記憶さ
れている）と比較される。これらの検知されたレ
ベルは領域別に比較されて９領域に対する９個の
差信号を生成し、この９個の差信号は順次９個の
ラツチ７８２に記憶されるようになつている。簡
単のために上側の棒マーク１６は領域４、５、６
に対してゲートされる。これらの赤および緑の差
信号は次に同時にプロセツサ７６１の５個のプロ
セツサ７６２ないし７６６に印加されて赤映像を
緑映像に合うように補正する５つの誤差補正信号
を生成する。同様に同じランプ発生信号がスイツ
チ７４４を介して緑および青の両映像検知器に印
加される。共通のクロツクパルスがクロツク７４
８により発生される。検知された緑の白レベル映
像信号（ラツチ７７１ないし７７９に記憶されて
いる）は比較器７８３において各領域ごとに９個
のラツチ７６８ｂに記憶された９個の青の白レベ
ル信号と比較される。次に９個の差信号が同時に
ゲート７６０を介して信号プロセツサ７６１に印
加されて、青映像が緑映像に合うように水平垂直
の鋸歯、水平垂直の放物線および利得に対する５
つの誤差補正信号を発生する。このようにして黒
レベルおよびシエージング調節が全部自動的に行
われる。９領域に対する光レベル誤差はラツチに
記憶され、微整合におけるように記憶された局部
レベル誤差が補正すべき４個または５個の２次セ
ツトアツプ機能に対応する４個または５個のプロ
セツサに同時に印加される。 Once this is done and the sizing errors in the green image have been corrected, the white level of the red image is compared to the green white level and these difference signals are applied to the signal processor module 761 to convert the red image into green. Correct to match the image. A comparison of this red image and green image can be found, for example, in the above-mentioned U.S. Patent Application No. 841,194 (U.S. Pat. No. 4,141,040) by DeSciart and Flory.
This is the same as that described in "Video signal amplitude matching method". A similarly generated signal is applied via switch 744 to the green and red video detectors. A common clock pulse is generated by clock 748. The detected green white level and video signal (stored in latches 771 to 779) are converted into red white level signals (stored in 9 latches 767b) for each region at the corresponding 9 positions of comparator 781. compared to These sensed levels are compared region by region to generate nine difference signals for the nine regions, and these nine difference signals are stored in nine latches 782 in sequence. For simplicity, the upper bar mark 16 indicates areas 4, 5, and 6.
gated against. These red and green difference signals are then simultaneously applied to five processors 762-766 of processor 761 to generate five error correction signals that correct the red image to match the green image. Similarly, the same ramp generation signal is applied to both the green and blue video detectors via switch 744. A common clock pulse is clock 74.
8. The detected green white level video signal (stored in latches 771-779) is compared in comparator 783 with nine blue white level signals stored in nine latches 768b for each region. . The 9 difference signals are then simultaneously applied to the signal processor 761 through gate 760 to match the blue image to the green image using horizontal/vertical sawtooth, horizontal/vertical parabola, and 5 for gain.
generates two error correction signals. In this way, black level and shading adjustments are all made automatically. The light level errors for the nine regions are stored in latches and, as in fine alignment, the stored local level errors are applied simultaneously to four or five processors corresponding to the four or five secondary setup functions to be corrected. be done.

上述の自動セツトアツプは例示目的だけのもの
と理解され、またアール・シー・エー社（RCA
Corp.）のCDP1802型マイクロプロセツサ等のマ
イクロプロセツサを用いて処理をすることもでき
ることが認められる。マイクロプロセツサはラツ
チ、プロセツサおよびROMの代わりに用いてス
イツチングを行わせる。マイクロプロセツサはタ
イミングを行い、線路にデータを入れる時を知
る。マイクロプロセツサ系にはRAMおよび
ROMが含まれる。入力は機能タイミングユニツ
ト２５からのものでコードとして入来する。マイ
クロプロセツサはこのコードを見、ROMを見て
RAMに対する適当なアドレスを探す。上述のよ
うにマイクロプロセツサはソフトウエアプログラ
ムを用いて機能的に動作し、前述の説明ではラツ
チとして機能したそのメモリに記憶された適当な
データを保持し、前述の信号プロセツサの動作を
して次にROMにより適当なアドレスでデータ母
線１１に順次戻される誤差補正信号を生成する。 It is understood that the automatic setup described above is for illustrative purposes only and is provided by RCA Corporation.
It is recognized that the processing can also be carried out using a microprocessor such as the CDP1802 microprocessor manufactured by Co., Ltd. A microprocessor is used in place of a latch, processor, and ROM to perform the switching. The microprocessor does the timing and knows when to put data on the line. Microprocessor systems include RAM and
Includes ROM. The input is from the functional timing unit 25 and comes in as code. The microprocessor looks at this code, looks at the ROM,
Find a suitable address for RAM. As mentioned above, the microprocessor is functionally operated using a software program that maintains appropriate data stored in its memory, which in the above description acted as a latch, and performs the operations of the signal processor described above. Next, the ROM generates error correction signals that are sequentially returned to the data bus 11 at appropriate addresses.