JPH0266625A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0266625A JPH0266625A JP21706888A JP21706888A JPH0266625A JP H0266625 A JPH0266625 A JP H0266625A JP 21706888 A JP21706888 A JP 21706888A JP 21706888 A JP21706888 A JP 21706888A JP H0266625 A JPH0266625 A JP H0266625A
- Authority
- JP
- Japan
- Prior art keywords
- data
- zero
- barrel shifter
- output
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、計算機内部のデータを高速に処理するデー
タ処理装置に関するものである。
タ処理装置に関するものである。
（従来の技術）
第２図は従来のデータ処理装置の概念図である。
図において、１はバレルシフタと呼ばれるシフト演算器
、２は莫術論理演算器（以下ＡＬＵと略す）、３．４は
上記バレルシフタ１．ＡｌＯ２への入力データバス（こ
こではそれぞれＸバス。
、２は莫術論理演算器（以下ＡＬＵと略す）、３．４は
上記バレルシフタ１．ＡｌＯ２への入力データバス（こ
こではそれぞれＸバス。
Ｙバスと呼ぶ）、Ｓは上記バレルシフタ１゜ＡｌＯ２か
らの出力データバス（ここではＺバスと呼ぶ）、６は演
算結果を保持するレジスタ群、７は上記ＡＬＵ２の演算
結果で得られるゼロデータ検出信号（以下ゼロフラグと
略す）である。
らの出力データバス（ここではＺバスと呼ぶ）、６は演
算結果を保持するレジスタ群、７は上記ＡＬＵ２の演算
結果で得られるゼロデータ検出信号（以下ゼロフラグと
略す）である。
次に動作について説明する。バレルシフタ１を用いてシ
フト演算を実行する場合、レジスタ群６から必要なレジ
スタを指定すると、指定されたレジスタの内容がＸバス
３．Ｙバス４ヘトライブれさ、こむがバレルシフタ１の
入力データとなる。
フト演算を実行する場合、レジスタ群６から必要なレジ
スタを指定すると、指定されたレジスタの内容がＸバス
３．Ｙバス４ヘトライブれさ、こむがバレルシフタ１の
入力データとなる。
入力データはＸバスとＹバスのデータが連結されたもの
となる。例えばＸバス、Ｙバスがそれぞれ３２ビツトの
バス幅を持つ場合バレルシフタ１の人力データは６４ビ
ツト幅となる。次に指定されたシフト数に従ってバレル
シフタ１によって人力データが右方向まはた左方向ヘシ
フトされ、シフトされた６４ビツト幅の結果がＺバスへ
出力される。そして、Ｚバスへ出力されたデータはレジ
スタ群６の中の出力レジスタとして指定されたレジスタ
へ書き込まれる。
となる。例えばＸバス、Ｙバスがそれぞれ３２ビツトの
バス幅を持つ場合バレルシフタ１の人力データは６４ビ
ツト幅となる。次に指定されたシフト数に従ってバレル
シフタ１によって人力データが右方向まはた左方向ヘシ
フトされ、シフトされた６４ビツト幅の結果がＺバスへ
出力される。そして、Ｚバスへ出力されたデータはレジ
スタ群６の中の出力レジスタとして指定されたレジスタ
へ書き込まれる。
一方、ＡＬＵ２を用いて演算を実行する場合も、上記バ
レルシフタ１のときと同様のデータ処理が行われる。た
だし、ＡＬＵ２の出力データ幅はバレルシフタ１の出力
データ幅の半分であり、バレルシフタ１の出力幅が６４
ビット場合ＡＬＵ２の出力幅は３２ビツトとなる。ＡＬ
Ｕ２の出力データはＺバス５の上位側または下位側へド
ライブされる。また、ＡＬＵ２の演算結果がオールゼロ
となった場合ゼロフラグ７がセットされる。これらの一
連の動作は第２図では示されていないマイクロプログラ
ムで全て制御される。
レルシフタ１のときと同様のデータ処理が行われる。た
だし、ＡＬＵ２の出力データ幅はバレルシフタ１の出力
データ幅の半分であり、バレルシフタ１の出力幅が６４
ビット場合ＡＬＵ２の出力幅は３２ビツトとなる。ＡＬ
Ｕ２の出力データはＺバス５の上位側または下位側へド
ライブされる。また、ＡＬＵ２の演算結果がオールゼロ
となった場合ゼロフラグ７がセットされる。これらの一
連の動作は第２図では示されていないマイクロプログラ
ムで全て制御される。
従来のデータ処理装置は以上のように構成されているの
で、シフト後のデータのゼロ判定を行う場合、バレルシ
フタ１の出力データを再度ＡＬＵ２に人力してＡＬＵ２
によってデータのゼロ判定を行わせるという２段階処理
が必要であった。
で、シフト後のデータのゼロ判定を行う場合、バレルシ
フタ１の出力データを再度ＡＬＵ２に人力してＡＬＵ２
によってデータのゼロ判定を行わせるという２段階処理
が必要であった。
またその際、バレルシフタの出力データを一旦しジスタ
ロ′に格納しなければならず、そのために一連のデータ
処理におけるレジスタの使用に制限が生じるなどの問題
があった。
ロ′に格納しなければならず、そのために一連のデータ
処理におけるレジスタの使用に制限が生じるなどの問題
があった。
この発明は上記のような問題を解消するためになされた
もので、ＡＬＬＩを用いることなくバレルシフタ部のみ
でシフト後のデータのゼロ判定を高速に実行できるとと
もに、ゼロ判定においてデータ保持のためのレジスタを
特に必要としないことによって、ゼロ判定を頻繁に行わ
なければならないような複雑なデータ処理を高速に実現
できる装置を得ることを目的とする。
もので、ＡＬＬＩを用いることなくバレルシフタ部のみ
でシフト後のデータのゼロ判定を高速に実行できるとと
もに、ゼロ判定においてデータ保持のためのレジスタを
特に必要としないことによって、ゼロ判定を頻繁に行わ
なければならないような複雑なデータ処理を高速に実現
できる装置を得ることを目的とする。
この発明は、上記目的を達成するため、データ処理装置
をつぎのように構成する。
をつぎのように構成する。
即ち、バレルシフタと、該バレルシフタの出力側に接続
されていて、該バレルシフタの出力のゼロデータ検出を
行うゼロ検出回路とを備えるようにする。
されていて、該バレルシフタの出力のゼロデータ検出を
行うゼロ検出回路とを備えるようにする。
（作用）
この構成により、バレルシフタの出力から直ちに出力デ
ータのゼロ判定ができ、出力データを一旦レジスタに格
納しＡＬＵによりゼロ判定を行うという処理が不要とな
る。
ータのゼロ判定ができ、出力データを一旦レジスタに格
納しＡＬＵによりゼロ判定を行うという処理が不要とな
る。
（実施例〕
以下この発明を実施例により説明する。
第１図はこの発明の一実施例である「データ処理装置」
の概念図である０図において、１はバレルシフタ、２は
ＡＬＵ、３はＸバス、４はＹバス、５はＺバス、６はレ
ジスタ群、８はゼロ検出回路、９はこのゼロ検出回路８
の出力信号によって得られるゼロフラグを示す。
の概念図である０図において、１はバレルシフタ、２は
ＡＬＵ、３はＸバス、４はＹバス、５はＺバス、６はレ
ジスタ群、８はゼロ検出回路、９はこのゼロ検出回路８
の出力信号によって得られるゼロフラグを示す。
次にこの実施例において、ゼロデータ検出を行う場合の
動作を説明する。ここではＸバス、Ｙバスはそれぞれ３
２ビツト、２バスは６４ビツトとする。レジスタ群６か
ら入力データとして指定された２つのレジスタの内容が
それぞれＸバス３゜Ｙバス４ヘトライブされ、この２つ
が連結された６４ビツトのデータが人力値としてバレル
シフタ！へ人力される。入力されたデータは指定された
シフト数だけ右方向または左方向へシフトされ、バレル
シフタの６４ビツト出力値として出力される。出力デー
タはゼロ検出回路８を介してＺバス５ヘトライブされる
。このとき出力データの６４ビツトが全てゼロであれば
ゼロ検出回路８によってゼロフラグ９がセットされる。
動作を説明する。ここではＸバス、Ｙバスはそれぞれ３
２ビツト、２バスは６４ビツトとする。レジスタ群６か
ら入力データとして指定された２つのレジスタの内容が
それぞれＸバス３゜Ｙバス４ヘトライブされ、この２つ
が連結された６４ビツトのデータが人力値としてバレル
シフタ！へ人力される。入力されたデータは指定された
シフト数だけ右方向または左方向へシフトされ、バレル
シフタの６４ビツト出力値として出力される。出力デー
タはゼロ検出回路８を介してＺバス５ヘトライブされる
。このとき出力データの６４ビツトが全てゼロであれば
ゼロ検出回路８によってゼロフラグ９がセットされる。
そして、上記シフトとゼロフラグのセット動作は同一動
作タイミングで実行される。
作タイミングで実行される。
マイクロプログラムはこのゼロフラグ９を参照するだけ
で直ちにゼロデータ判定に伴う後続処理に移行すること
ができる。
で直ちにゼロデータ判定に伴う後続処理に移行すること
ができる。
なお、出力データはゼロ検出回路８によって変化される
ことな〈従来と同様にＺバス５を介して指定されたレジ
スタへ格納することもできる。また、ゼロ判定のみを行
い、シフトされたデータをその後の処理で使用しないと
きは、バレルシフタ１への入力データと同じ入力値に対
してＡＬＵ２によって所望の演算をバレルシフタ１と並
列に実行させ、ＡＬＵ２の３２ビツト出力データをＺバ
ス５にドライブさせることも可能である。
ことな〈従来と同様にＺバス５を介して指定されたレジ
スタへ格納することもできる。また、ゼロ判定のみを行
い、シフトされたデータをその後の処理で使用しないと
きは、バレルシフタ１への入力データと同じ入力値に対
してＡＬＵ２によって所望の演算をバレルシフタ１と並
列に実行させ、ＡＬＵ２の３２ビツト出力データをＺバ
ス５にドライブさせることも可能である。
なお、上記実施例ではゼロ検出回路８とバレルシフタ１
を区別して示したが、これは例えば、１つのＬＳＩの中
に組み込んでもよい。
を区別して示したが、これは例えば、１つのＬＳＩの中
に組み込んでもよい。
また、この発明の応用として、このゼロ検出回路８をバ
レルシフタ！以外の演算器、例えば乗算器、除算器、フ
ァネルシフタ、浮動小数点演算器などと組み合わせて使
用することもできる。また、ゼロ検出回路のかわりに任
意のパターンのデータ検出回路を設けることもできる。
レルシフタ！以外の演算器、例えば乗算器、除算器、フ
ァネルシフタ、浮動小数点演算器などと組み合わせて使
用することもできる。また、ゼロ検出回路のかわりに任
意のパターンのデータ検出回路を設けることもできる。
以上ように、この発明によれば、ロジックの簡単なゼロ
検出回路をバレルシフタの出力に備えたことにより、Ａ
ＬＬＪや余分のレジスタを必要とすることなく、シフト
データのゼロ検出を高速かつ容易に実行することが可能
となり、性能の高いデータ処理装置が得られる効果があ
る。
検出回路をバレルシフタの出力に備えたことにより、Ａ
ＬＬＪや余分のレジスタを必要とすることなく、シフト
データのゼロ検出を高速かつ容易に実行することが可能
となり、性能の高いデータ処理装置が得られる効果があ
る。
第１図はこの発明の一実施例であるデータ処理装置の概
念図、第２図は従来のデータ処理装置の概念図を示す。 図中、１はバレルシフタ、５はＺバス、７はＡＬＵゼロ
フラグ、 フラグである。 なお、図中、同 示す。
念図、第２図は従来のデータ処理装置の概念図を示す。 図中、１はバレルシフタ、５はＺバス、７はＡＬＵゼロ
フラグ、 フラグである。 なお、図中、同 示す。
Claims (1)
- バレルシフタと、該バレルシフタの出力側に接続されて
いて、該バレルシフタの出力のゼロデータ検出を行うゼ
ロ検出回路とを備えていることを特徴とするデータ処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21706888A JPH0266625A (ja) | 1988-08-31 | 1988-08-31 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21706888A JPH0266625A (ja) | 1988-08-31 | 1988-08-31 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0266625A true JPH0266625A (ja) | 1990-03-06 |
Family
ID=16698332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21706888A Pending JPH0266625A (ja) | 1988-08-31 | 1988-08-31 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0266625A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095874A (en) * | 1989-09-12 | 1992-03-17 | Robert Bosch Gmbh | Method for adjusted air and fuel quantities for a multi-cylinder internal combustion engine |
-
1988
- 1988-08-31 JP JP21706888A patent/JPH0266625A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095874A (en) * | 1989-09-12 | 1992-03-17 | Robert Bosch Gmbh | Method for adjusted air and fuel quantities for a multi-cylinder internal combustion engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4393468A (en) | Bit slice microprogrammable processor for signal processing applications | |
| US4748580A (en) | Multi-precision fixed/floating-point processor | |
| US5892699A (en) | Method and apparatus for optimizing dependent operand flow within a multiplier using recoding logic | |
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| US4853890A (en) | Vector processor | |
| US4631672A (en) | Arithmetic control apparatus for a pipeline processing system | |
| JPH07107664B2 (ja) | 乗算回路 | |
| JPH0266625A (ja) | データ処理装置 | |
| US6035310A (en) | Method and circuit for performing a shift arithmetic right operation | |
| JPH0452488B2 (ja) | ||
| JPS6186839A (ja) | 演算処理装置 | |
| KR100343459B1 (ko) | 자바 프로세서 | |
| JP2615746B2 (ja) | ビット操作回路 | |
| JPH0991118A (ja) | 浮動小数点演算装置 | |
| JPH0562388B2 (ja) | ||
| JPH0553759A (ja) | 固定小数点演算ユニツト | |
| JPS62288939A (ja) | 情報処理装置 | |
| JPS61143838A (ja) | 演算装置 | |
| JPS60132237A (ja) | 浮動小数点演算装置 | |
| JPS61296435A (ja) | マイクロプログラム制御方式 | |
| JPH01118926A (ja) | パイプライン処理装置 | |
| JPH03149656A (ja) | 演算回路 | |
| JPH031234A (ja) | 情報処理装置 | |
| JPH0398163A (ja) | ベクトルデータ処理装置 | |
| JPH025128A (ja) | 除算回路 |