JPH026552Y2 - - Google Patents
Info
- Publication number
- JPH026552Y2 JPH026552Y2 JP1980154402U JP15440280U JPH026552Y2 JP H026552 Y2 JPH026552 Y2 JP H026552Y2 JP 1980154402 U JP1980154402 U JP 1980154402U JP 15440280 U JP15440280 U JP 15440280U JP H026552 Y2 JPH026552 Y2 JP H026552Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- pcm
- recording
- vtr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 14
- 230000005236 sound signal Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【考案の詳細な説明】
本考案はオーデイオ信号をPCM信号に変換し
てVTR等に供給するとともに、VTR等で再生さ
れたPCM信号をオーデイオ信号に変換するいわ
ゆるPCMプロセツサー等の音響装置に関する。[Detailed Description of the Invention] The present invention relates to an audio device such as a so-called PCM processor that converts an audio signal into a PCM signal and supplies it to a VTR, etc., and also converts a PCM signal reproduced by a VTR or the like into an audio signal.
PCMプロセツサーは通常オーデイオ信号を
PCM信号に変換する記録側回路とPCM信号をオ
ーデイオ信号に変換する再生側回路とから構成さ
れているが、PCMプロセツサーの各構成回路は
記録又は再生時に必ずしも全てが動作する必要が
なく、動作モードに対応して、一部の回路だけが
動作していれば良いものである。 PCM processors usually process audio signals
It is composed of a recording side circuit that converts it to a PCM signal and a playback side circuit that converts the PCM signal to an audio signal, but each component circuit of the PCM processor does not necessarily need to operate all at the time of recording or playback, and the operation mode It is sufficient that only some of the circuits are in operation.
その為、従来よりPCMプロセツサーには、記
録・再生切換スイツチが設けられ、その切換スイ
ツチを操作して、必要な回路だけを動作させるよ
うになつていた。 For this reason, PCM processors have traditionally been equipped with a recording/playback switch, which can be operated to operate only the necessary circuits.
一方、PCMプロセツサーと接続されるVTRに
おいてもヘツド等が、録音・再生時に共用される
ようになつているので、録音時と再生時とで周辺
回路を切換える必要があり、そのための切換スイ
ツチが設けられている。 On the other hand, since the heads and other parts of VTRs connected to PCM processors are now shared during recording and playback, it is necessary to switch peripheral circuits between recording and playback, and a changeover switch is provided for this purpose. It is being
その為、例えば、停止状態から再生状態に切換
える場合とか、記録状態から再生状態に切換える
場合等においては、VTRの切換スイツチを操作
するとともに、PCMプロセツサーの切換スイツ
チをも操作しなければならず、操作が非常に煩わ
しいものであつた。 Therefore, for example, when switching from a stop state to a playback state or from a recording state to a playback state, it is necessary to operate the changeover switch on the VTR as well as the changeover switch on the PCM processor. The operation was extremely troublesome.
本考案はこのような点を改善するためになされ
たもので、PCMプロセツサー等に通常設けられ
ているCRCチエツク回路等の誤り検出回路の出
力を利用してVTR等の切換スイツチを操作する
と、PCMプロセツサー等においても自動的に動
作モードの切換えが行われるようにしたものであ
る。 The present invention was developed to improve this problem, and when operating the changeover switch of a VTR using the output of an error detection circuit such as a CRC check circuit that is normally provided in a PCM processor, the PCM The operating mode is also automatically switched in a processor or the like.
以下、本考案をその実施例を用いて説明する。
第１図は、本考案の一実施例の要部ブロツク線図
であり、同図において１はVTRで、該VTR１に
は録音・再生切換スイツチS1及び該スイツチS1に
連動するモニタースイツチS2が設けられている。
２は、VTR１に接続されたPCMプロセツサー
で、該PCMプロセツサー１はCRCチエツク回路
３を含む第１再生回路３、第２再生回路５、第１
記録回路６、第２記録回路７及びタイマー８等で
構成され、第１再生回路４及び第１記録回路６は
記録及び再生モードのどちらの場合にも常に電源
が接続されている。第２再生回路５及び第２記録
回路７は記録又は再生モードに応じてどちらか一
方だけに電源が接続されるもので、タイマー８の
出力により制御されるようになつている。 The present invention will be explained below using examples thereof.
FIG. 1 is a block diagram of essential parts of an embodiment of the present invention. In the figure, 1 is a VTR, and the VTR 1 includes a recording/playback switch S 1 and a monitor switch S linked to the switch S 1 . 2 is provided.
2 is a PCM processor connected to the VTR 1, and the PCM processor 1 includes a first reproducing circuit 3 including a CRC check circuit 3, a second reproducing circuit 5, a first
It is composed of a recording circuit 6, a second recording circuit 7, a timer 8, etc., and the first reproduction circuit 4 and the first recording circuit 6 are always connected to a power supply in both recording and reproduction modes. Only one of the second reproducing circuit 5 and the second recording circuit 7 is connected to a power source depending on the recording or reproducing mode, and is controlled by the output of a timer 8.
なお、タイマー８に接続されたS3，S4はケーブ
ル９，１０のPCMプロセツサー２側のコネクタ
（図示せず）に連結されたスイツチで、コネクタ
の挿入の有無によつて開閉するようになつてい
る。その詳細についての説明は、ここでは省略す
る。 Note that S 3 and S 4 connected to the timer 8 are switches connected to the connectors (not shown) on the PCM processor 2 side of the cables 9 and 10, and are opened and closed depending on whether or not the connectors are inserted. ing. A detailed explanation thereof will be omitted here.
次にこのように構成されたPCMプロセツサー
２の動作について説明する。まず、VTR１の切
換スイツチS1を記録モードから再生モードに切換
えると、VTR１ではPCM信号が再生され、再生
されたPCM信号はCRCチエツク回路３を含む第
１再生回路４に供給される。 Next, the operation of the PCM processor 2 configured as described above will be explained. First, when the changeover switch S1 of the VTR 1 is switched from the recording mode to the reproduction mode, a PCM signal is reproduced in the VTR 1, and the reproduced PCM signal is supplied to the first reproduction circuit 4 including the CRC check circuit 3.
ところで、再生されたPCM信号には、ドロツ
プアウト等により、必ず誤りが含まれており、Ｔ
時間観察を続ければ、少くとも１個の誤りが検出
されるものである。 By the way, the reproduced PCM signal always contains errors due to dropouts, etc.
If time observation is continued, at least one error will be detected.
その為、CRCチエツク回路３からは少くとも、
Ｔ時間毎に誤り検出信号が出力される。 Therefore, at least from CRC check circuit 3,
An error detection signal is output every T time.
実験によれば、Ｔは３秒以内である。 According to experiments, T is within 3 seconds.
CRCチエツク回路３から誤り検出信号が出力
されるとタイマー８の出力はその後Ｔ時間だけ
「Ｈ」レベルに反転する。 When the error detection signal is output from the CRC check circuit 3, the output of the timer 8 is then inverted to the "H" level for a time T.
タイマー８の出力が「Ｈ」レベルに反転する
と、第２再生回路５には電源が接続され、第２記
録回路７は電源から遮断される。ところで、
CRCチエツク回路３からは少なくともＴ時間毎
に誤り検出信号が出力されるので、タイマー８の
出力はその後継続的に「Ｈ」レベルに保持される
ことになる。 When the output of the timer 8 is inverted to the "H" level, the second reproducing circuit 5 is connected to the power supply, and the second recording circuit 7 is cut off from the power supply. by the way,
Since the CRC check circuit 3 outputs an error detection signal at least every T time, the output of the timer 8 is continuously held at the "H" level thereafter.
かくして、VTR１のスイツチS1を再生側に切
換えてテープを再生すると第１再生回路４は勿
論、第２再生回路５も自動的に動作状態となり、
VTR１で再生されたPCM信号がPCMプロセツ
サー２において、オーデイオ信号に変換される。 In this way, when the switch S1 of the VTR 1 is switched to the playback side and the tape is played back, not only the first playback circuit 4 but also the second playback circuit 5 are automatically activated.
A PCM signal reproduced by a VTR 1 is converted into an audio signal by a PCM processor 2.
一方、VTR１の切換スイツチS1を記録側に切
換え、第１記録回路６からPCM信号をVTR１に
供給すると、VTR１においてはPCM信号が磁気
テープに記録される。 On the other hand, when the changeover switch S1 of the VTR 1 is switched to the recording side and the first recording circuit 6 supplies the PCM signal to the VTR 1, the PCM signal is recorded on the magnetic tape in the VTR 1.
ところで、切換スイツチS1を記録側にすると、
それに連動してスイツチS2の可動接片C0と接点
C1とが接続される。その結果、第１記録回路６
から出力されたPCM信号の一部はスイツチS2を
通つて第１再生回路４にも供給されるようにな
る。 By the way, when switch S 1 is set to the recording side,
In conjunction with this, the movable contact piece C0 of switch S2 and the contact point
C1 is connected. As a result, the first recording circuit 6
A part of the PCM signal output from the switch S2 is also supplied to the first reproducing circuit 4.
この信号は通常モニタ信号と呼ばれているもの
である。モニタ信号は第１記録回路６でPCM信
号に変換されたばかりの信号であるので、誤りを
全く含んでいない。 This signal is usually called a monitor signal. Since the monitor signal is a signal that has just been converted into a PCM signal by the first recording circuit 6, it does not contain any errors.
その為モニタ信号が供給されてもCRCチエツ
ク回路３からは何ら誤り検出信号が出力されず、
タイマー８の出力は「Ｌ」レベルに保持され続け
る。 Therefore, even if the monitor signal is supplied, no error detection signal is output from the CRC check circuit 3.
The output of timer 8 continues to be held at the "L" level.
従つて、今度は第２再生回路２には電源が接続
されず、第２記録回路７に電源が接続され、該第
２記録回路７が動作状態となる。 Therefore, this time, the power source is not connected to the second reproducing circuit 2, but the power source is connected to the second recording circuit 7, and the second recording circuit 7 is brought into operation.
このようにCRCチエツク回路３から出力され
る誤り検出信号の有無によつてタイマー８が制御
され、該タイマー８の出力によつてPCMプロセ
ツサー２の動作モードが自動的に切換えられる。 In this manner, the timer 8 is controlled depending on the presence or absence of the error detection signal output from the CRC check circuit 3, and the operation mode of the PCM processor 2 is automatically switched based on the output of the timer 8.
第２図は本考案の他の実施例の要部回路図であ
り、同図において３，S3，S4は第１図のCRCチ
エツク回路３、スイツチS3，S4と同じもの、９は
第１図のタイマー８に相当するリ・トリガブル・
マルチバイブレータで、その時定数はＴである。 FIG. 2 is a circuit diagram of the main parts of another embodiment of the present invention, in which 3, S 3 and S 4 are the same as the CRC check circuit 3 and switches S 3 and S 4 in FIG. is a retriggerable timer corresponding to timer 8 in Figure 1.
It is a multivibrator and its time constant is T.
まずここで、VTRとPCMプロセツサー間に入
出力用の２本のケーブルが接続されているとする
と、スイツチS3，S4はどちらもオン状態にある。 First, assuming that two input/output cables are connected between the VTR and the PCM processor, switches S 3 and S 4 are both in the on state.
スイツチS4がオン状態にあるので、端子Ｂから
供給されるクロツク信号はNANDゲート１１で
阻止され、CRCチエツク回路３から供給される
誤り検出信号だけが、マルチバイブレータ９に入
力される。 Since the switch S4 is in the on state, the clock signal supplied from the terminal B is blocked by the NAND gate 11, and only the error detection signal supplied from the CRC check circuit 3 is inputted to the multivibrator 9.
この状態でVTRの切換スイツチを再生側に切
換えて、テープを走行させると、VTRではPCM
信号が再生される。 In this state, if you switch the VTR selector switch to the playback side and run the tape, the VTR will play PCM.
The signal is played.
そして、前述と同様にCRCチエツク回路３か
らＴ時間毎に少くとも１個の誤り検出信号が出力
され、マルチバイブレータ９の入力端子Ａに供給
される。 Then, as described above, at least one error detection signal is output from the CRC check circuit 3 every T time, and is supplied to the input terminal A of the multivibrator 9.
その為、マルチバイブレータ９の出力端子Ｑ、
Ｑは継続的に「Ｈ」、「Ｌ」レベルに保持され、端
子Ｃから供給される再生側マスタークロツクが
NANDゲート１２を通過して端子Ｅからクロツ
ク回路（図示せず）に供給される。 Therefore, the output terminal Q of the multivibrator 9,
Q is continuously held at "H" and "L" levels, and the playback master clock supplied from terminal C is
The signal passes through the NAND gate 12 and is supplied from terminal E to a clock circuit (not shown).
一方、VTRの切換スイツチを記録側にし、
VTRにPCM信号を供給すると、前記実施例と同
様に、モニター信号がCRCチエツク回路３に入
力される。このモニター信号には前述の様に、誤
りが全く含まれていないので、CRCチエツク回
路３からは何等誤り検出信号が出力されない。そ
の為、マルチバイブレータ９の出力端子Ｑは
「Ｌ」レベルに、出力端子は「Ｈ」レベルに保
持され続ける。 Meanwhile, set the VTR switch to the recording side,
When a PCM signal is supplied to the VTR, a monitor signal is input to the CRC check circuit 3 as in the previous embodiment. Since this monitor signal does not contain any errors as described above, the CRC check circuit 3 does not output any error detection signal. Therefore, the output terminal Q of the multivibrator 9 continues to be held at the "L" level, and the output terminal continues to be held at the "H" level.
従つて今度は端子Ｄから供給される記録側のマ
スタクロツクがNANDゲート１３を通過してク
ロツク回路（図示せず）に供給される。 Therefore, the recording side master clock supplied from terminal D passes through the NAND gate 13 and is supplied to a clock circuit (not shown).
次にVTRからPCMプロセツサーに再生信号を
伝えるケーブルだけがPCMプロセツサーに接続
されている場合について説明する。この場合は、
スイツチS3がオン、スイツチS4がオフ状態にな
る。 Next, we will explain the case where only the cable that conveys the playback signal from the VTR to the PCM processor is connected to the PCM processor. in this case,
Switch S3 is on and switch S4 is off.
その為今度は、CRCチエツク回路３から供給
される誤り検出信号はNANDゲート１０で阻止
され、端子Ｂから供給されるクロツク信号がマル
チバイブレータ９に入力される。 Therefore, the error detection signal supplied from the CRC check circuit 3 is blocked by the NAND gate 10, and the clock signal supplied from the terminal B is input to the multivibrator 9.
ところで前記クロツク信号の周期はマルチバイ
ブレータ９の周期Ｔより短く設定してあるので、
マルチバイブレータ９の出力端子Ｑのレベルは、
クロツク信号によつて継続的に「Ｈ」レベルセツ
トされる。従つて、前述と同様に端子Ｃから入力
される再生側マスタークロツクがNANDゲート
１２を通過しクロツク回路（図示せず）に供給さ
れる。 By the way, since the period of the clock signal is set shorter than the period T of the multivibrator 9,
The level of the output terminal Q of the multivibrator 9 is
It is continuously set to the "H" level by the clock signal. Therefore, similarly to the above, the reproduction side master clock inputted from terminal C passes through NAND gate 12 and is supplied to a clock circuit (not shown).
更に、次にPCMプロセツサーからVTRに記録
信号を伝えるケーブルだけが、PCMプロセツサ
ーに接続されている場合について説明する。 Furthermore, next we will explain the case where only the cable that transmits the recording signal from the PCM processor to the VTR is connected to the PCM processor.
この場合はスイツチS3がオフに、スイツチS4が
オン状態になるので、マルチバイブレータ９は強
制的にクリアされる。 In this case, the switch S3 is turned off and the switch S4 is turned on, so that the multivibrator 9 is forcibly cleared.
そして、入力端子の信号の有無に係わらず、マ
ルチバイブレータ９の出力端子Ｑ，のレベルは
それぞれ「Ｌ」、「Ｈ」に保持される。 Regardless of the presence or absence of a signal at the input terminal, the levels at the output terminal Q of the multivibrator 9 are held at "L" and "H", respectively.
従つて前述とは逆に端子Ｄから入力される記録
側マスタークロツクが、NANDゲート１３を通
過して、クロツク回路（図示せず）に供給され
る。 Therefore, contrary to the above, the recording side master clock input from terminal D passes through the NAND gate 13 and is supplied to a clock circuit (not shown).
以上のように、本実施例においてはケーブルが
２本ともPCMプロセツサーに接続されている場
合は、VTRの切換スイツチに対応してマスター
クロツクが自動的に選択されるとともに、記録側
のケーブルだけが接続されている場合は記録側の
マスタークロツクが、又再生側のケーブルだけが
接続されている場合は再生側のマスタークロツク
がそれぞれ自動的に選択される。 As described above, in this embodiment, when both cables are connected to the PCM processor, the master clock is automatically selected in accordance with the VTR changeover switch, and only the recording cable is connected. When the cable is connected, the master clock on the recording side is automatically selected, and when only the cable on the playback side is connected, the master clock on the playback side is automatically selected.
その為、PCMプロセツサー側の切換操作が不
用になるとともに、VTRの動作を変えても又、
PCMプロセツサーに接続されるケーブルを変え
てもPCMプロセツサーのマスタークロツクの選
択を誤ることがなくなる。 Therefore, switching operations on the PCM processor side are no longer necessary, and even if the VTR operation is changed,
Even if you change the cable connected to the PCM processor, you will no longer make a mistake in selecting the master clock of the PCM processor.
以上、述べたように、本考案によれば、音響装
置に、記録時および再生時にPCM信号における
誤りを検出する誤り検出回路と、誤り検出回路で
誤りが検出されるたびに所定時間出力される動作
切換信号を更新して出力するタイマー手段と、動
作切換信号の有無により選択的に動作可能となる
再生用回路および記録用回路とを備えたので、
PCM信号における誤りの有・無と頻度に応じて
再生時と記録時とを識別し、他の信号を用いず
PCM信号のみで、自動的に、再生時には再生用
回路を動作状態とするとともに記録用回路を不動
作状態とし、記録時には記録用回路を動作状態と
するとともに再生用回路を不動作状態とすること
ができ、その実用的効果は大きい。 As described above, according to the present invention, an audio device includes an error detection circuit that detects errors in a PCM signal during recording and playback, and an output signal that is output for a predetermined period of time each time an error is detected by the error detection circuit. Equipped with a timer means for updating and outputting the operation switching signal, and a reproduction circuit and a recording circuit that can be selectively operated depending on the presence or absence of the operation switching signal,
Distinguishes between playback and recording based on the presence/absence and frequency of errors in the PCM signal, without using other signals.
Automatically activates the reproducing circuit and deactivates the recording circuit during playback, and activates the recording circuit and deactivates the reproducing circuit during recording, using only the PCM signal. can be done, and its practical effects are great.
第１図は本考案の一実施例の要部ブロツク線
図、第２図は本考案の他の実施例の要部回路図で
ある。
１……VTR、２……PCMプロセツサー、３…
…CRCチエツク回路。４……第１再生回路、５
……第２再生回路、６……第１記録回路、７……
第２記録回路、８……タイマー、９……マルチバ
イブレータ。
FIG. 1 is a block diagram of the main parts of one embodiment of the present invention, and FIG. 2 is a circuit diagram of the main parts of another embodiment of the invention. 1...VTR, 2...PCM processor, 3...
...CRC check circuit. 4...first regeneration circuit, 5
...Second reproducing circuit, 6...First recording circuit, 7...
Second recording circuit, 8...timer, 9...multivibrator.
Claims (1)
体に供給するとともに、記録媒体より再生された
PCM信号をオーデイオ信号に変換する音響装置
において、記録時および再生時にPCM信号にお
ける誤りを検出する誤り検出回路と、該誤り検出
回路で誤りが検出されるたびに所定時間出力され
る動作切換信号を更新して出力するタイマー手段
と、該動作切換信号の有無により選択的に動作可
能となる再生用回路および記録用回路とを備えた
ことを特徴とする音響装置。 In addition to converting audio signals into PCM signals and supplying them to recording media,
An audio device that converts a PCM signal into an audio signal includes an error detection circuit that detects errors in the PCM signal during recording and playback, and an operation switching signal that is output for a predetermined period of time each time an error is detected by the error detection circuit. An audio device comprising: a timer means for updating and outputting; and a reproduction circuit and a recording circuit that are selectively operable depending on the presence or absence of the operation switching signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980154402U JPH026552Y2 (en) | 1980-10-29 | 1980-10-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980154402U JPH026552Y2 (en) | 1980-10-29 | 1980-10-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5779921U JPS5779921U (en) | 1982-05-17 |
| JPH026552Y2 true JPH026552Y2 (en) | 1990-02-16 |
Family
ID=29513627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980154402U Expired JPH026552Y2 (en) | 1980-10-29 | 1980-10-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH026552Y2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53141009A (en) * | 1977-05-13 | 1978-12-08 | Sony Corp | Digital signal processor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52150920U (en) * | 1976-05-11 | 1977-11-16 |
-
1980
- 1980-10-29 JP JP1980154402U patent/JPH026552Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53141009A (en) * | 1977-05-13 | 1978-12-08 | Sony Corp | Digital signal processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5779921U (en) | 1982-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4121262A (en) | Magnetic recording/reproducing device | |
| JPH026552Y2 (en) | ||
| JPH02105366A (en) | Composite audio signal processing system | |
| US3937886A (en) | Power supply switching circuit for combined audio system | |
| JPH0219534B2 (en) | ||
| JPH0333949Y2 (en) | ||
| JPH0227391Y2 (en) | ||
| JPH0341282Y2 (en) | ||
| JPS6025703Y2 (en) | tape copy device | |
| JPS5853705Y2 (en) | magnetic recording and reproducing device | |
| JPH054085Y2 (en) | ||
| JPH0351766Y2 (en) | ||
| JPH054083Y2 (en) | ||
| JPH0722767Y2 (en) | DAT recording device | |
| JPH0621054Y2 (en) | Magnetic recording / reproducing device | |
| KR930003175B1 (en) | Digital signal reproducing and recording apparatus | |
| JPH0426985Y2 (en) | ||
| JPS647510Y2 (en) | ||
| JPS6235190Y2 (en) | ||
| JPS645382B2 (en) | ||
| JPS6231405B2 (en) | ||
| JPS58139346A (en) | Magnetic recorder and reproducer | |
| JPS583170A (en) | Monitor device in tape recorder | |
| JPS60777U (en) | Tape recorder for both audio and computer signals | |
| JP2000059900A (en) | Audio system |