JPH0264758A - チャネルシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子計算機のチャネルシステムに係り、詳しく
は、入出力装置に一義的に割付けられたサブチャネルの
参照、更新に好適なチャネルシステムに関する。

〔従来の技術〕

近年、電子計算機の入出力チャネルに新しい概念が採り
入れられ、その概念に基づき動作するチャネルシステム
が一般的に用いられるようになってきた。ＩＢＭ社発行
の刊行物「アイビーエムシステム／３７０　エクステン
デドアーキテクチュアプリンシプルズオブオペレーショ
ン」（Ｉ　Ｂ　Ｍ　Ｓｙｓｔｅｍ／　３７０　　Ｅｘｔ
ｅｎｄｅｄ　Ａｒｃｈｉｔａ−ｃｔｕｒｅ　Ｐｒ１ｎｃ
ｉｐｌｅｓ　ｏｆ　０ｐｅｒａｔｉｏｎ）の１３章にそ
の概要が、１４〜１７章で詳細な原理が説明されている
。それによると、入出力処理は入出力装置（Ｉｌｏ）と
一対一に対応したサブチャネルとチャネルパスを制御す
るチャネルシステムにより実行される。

このチャネルシステムによれば、従来、Ｉ１０制御プロ
グラムが行っていたチャネルパスの選択゛使用中″のＩ
１０待ち行列処理をハードウェアにまかせた＼め、制御
プログラムのオーバヘッドが軽減され、システム全体の
処理スピードが向上するという利点を有している。しか
しながら、反面、ハードウェアにおけるオーバヘッドは
増加するが、この問題に関しては特に配慮がなされてい
ない。

二Ｎで、チャネジステムにおけるサブチャネルの参照、
更新に関するハードウェアのオーバヘッドについて考え
てみることにする。

第７図はチャネルシステムの構成例である。二＼に示す
ように、システムが多数のチャネルを有する場合、処理
能力に応じて複数のチャネル装置７４Ａ〜７４Ｄを制御
するーないし複数の入出力処理装置７３Ａ〜７３Ｂが必
要となる。サブチャネル７２は、■／○７５と一対一に
対応するが、これは複数のチャネル装置７４Ａ〜７４Ｄ
ないし入出力処理装置７３Ａ〜７３Ｂよりアクセスの可
能な記憶域に設ける必要がある。このため、サブチャネ
ル７２は、主記憶装置（Ｍ　Ｓ　：　Ｍａｉｎ　Ｓ　ｔ
−ｏｒａｇｅ）　７１上に置かれる。

第８図はスタート起動処理の概要を示したものである。

スタート命令では、ハードウェアは汎用レジスタ８１を
介して、各サブチャネルに一対一に対応する固有番号（
サブチャネル番号）と、ＭＳ７１上に設定されたオペレ
ーションブロック（ＯＲＢ）８２を介して、チャネル命
令語（ＣＣＷ）アドレスなどの情報をプログラムより与
えられる。ハードウェアは、与えられたサブチャネル番
号より該当するサブチャネル８３を参照し、チャネルパ
ス８４を選択して、ｌ１０８５を起動する。

第９図はＩ１０割込み処理の概要を示したものである。

データ転送の終結などによりＩ１０割込みが発生した場
合、当該サブチャネル８３の更新が必要となる。この場
合、チャネルパス８４の番号およびＩ１０アドレスとサ
ブチャネル番号の対応を示すテーブル９１を参照してサ
ブチャネル番号を求め、サブチャネル８３のアセクスを
行う。

以上のように、チャネルシステムでは、起動においては
、プログラムより与えられたサブチャネル番号よりＭＳ
上のサブチャネルの位置を求めサブチャネルをアクセス
する必要があり、また、割込み処理においては、さらに
、チャネルバス°番号とＩ１０アドレスよりサブチャネ
ル番号を求める処理が必要となり、サブチャネルのアク
セスに関し、オーバーヘッドが発生する。従来、これの
解決法として、各チャネルにおける工／○オペレーショ
ンを制御するチャネルパス毎のＩ１０制御情報をチャネ
ル装置ないし、入出力処理装置の中に設けることにより
、ハードウェアの処理速度を高める方法がある。

尚、チャネルパス毎のＩ１０制御情報に関しては、ＩＢ
Ｍ社発行の刊行物「アイビーエムシステム／３７０　プ
リンシプルズオブオペレーションＪ　　（Ｉ　Ｂ　Ｍ　
　Ｓｙｓｔｅｍ／　３７０　　Ｐｒ１ｎｃｉｐｌｅｓｏ
ｆ　Ｏｐｅｒａｔｉｏｎ）の１２章の中に述べられてい
る。

〔発明が解決しようとする課題〕

上記従来技術においては、サブチャネルの参照、更新を
行う際のハードウェアのオーバヘッド自体について改善
がなされた訳ではなく、特に割込み処理に関しては、−
回のスタートオペレーションにおいて、種々の割込みが
発生することがあり、システム性能を向上させる上で問
題である。

上記割込み処理におけるサブチャネルアクセスに要する
オーバヘッドを低減することにある。

〔課題を解決するための手段〕

上記目的は、チャネルシステム中に設けられたチャネル
パス毎の１１０制御情報に、対応するサブチャネルのサ
ブチャネル番号ないしサブチャネルのＭＳ上のアドレス
を付加しておくことにより達成される。

〔作　用〕

チャネルシステムはＩ１０割込みが発生した場合、チャ
ネルパス毎のＩ／○制御情報を参照し割込み処理を行う
が、これと同時にサブチャネル番号ないしサブチャネル
のＭＳ上のアドレスを参照出来るので、これらの情報を
得るためのテーブル参照などの処理が不要となる。

また、入出力処理装置についても、制御下にあるチャネ
ル装置からの割込み情報にサブチャネル番号ないしサブ
チャネルのＭＳ上のアドレスが付加されるため、これら
情報を得るためのテーブル〔実施例〕 以下、本発明の一実施例の第１図乃至第６図により説明
する。

第１図は本発明で対象とする計算機システムの構成例で
あり、中央処理装置１１とチャネルシステム１２と入出
力装置（Ｉｌｏ）１３より成る。

チャネルシステム１２は、メインストレージ１２１、入
出力処理装置１２２、チャネル装置１２３Ａ〜１２３Ｂ
より成る。メインストレージ１２１はハードウェア専用
エリア（ＨＳ　Ａ　；　ＨａｒｄｗａｒｅＳｙｓｔｅｍ
　Ａｒｅａ）　ｌ　２５を有し、ニーにＩｌｏと一対一
に対応するサブチャネル１２４が置かれる。

入出力処理装置１２２は起動チャネルパスの選択などの
パス管理、接続されたチャネル装置１２３Ａ〜１２３Ｂ
からの割込みの処理、メインストレージ１２１上のサブ
チャネル１２４の更新などを行う。この入出力処理装置
１２２は、マイクロプログラム制御であり、マイクロプ
ログラムより自由にアクセス出来るローカルストレージ
（ＬＳ：Ｌ　ｏｃａｌ　Ｓ　ｔｏｒａｇｅ）を持ってい
る。チャネル装置１２３Ａ〜１２３Ｂもマイクロプログ
ラム制御であり、マイクロプログラムから自由にアクセ
ス出来るＬＳを持っている。ＬＳ内には前述のチャネル
パス毎のＩ１０制御情報に相当するＩｌｏのアドレス１
４００　ｊｊ〜４１　Ｆ　Ｆ　Ｉ＋の各Ｉ１０を制御す
るための制御情報を持っている。

ｌ１０１３は、標準的な入出力インターフェイス１４に
より、チャネル装置１２３Ａに接続される。またｌ１０
１３はチャネルシステム１２のメインストレージ１２１
内に用意された該Ｉ１０対応のサブチャネル１２４と一
対一に接続される。

サブチャネルはＩｌｏが複数あればそれに応じて複数の
サブチャネルがルインストレージ１２１内に用意される
。

本計算機システムにおける工／○の起動は、まず中央処
理装置１１が起動すべきサブチャネル１２４をチャネル
システム１２に知らせる。チャネルシステム１２の入出
力処理装置１２２は、そのサブチャネル１２４に関する
制御ワード（ＵＣＷ：　Ｕｎｉｔ　Ｃｏｎｔｒｏｌ　Ｗ
ｏｒｄ）により、指定されたサブチャネル１２４がどの
チャネルを経由して工１０１３と接続されているかを知
る。本例ではチャネル１２３Ａを経由して接続されてお
り、チャネル１２３Ａよりｌ１０１３へ起動がなされる
。

サブチャネル１２４の制御情報を保持するＵＣＷの例を
第２図に示す。ＵＣＷ２００のワード２の■／○アドレ
ス２０２は、Ｉ１０インターフェイス上でＩｌｏの識別
に用いるバイトである。チャネルパス有効性マスク（Ｐ
ＩＭ）２０１はワード３のチャネルパス番号の有効性を
示すもので、ビット０〜３がＵＣＷワード３のバイト０
〜３に対応する。本例の場合、チャネルパス番号Ａを含
むバイト０のみ有効であるので、ＰＩＭ２０１のビット
Ｏが１４１１１にセットされ、他のビットは全て“Ｏ”
である。該ＵＣＷ２００のワード３は、このＵＣＷに対
応するｌ１０１３が接続されているチャネルのチャネル
パス番号を示す。この例の場合最大４チヤネルを指定す
ることが出来るエリアを持っている。第１図をみると、
１２３ＡのチャネルＡがｌ１０１３に至るチャネルであ
るので、バイトＯにチャネルＡのチャネルパス番号が登
録されており、他のバイトは“無効″′である。″無効
”であるかどうかはＰＩＭ２０１のビットで示される。

ＵＣＷ２００は、サブチャネル１２４と同様にメインス
トレージ１２１内に設けられたＨ８Ａｌ２５内に、シス
テム１に接続された各Ｉ１０に対応するサブチャネルの
ＵＣＷ毎にサブチャネル番号順に設けられる。サブチャ
ネル番号は、システム１内のサブチャネルに固有の番号
であり、プログラムがＩｌｏに起動をかける場合にＩｌ
ｏを指定するためにシステムに与える番号である。入出
力処理装置１２２ないしチャネル装置１２３　Ａ、〜１
２３ＢがＵＣＷ２００をアクセスする場合は、ＵＣＷ２
００が設けられている先頭アドレス（ＵＣＷＯＡ　：　
ＵＣＷ　Ｏｒｇｉｎ　Ａｄｄｒｅｓｓ）とサブチャネル
番号よりアクセスしたいＵＣＷの先頭番地を、ＵＣＷＯ
Ａ＋（ＩＵＣＷのＢ　ｙｔｅ数×サブチャネル番号）に
より求め、ＵＣＷのアクセスを行う。

以上、本発明に関連するＵＣＷ情報の内容を説明したが
、第２図のＵＣＷ２００にはこの他、ＣＣＷアドレスな
ど従来からよく知られているＩ１０制御情報や、前述の
ＩＢＭ社刊行物にて述べられている様なパス制御に関す
る情報が含まれているが１本発明には直接関係しないの
で説明を省略する。

第３図はチャネル装置１２３Ａ〜１２３ＢのＬＳおよび
そのアクセス手段を示す図である。３０１はマイクロプ
ログラムから自由にアクセス出来る汎用レジスタである
。ローカルストレージ３０８には、該チャネルの制御情
報（ＣＨＣＷ：　Ｃｈ−ａｎｎｅｌ　Ｃｏｎｔｒｏｌ　
Ｗｏｒｄ）　３０９と、Ｉｌｏの制御情報（ＣＵ　ＣＷ
　：　Ｃｈａｎｎｅｌ　Ｕｎｉｔ　Ｃｏｎｔｒｏｌ　Ｗ
ｏ−ｒｄ）３１０−００〜３１０−ＦＦが置かれる。Ｃ
ＵＣＷ３１０−００〜３１０−ＦＦは各々Ｉ１０アドレ
ス００〜ＦＦのＩｌｏに対応する。

ＣＵＣＷ３１０をアクセスする場合、あらかじめ汎用レ
ジスタ３０１のワード５の３０２に工１０アドレスをマ
イクロプログラムがセットしておく。ＣＵＣＷ３１０を
アクセスするマイクロプログラム命令の処理が開始され
ると、マイクロプログラム命令のオペランドのデコード
値がレジスタ３０３に格納される。演算器３０４はレジ
スタ３０３の値と汎用レジスタ３０１中の３０２にセッ
トされたＩ１０アドレスの値より、ＣＵＣＷのアドレス
を生成する。生成されたＣＵＣＷのアドレスはアドレス
レジスタ３０５にセットされる。このようにして、ＣＵ
ＣＷアドレスが確定すると、汎用レジスタ３０１とＬ３
３０８の間でデータの転送が行われる。Ｌ５３０８への
格納の場合、汎用レジスタ３０１のワードＯ〜３の内容
がバッファレジスタ３０６を経由して、アドレスレジス
タ３０５の示すＣＵＣＷに書込まれる。Ｌ３３０８から
の読出しの場合は、アドレスレジスタ３０５の示すＣＵ
ＣＷの内容が、汎用レジスタ３０１のワード０〜３に書
込まれる。

以上の様に、チャネル装置１２３Ａ〜１２３Ｂには自Ｌ
Ｓ内のＩ１０制御情報を迅速にアクセスする手段が用意
されているが、本発明は、これによるＩ１０制御情報の
アクセスと同時にＨ８Ａ上のサブチャネル番号を求める
処理を行うことにある。

第３図におけるＣＨＣＷ３０９およびＣＵＣＷ３１０−
００〜３１０−ＦＦの内容を第４図に示す。ＣＨＣＷ３
０９の中の４０１はチャネルのステータスを表し、アイ
ドル中、起動処理中、データ転送中などを示すビットよ
り成る。４０２はチャネル全体の制御に関するフラグよ
り成る。４０３．４０４は該チャネルの割込みキュー上
の先頭および最後に位置するＩｌｏのアドレスが格納さ
れる。この４０３および４０４は割込みキューが存在す
るときのみ有効である。割込みキューの有無は、４０２
の中のフラグにより示される。４０５には、メインスト
レージ１２１におけるＨ８Ａ１２５上のＵＣＷの先頭ア
ドレス（ＵＣＷＯＡ）がセットされる。

ＣＵＣＷ３１０の中の４１１はＩｌｏとのオペレーショ
ンの状態を表し、アイドル中、ワーキング中、デバイス
エンド待ち状態などを示すビットより成る。４１２はＩ
１０制御に関するフラグより成る。４１３および４１４
は、割込みキュー上において、該ＣＵＣＷの直前に位置
するＣＵＣＷに対応するＩｌｏのアドレスおよび直後に
位置するＣＵＣＷに対応するＩｌｏのアドレスが格納さ
れる。４１３および４１４は該ＣＵＣＷが割込みキュー
上にあるときのみ有効であり、割込みキュー上にあるか
否かは４１２の中にあるフラグにより示される。４１５
は該ＣＵＣＷに対応するサブチャネルに関する情報（Ｕ
ＣＷＴＯ：　ＵＣＷＴａｂｌｅ　Ｏ）であり、コントロ
ールユニットの有効性を示すビットと、Ｉｌｏの有効性
を示すビット、該チュネルに接続されたコントロールユ
ニットに与えられるシリアル番号と、該Ｉ１０に対応す
るサブチャネルのサブチャネル番号とが格納されており
、本発明において重要な役割を示す。ＣＵＣＷの他のワ
ードには、ＣＣＷアドレスなどＩ１０オペレーションに
必要な情報が格納されるが、本発明に関係しないので特
に説明しない。

本例では、チャネル装［１２３Ａ〜１２３Ｂは割込み情
報を入出力処理装置１２２に送り、該入出力処理装置１
２２がサブチャネル１２４のアクセスを行うが、ＣＨＣ
Ｗ３０９中（７）４０５４．ニーＵＣＷＯＡが用意され
ており、チャネル装置１２３Ａ〜１２３Ｂからサブチャ
ネル１２４をアクセスすることも可能である。

チャネル装置１２３Ａ〜１２３Ｂから入出力処理装置１
２２に送られる割込み情報を第５図に示す。５０１は割
込みの内容を示すフラグで、起動終了、データ転送終了
、プログラム制御割込みなどを示すビットより成る。そ
の他剤込みの内容に関する情報としてチャネルパス番号
５０２、工１０アドレス５０３、ＣＣＷアドレス５０４
．デバイスステータスバイト（ＤＳＢ）５０５、チャネ
ルステータスバイト（Ｃ８Ｂ）５０６、残りカウント５
０７など従来からよく知られているＩ１０割込み情報が
含まれる。これらの情報に加え、第４図に示したＵＣＷ
Ｔ○４１５が割込み情報５０８の中に格納される。

第６図に、チャネル装置１２３Ａと入出力処理装置１２
２における割込み処理フローを示す。

チャネル装置１２３Ａは、ｌ１０１３からの割込みを受
取ると、割込みを報告したＩｌｏの工１０アドレスを第
３図における３０２にセットして、該当するＣＵＣＷの
内容を汎用レジスタ３０１に読出し、ＣＵＣＷの更新を
行う（ステップ６０１゜６０２．６０３）。次いで、Ｃ
ＵＣＷの内容や、Ｉｌｏから報告されたステータスをも
とに第５図に示した割込み情報を作成し、入出力処理装
置１２２に報告する（ステップ６０４，６０５）。

入出力処理装置１２２は、チャネル装置１２３Ａ〜１２
３Ｂと同様に自ローカルストレージ内にＵＣＷの先頭ア
ドレス（ＵＣＷＯＡ）を格納している。チャネル装置１
２３Ａより割みを受取ると、ＵＣＷＯＡと、チャネル装
置１２３Ａから割込み情報として送られて来たＵＣＷＴ
○（第４図の４１５）のサブチャネル番号より、該当Ｕ
ＣＷ２００のアドレスを算出しくステップ６１１）、メ
インストレージ１２１におけるＨ８Ａ１２５内のＵＣＷ
　（第２図）２００の内容を読出しくステップ６１２）
、チャネル装置１２２からの割込み情報に基づき該ＵＣ
Ｗの更新を行い（ステップ６１３）、中央処理装置１１
にＩ１０割込みの発生を報告する（ステップ６１４）。

以上のような処理により、Ｉ１０割込み処理において、
チャネルパス番号とＩ１０アドレスより対応するサブチ
ャネル番号を求める処理を、オーバヘッドを発生させる
ことなく実行出来る。

〔発明の効果〕

以上説明したように、本発明によれば、工１０と一対一
対応のサブチャネルによりＩ１０処理を行うチャネルシ
ステムにおいて、Ｉ１０割込み処理において必要となる
チャネルパス番号とＩ１０アドレスより対応するサブチ
ャネルを求める処理をオーバーヘットを発生させること
なく実行出来るので、システムの処理効率向上を図るこ
とが出来る。

【図面の簡単な説明】

第１図は本発明が適用され計算機システムの構成例を示
す図、第２図はサブチャネルに関する制御情報のフォー
マット例を示す図、第３図は第１図におけるチャネル装
置内のローカルストレージのアクセス手段を示す図、第
４図は第３図におけるローカルストレージのフォーマッ
ト例を示す図、第５図は第１図におけるチャネル装置か
ら入出力処理装置への割込み情報のフォーマット例を示
す図、第６図は本発明による処理フロー例を示す図、第
７図はチャネルシステムの構成例を示す図、第８図は起
動処理を示す図、第９図は割込み処理を示す図である。 １・・・計算機システム、　　１１・・・中央処理装置
、１２・・・チャネルシステム、　　１３・・・Ｉｌｏ
、１２１・・・メインストレージ、 １２２・・・入出力処理装置、 １２３Ａ〜１２３Ｂ・・・チャネル装置。 １２４・・・サブチャネル。 第 ■ 図 コＵ７ ５０′６ 第３図 第６図 （づ２８） （令を今１） 第７図

Claims (1)

【特許請求の範囲】
1. （１）入出力装置と一対一対応のサブチャネルにより入
   出力処理を行うチャネルシステムにおいてチャネルパス
   毎の入出力装置制御情報に、対応するサブチャネルのサ
   ブチャネル番号あるいはメモリアドレスを付加して保持
   する手段を設け入出力装置の割込み処理時、当該入出力
   装置のチャネルパス番号とサブチャネルのサブチャネル
   番号あるいはメモリアドレスを同時に求めることを特徴
   とするチャネルシステム。