JPH0263278A - Gradation correction circuit for liquid crystal display device - Google Patents
Gradation correction circuit for liquid crystal display deviceInfo
- Publication number
- JPH0263278A JPH0263278A JP15284489A JP15284489A JPH0263278A JP H0263278 A JPH0263278 A JP H0263278A JP 15284489 A JP15284489 A JP 15284489A JP 15284489 A JP15284489 A JP 15284489A JP H0263278 A JPH0263278 A JP H0263278A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- liquid crystal
- circuit
- amplifier
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 18
- 238000006243 chemical reaction Methods 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 claims description 2
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、液晶表示装置の階調補正回路に関す〔従来技
術と解決すべき課題〕
近年、携帯用小型テレビ受偉機として、ブラウン管の代
りに液晶表示・母ネルを使用した液晶テレビ受像機が開
発され、実用化されている。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a gradation correction circuit for a liquid crystal display device [Prior art and problems to be solved] A liquid crystal television receiver using a liquid crystal display and motherboard was developed and put into practical use.
しかして、この種の液晶表示装置の表示階調数は１６階
階調度であるが、ＣＲＴに較べると格段に階調数が低い
のが実情である。Although the number of display gradations of this type of liquid crystal display device is 16, the actual situation is that the number of gradations is much lower than that of a CRT.
本発明は上記事情に鑑みて成されたもので、少ない階調
数でも十分なコントラストを得ることができる液晶表示
装置の階調補正回路を提供することを目的とする。The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a gradation correction circuit for a liquid crystal display device that can obtain sufficient contrast even with a small number of gradations.
〔課題を解決するための手段及び作用〕本発明は上記目
的を達成するため、映像信号をＡ−Ｄ変換してデジタル
デー夕を出力するＡ−Ｄ変換手段と、上記映像信号のレ
ベルを検出する手段と、この検出手段によシ検出したレ
ベルに応じて上記Ａ−Ｄ変換手段の映像信号に対するＡ
−Ｄ変換のレベルが実質的に変わるように制御する手段
と、この制御手段に制御されてＡ−Ｄ変換されたデジタ
ルデータに基いて液晶を駆動することにより液晶の表示
階調を補正する液晶駆動手段とを具備したものであシ、
常にフルレンジで階調表示を行なうのではなく、全体的
に明るい画面のときは明るい部分を中心Ｋ例えば１６階
調表示を行ない、全体的に暗い画面のときは暗い部分を
中心に１６階調表示を行なうように補正することにより
て、少ない階調数でも十分なコントラストを得るように
したものである。[Means and operations for solving the problem] In order to achieve the above object, the present invention includes an A-D converting means for A-D converting a video signal and outputting digital data, and detecting the level of the video signal. A means for detecting the video signal of the A-D converting means according to the level detected by the detecting means;
- means for controlling the level of D conversion to substantially change, and a liquid crystal that corrects the display gradation of the liquid crystal by driving the liquid crystal based on the digital data converted from A-D under the control of the control means; It is equipped with a driving means,
Instead of always displaying gradations in a full range, when the screen is bright overall, 16 gradations are displayed centering on the bright areas, and when the screen is overall dark, 16 gradations are displayed centered on the dark areas. By correcting this, sufficient contrast can be obtained even with a small number of gradations.
以下図面を参照して本発明の一実施例を説虻する。第１
図は液晶テレビ受像機における主要部の構成を示したも
のである。同図において１は映像増幅回路で、映像検波
回路（図示せず）からの信号を増幅し、同期分離回路２
及びＡ−Ｄ変換装置３へ出力する。また、映倫増幅回路
１の出力信号の一部は、音声増幅回路（図示せず）へ送
られる。An embodiment of the present invention will be described below with reference to the drawings. 1st
The figure shows the configuration of the main parts of a liquid crystal television receiver. In the figure, 1 is a video amplification circuit, which amplifies the signal from a video detection circuit (not shown), and a synchronous separation circuit 2.
and output to the A-D converter 3. Further, a part of the output signal of the Eirin amplifier circuit 1 is sent to an audio amplifier circuit (not shown).
上記同期分離回路２は、入力され九映像信号中から水平
及び垂直同期信号を分離し、制御回路４へ出力する。こ
の制御回路４はシフトレジスタ５を介して第１駆動回路
６に駆動タイミング信号を与えると共に第２駆動回路７
にタイミング信号を与える。上記第１駆動回路６は、液
晶表示／ＩＦネル８の垂直方向に対する走査を行ない、
第２駆動回路７は液晶表示パネル８の水平方向に対する
走査を行なう。また、制御回路４は、映像信号を１水平
走査おきに選択するチップイネーブル信号ＣＥを発生し
、Ａ−Ｄ変換装置３へ与える。このＡ−Ｄ変換装置３は
、基準電位発生回路１１、コンパレータ１２．〜１２ｎ
、デコーダ１３、バイアス回路１４を主体として構成さ
れる。上記基準電位発生回路１ノは詳細を後述するよう
に１映像信号の白レベル電圧、黒レベル電圧に応じて低
レベルの基準電位ｖＬ及び高レベルの基準電位ｖＨを発
生するもので、この基準電位ＶＬ、ｖＨは、直接あるい
は抵抗Ｒ４〜Ｒｒｎで分圧されてコンパレータ１２１〜
１２ｎの基準端子に入力される。そして、上記コンパレ
ータ１２．〜１２ｎの比較端子には、映像増幅回路１の
出力信号が与えられる。一方、バイアス回路１４は、チ
ップイネーブル信号ＣＩに同期して動作り、コンノぐレ
ータ１２．〜１２ｎにバイアスを与える。コンパレータ
１２１〜１２ｎはバイアス回路１４からバイアスが与え
られている開動作し、その出力信号をデコーダ１３へ入
力する。このデコーダ１３は、入力信号を例えば４ビ、
トのデジタル信号にデコードし、Ａ−Ｄ変換装置３の出
力としてシフトレジスタ９へ送出する。このシフトレジ
スタ９は、例えば液晶表示パネル８が１２０×１６０ド
ツト２重マトリクスの場合、４ピ、トス３２０段に構成
される。そして、上記シフトレジスタ９に入力されたデ
ータは、・クツファ１０を介して第２．駆動回路７へ送
られる。この第２駆動回路７は、バッファ１０の出力に
対し、制御回路４からの輝度・ｆルスに基づいて輝度変
調し、液晶表示ノやネル８に駆動バイアスを与える。The synchronization separation circuit 2 separates horizontal and vertical synchronization signals from the input nine video signals and outputs them to the control circuit 4. This control circuit 4 provides a drive timing signal to a first drive circuit 6 via a shift register 5, and also provides a drive timing signal to a second drive circuit 7.
give a timing signal to The first drive circuit 6 scans the liquid crystal display/IF channel 8 in the vertical direction,
The second drive circuit 7 scans the liquid crystal display panel 8 in the horizontal direction. Further, the control circuit 4 generates a chip enable signal CE for selecting a video signal every other horizontal scan, and supplies it to the A/D converter 3. This A/D converter 3 includes a reference potential generation circuit 11, a comparator 12 . ~12n
, a decoder 13, and a bias circuit 14. The reference potential generation circuit 1 generates a low level reference potential vL and a high level reference potential vH according to the white level voltage and black level voltage of one video signal, as will be described in detail later. VL and vH are applied to comparators 121 to 121 directly or after being divided by resistors R4 to Rrn.
12n reference terminal. Then, the comparator 12. The output signal of the video amplification circuit 1 is applied to the comparison terminals 12n to 12n. On the other hand, the bias circuit 14 operates in synchronization with the chip enable signal CI, and the bias circuit 14 operates in synchronization with the chip enable signal CI. Apply bias to ~12n. The comparators 121 to 12n are biased by the bias circuit 14 and operate in an open state, and input their output signals to the decoder 13. This decoder 13 receives the input signal as, for example, a 4-bit signal.
The digital signal is decoded into a digital signal and sent to the shift register 9 as an output of the A/D converter 3. For example, when the liquid crystal display panel 8 is a 120×160 dot double matrix, the shift register 9 is configured to have 4 pins and 320 stages. The data input to the shift register 9 is transferred to the second shift register 9 via the transfer register 10. The signal is sent to the drive circuit 7. The second drive circuit 7 modulates the brightness of the output of the buffer 10 based on the brightness/f pulse from the control circuit 4, and applies a drive bias to the liquid crystal display panel 8.
次に上記基準電位発生回路１１の詳細についてに２図に
よシ説明する。映像増幅回路１から送られてくる映像信
号は、積分回路２１を介してＯＰアンプ２２の十入力端
子へ入力される。このｏＰアンプ２２は、ボルテージフ
ォロアのバッファとして用いられるもので、その出力は
自己の一入力端子へ入力されると共に抵抗２３を介して
ｏｐアンプ２４の一入力端子へ入力される。このＯＰア
ンプ２４の十入力端子には１１２ｖｃｃの直流電圧が与
えられる。そして、上記ＯＰアング２４の出力は、抵抗
２５を介して自己の一入力端子へ入力される。Next, details of the reference potential generation circuit 11 will be explained with reference to FIG. A video signal sent from the video amplification circuit 1 is inputted to an input terminal of an OP amplifier 22 via an integration circuit 21. This op amplifier 22 is used as a buffer of a voltage follower, and its output is input to one input terminal of itself and is also input to one input terminal of an op amplifier 24 via a resistor 23. A DC voltage of 112 Vcc is applied to the input terminal of this OP amplifier 24. The output of the OP angle 24 is inputted to its own input terminal via a resistor 25.
上記ＯＰアング２４Ｆｉ、直流反転アンプとして用いら
れるもので、その出力は抵抗２６を介してＯＰアンプ２
７の一入力端子へ入力されると共に、抵抗２８を介して
ＯＰアンプ２９の一入力端子へ入力される。また、上記
ＯＰアンプ２７．２９の十入力端子には、’ＡＶｃｃの
電圧が与えられる。さらに、ｖｃｏの電圧を抵抗３０．
可変抵抗３ノ、抵抗３２の直列回路によって分圧してお
シ、抵抗３０と可変抵抗３１との間の分圧電圧がＯＰア
ンプ２９の一入力端子へ供給され、可変抵抗３１と抵抗
３２との間の分圧電圧がｏｐアン７″２７の一入力端子
に供給される。また、ＯＰアンプ２７゜２９の出力は、
それぞれ抵抗３３．３４を介して自己の一入力端子に入
力される。そして、ＯＰアンｆ２７の出力が基準電位ｖ
Ｈとして、ＯＰアンプ２９の出力が基準電位ｖＬとして
取出される。The above OP Ang 24Fi is used as a DC inverting amplifier, and its output is connected to the OP amp 2 through a resistor 26.
The signal is input to one input terminal of 7, and is also input to one input terminal of an OP amplifier 29 via a resistor 28. Further, the voltage 'AVcc is applied to the ten input terminals of the OP amplifiers 27 and 29. Furthermore, the voltage of VCO is changed to resistor 30.
The voltage is divided by a series circuit of variable resistor 3 and resistor 32, and the divided voltage between resistor 30 and variable resistor 31 is supplied to one input terminal of OP amplifier 29, and the voltage between variable resistor 31 and resistor 32 is divided. The divided voltage between them is supplied to one input terminal of the OP amplifier 7''27.The output of the OP amplifier 27゜29 is
Each is inputted to one input terminal of itself via resistors 33 and 34. Then, the output of the OP amplifier f27 is at the reference potential v
H, the output of the OP amplifier 29 is taken out as the reference potential vL.
次に上記実施例°の動作について第３図に示す各部の信
号波形を参照して説明する。映像増幅回路１からは、第
３図（ａ）に示すような映像信号ａが出力され、Ａ−Ｄ
変換装置３へ入力される。上記映像信号ａは、まず、積
分回路２１で積分され、次いでＯＰアンプ２２で増幅さ
れて第３図価）に示すような信号すとなる。すなわち、
この信号すは、映像信号ａの平均値の変化に追従して変
化する。Next, the operation of the above embodiment will be explained with reference to the signal waveforms of each part shown in FIG. The video amplification circuit 1 outputs a video signal a as shown in FIG. 3(a), and A-D
It is input to the conversion device 3. The video signal a is first integrated by an integrating circuit 21, and then amplified by an OP amplifier 22 to produce a signal as shown in the third figure. That is,
This signal S changes following the change in the average value of the video signal a.
そして、上記信号すは、ＯＰアンプ２４で反転増幅され
、第３図（Ｃ）に示す信号波形となる。すなわち、ＯＰ
アンｆ２４の出力信号Ｃは、ＯＰアンプ２４０基準電圧
として’ＡＶｃｃが与えられているので、
ｃ ＝（’ｌｘ Ｖ（ｃ−ｂ ） ＋ ’ｌｘ Ｖｃｃ
冨Ｖ。ｃ−ｂ
となる。上記ＯＰアンプ２４の出力Ｃは１０Ｐア／プ２
７で反転増幅されて第３図（＠）に示す信号つま勺、基
準電位ｖＨとなる。このとき、ＯＰアンプ２７の十端子
には１ＡｖＣｃの電圧が入力され、一端子には（変抵抗
３１と抵抗３２との間の分圧電圧ｄが与えられているの
で、ＯＰアング２７の出力ｅは、
ｅ”＝ｖ＠ ”＊ （’Ａ■ｃｃ−ｅ ）＋（’Ａｖｃ
ｃ−ｄ ） ＋ ”Ａ ｖｃｃ＝５／２ｖｃ、−ｃ−ｄ
＝５／２ｖｃｃ−（ｖｃｃ−ｂ）−ｄ
＝捧Ｖｃｃ＋ｂ−ｄ
となる。上記分圧電圧ｄは、例えば第３図（ｄ）に示す
ようにＡｖｃｃよシ低い値に設定されるので、基準電位
ｖＨはハイレベルとなる。また、上記ＯＰアンプ２４の
出力は、ＯＰアンプ２９で反転増幅されて第３図（ｇ）
に示す信°号ｇつまシ基準電位ｖＬとなる。このときＯ
Ｐアンプ２９の十端子にはＨ”ＣＣの電圧が入力され、
一端子には抵抗３０と可変抵抗３ノとの間の分圧電圧が
与えられているので、ＯＰアンプ２９の出力ｇは、
’ ” ｖＬ” ” ｖｃ ｃ−’ ） ＋ （’／’
２ ｖ（Ｈｃ−ｆ ） ＋捧Ｖｃ ｃ；５／２ｖｃｃ−
ｃ−ｆ
ｘ＝ ５７２ Ｖｃ（−（ＶＯＣ−ｂ ） −ｆ＝Ｈｖ
ｃｃ ＋ｂ −ｆ
となる。上記分圧電圧ｆは、例えば第３図（ｆ）に示す
ようにｈｖｃｃよシ高い値に設定されるので、基準電位
ｖＬはローレベルとなる。なお、分圧電圧ｄ。The signal S is then inverted and amplified by the OP amplifier 24, resulting in a signal waveform shown in FIG. 3(C). That is, OP
The output signal C of the amplifier f24 is given 'AVcc as the reference voltage of the OP amplifier 240, so c = ('lx V(c-b) + 'lx Vcc
Tomi V. It becomes c-b. The output C of the above OP amplifier 24 is 10P amplifier 2.
7, it is inverted and amplified to become the signal output and reference potential vH shown in FIG. 3 (@). At this time, a voltage of 1 AvCc is input to the ten terminals of the OP amplifier 27, and the divided voltage d between the variable resistor 31 and the resistor 32 is applied to one terminal, so the output e of the OP amplifier 27 is is, e"=v@"* ('A■cc-e)+('Avc
c-d) + "A vcc=5/2vc, -c-d=5/2vcc-(vcc-b)-d=Vcc+b-d. The above-mentioned divided voltage d is, for example, as shown in FIG. ), the reference potential vH becomes a high level because it is set to a lower value than Avcc.The output of the OP amplifier 24 is inverted and amplified by the OP amplifier 29, as shown in FIG. 3(g).
The signal g shown in the figure becomes the reference potential vL. At this time O
A voltage of H”CC is input to the ten terminal of the P amplifier 29,
Since one terminal is given a divided voltage between the resistor 30 and the variable resistor 3, the output g of the OP amplifier 29 is '``vL'' ``vc c-' ) + ('/'
2 v(Hc-f) +Vcc;5/2vcc-
c-f x= 572 Vc(-(VOC-b)-f=Hv
It becomes cc +b −f. Since the divided voltage f is set to a value higher than hvcc, for example, as shown in FIG. 3(f), the reference potential vL becomes a low level. Note that the divided voltage d.
ｆは、可変抵抗３１の調整によって変化するので、可変
抵抗３１の操作によりて基準電位ｖＨ−ｖＬのレベル調
整を行なうことができる。また、基準電位ｖＨ−ＶＬは
、前記の計算式からも明らかなようにＯＰアンｆ２２の
出力すに応じて変化する。すなわち、基準電位Ｖ、・ｖ
Ｌは映像信号の平均値の変化に追従して変化する。Since f changes by adjusting the variable resistor 31, the level of the reference potential vH-vL can be adjusted by operating the variable resistor 31. Further, the reference potential vH-VL changes depending on the output of the OP amplifier f22, as is clear from the above calculation formula. That is, the reference potential V, ·v
L changes following changes in the average value of the video signal.
しかして、上記基準電位発生回路１１から出力される基
準電位ｖＨ−ｖＬは、直ＩＭあるいは抵抗Ｒ４〜Ｒｍに
よシ分圧されてフン２母レータ１２．〜１２ に基準電
圧として入力される。上記コンノ譬Ｖ一夕１２．〜１２
ｎは、映倫増幅回路１から出力される映像信号を基準電
位ｖＦ１・ｖＬＫ従って取出し、デコーダ１３を介して
４ピツトのデータに変換す。The reference potential vH-vL outputted from the reference potential generating circuit 11 is divided by the direct IM or resistors R4 to Rm, and then divided by the voltage-dividing voltage of the voltage generator 12. ~12 is input as a reference voltage. The above-mentioned Konno Parable V Ichiya 12. ~12
n takes out the video signal output from the video amplifier circuit 1 according to the reference potentials vF1 and vLK, and converts it into 4-pit data via the decoder 13.
る。従って常に映像信号の平均値付近に対するＡ−Ｄ変
換が行なわれる。すなわち、黒っぽい画像の時は映像信
号の平均値が低いので基準電位ｖＨ−ｖＬが低くなシ、
また、白っぽい画像の時は映像信号の平均値が高いので
基準電位が高くなって映像信号の平均値付近に対するＡ
−Ｄ変換が行なわれる。そして、Ａ−Ｄ変換装置３でＡ
−Ｄ変換された４ピ、トのデータは、シフトレジスタ９
に書込ま、れ、パラフチ１０を介して第２駆動回路７へ
送られ、液晶表示パネル８において表示される。Ru. Therefore, A-D conversion is always performed for the vicinity of the average value of the video signal. In other words, when the image is dark, the average value of the video signal is low, so the reference potential vH-vL is low.
In addition, when the image is whitish, the average value of the video signal is high, so the reference potential becomes high and the A
-D conversion is performed. Then, the A-D converter 3
- The D-converted 4-pin data is transferred to the shift register 9.
The data is written in the data, sent to the second drive circuit 7 via the parallel border 10, and displayed on the liquid crystal display panel 8.
以上説明したように、本発明によれば、映像信号の全範
囲をＡ−Ｄ変換するのではなく、映像信号のレベルに応
じて階調表示の範囲を補正することにより、少ない階調
数でも十分なコントラストを得ることができる。As explained above, according to the present invention, the range of gradation display is corrected according to the level of the video signal, instead of A-D converting the entire range of the video signal, even with a small number of gradations. Enough contrast can be obtained.
図面は本発明の一実施例を示すもので、第１図は回路構
成図、第２図は第１図におけるＡ−Ｄ変換装置内の基準
電位発生回路の詳細を示す回路図、第３図（ａ）〜（ｇ
）は第２図における各部の動作信号波形図である。
３・・・Ａ−Ｄｉ換装置、１１・・・基準電位発生回路
、１２１〜１２ｎ・・・コンパレータ、１３・・・デコ
ーダ、１４・・・バイアス回路、２１・・・積分回路、
２２，２４゜２７．２９・・・ｏｐアンプ。The drawings show one embodiment of the present invention, and FIG. 1 is a circuit configuration diagram, FIG. 2 is a circuit diagram showing details of the reference potential generation circuit in the A-D converter in FIG. 1, and FIG. (a)～(g
) is an operation signal waveform diagram of each part in FIG. 2. 3... A-Di conversion device, 11... Reference potential generation circuit, 121-12n... Comparator, 13... Decoder, 14... Bias circuit, 21... Integrating circuit,
22,24°27.29...OP amp.
Claims (1)
−Ｄ変換手段と、 上記映像信号のレベルを検出する手段と、 この検出手段により検出したレベルに応じて上記Ａ−Ｄ
変換手段の映像信号に対するＡ−Ｄ変換のレベルが実質
的に変わるように制御する手段と、この制御手段に制御
されてＡ−Ｄ変換されたデジタルデータに基いて液晶を
駆動することにより液晶の表示階調を補正する液晶駆動
手段と を具備したことを特徴とする液晶表示装置の階調補正回
路。[Claims] A gradation correction circuit for a liquid crystal display device, which converts a video signal from A to D and outputs digital data.
-D conversion means; means for detecting the level of the video signal; and the A-D conversion means according to the level detected by the detection means.
means for controlling the A-D conversion level of the video signal of the converting means to be substantially changed; 1. A gradation correction circuit for a liquid crystal display device, comprising a liquid crystal driving means for correcting display gradation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15284489A JPH0263278A (en) | 1989-06-15 | 1989-06-15 | Gradation correction circuit for liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15284489A JPH0263278A (en) | 1989-06-15 | 1989-06-15 | Gradation correction circuit for liquid crystal display device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57046776A Division JPS58164387A (en) | 1982-03-24 | 1982-03-24 | A/d converter for video signal |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4027786A Division JP2508941B2 (en) | 1992-02-14 | 1992-02-14 | Video signal A-D converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0263278A true JPH0263278A (en) | 1990-03-02 |
| JPH0328113B2 JPH0328113B2 (en) | 1991-04-18 |
Family
ID=15549366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15284489A Granted JPH0263278A (en) | 1989-06-15 | 1989-06-15 | Gradation correction circuit for liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263278A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04131784A (en) * | 1990-09-25 | 1992-05-06 | Anritsu Corp | Gradation distinguish device of radar device |
| JP2002366122A (en) * | 2001-06-02 | 2002-12-20 | Samsung Electronics Co Ltd | Liquid crystal display device and its driving method |
| KR100945584B1 (en) * | 2003-06-02 | 2010-03-08 | 삼성전자주식회사 | Apparatus of driving liquid crystal display |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5397A (en) * | 1976-06-24 | 1978-01-05 | Hitachi Ltd | Luminance control signal formation method for gradation display |
| JPS5421219A (en) * | 1977-07-19 | 1979-02-17 | Mitsubishi Electric Corp | Signal binary-coded unit |
| JPS559007U (en) * | 1978-07-03 | 1980-01-21 | ||
| JPS5512919A (en) * | 1978-07-13 | 1980-01-29 | Suwa Seikosha Kk | Liquid crystal image display |
| JPS5532063A (en) * | 1978-08-29 | 1980-03-06 | Suwa Seikosha Kk | Liquid crystal display |
| JPS58164387A (en) * | 1982-03-24 | 1983-09-29 | Casio Comput Co Ltd | A/d converter for video signal |
-
1989
- 1989-06-15 JP JP15284489A patent/JPH0263278A/en active Granted
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5397A (en) * | 1976-06-24 | 1978-01-05 | Hitachi Ltd | Luminance control signal formation method for gradation display |
| JPS5421219A (en) * | 1977-07-19 | 1979-02-17 | Mitsubishi Electric Corp | Signal binary-coded unit |
| JPS559007U (en) * | 1978-07-03 | 1980-01-21 | ||
| JPS5512919A (en) * | 1978-07-13 | 1980-01-29 | Suwa Seikosha Kk | Liquid crystal image display |
| JPS5532063A (en) * | 1978-08-29 | 1980-03-06 | Suwa Seikosha Kk | Liquid crystal display |
| JPS58164387A (en) * | 1982-03-24 | 1983-09-29 | Casio Comput Co Ltd | A/d converter for video signal |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04131784A (en) * | 1990-09-25 | 1992-05-06 | Anritsu Corp | Gradation distinguish device of radar device |
| JP2002366122A (en) * | 2001-06-02 | 2002-12-20 | Samsung Electronics Co Ltd | Liquid crystal display device and its driving method |
| KR100945584B1 (en) * | 2003-06-02 | 2010-03-08 | 삼성전자주식회사 | Apparatus of driving liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0328113B2 (en) | 1991-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH045313B2 (en) | ||
| US5754150A (en) | Liquid crystal luminance adjusting apparatus | |
| EP1727113A1 (en) | Display and displaying method | |
| JP3674297B2 (en) | DYNAMIC RANGE ADJUSTING METHOD FOR LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY DEVICE AND ELECTRONIC DEVICE | |
| JPH0263278A (en) | Gradation correction circuit for liquid crystal display device | |
| JPH11305734A (en) | Liquid crystal display device | |
| JPS58164390A (en) | Contrast adjustment system of liquid-crystal television | |
| JPS616994A (en) | Analog-digital converter of color video signal | |
| TW414889B (en) | Liquid crystal display device | |
| JP3617344B2 (en) | Adjustment method of display device | |
| EP1274230A2 (en) | Pedestal level control circuit and method for controlling pedestal level | |
| KR100298966B1 (en) | Plane display device | |
| KR100270722B1 (en) | Digital image correction device and display device | |
| JPH11305743A (en) | Liquid crystal display device | |
| JP3451583B2 (en) | Liquid crystal display clamp circuit | |
| JP2508941B2 (en) | Video signal A-D converter | |
| JPH03235989A (en) | Liquid crystal display device | |
| JPH07129125A (en) | Picture element arrangement display device | |
| JPH0235873A (en) | Video signal a/d converter | |
| JPH01112878A (en) | Contrast adjusting circuit for picture display device | |
| JP3451827B2 (en) | Display unevenness suppressing device, signal driving device, and image display system | |
| KR100598411B1 (en) | Compensation apparatus for horizontal synchronous signal in liquid crystal display | |
| JPS6160089A (en) | Picture display device | |
| JP2006337787A (en) | Liquid crystal display device | |
| JPH04167674A (en) | Picture display device |