JPH026031B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は音声時計に関するもので特に音声等を
発する報音時計における音声信号の発生及び発音
体の駆動法に関するものである。

従来、時計における報音発生装置としては、棒
鈴又は半球状の鈴を用いた打撃音発生装置、パル
ス電圧を用いて発音体を駆動する電子音発生装置
が用いられている。近年における電子技術の発展
した結果、半導体ICによるデジタルデータ記録
素子とデジタル／アナログ変換器の使用によるア
ナログ信号の発生機が小容積で実現でき、かつ超
小型計算器を使用した音声データの合成も可能に
なつた。しかしながら、時計においてはその形態
が著しく小型でなければならないという制約があ
り、音声発生装置は低い電圧で安定に動作し、か
つ低消費電力でなければならない。本発明は従来
の音声発生装置を改良し、低い電圧で安定して動
作し、回路における消費電力の低減をはかつた音
声発生装置を提案する。

以下図面にしたがつて説明すると、第１図は従
来用いられている音声発生装置のブロツク図であ
る。制御回路１はあらかじめ入力装置２より入力
されたデータと時計回路３の出力とを照合し
ROM４に記録された手順に従つてROM５のデ
ータを検索し音声合成回路６に転送される機能
と、ROM５、音声合成回路６、Ｄ／Ａコンバー
タ７、高域遮断フイルタ８、電力増幅器９の電源
を断続する機能を有する。音声合成回路６は制御
回路１からの入力データに基づいて、デジタル音
声データを発生する機能を有し、例えば
PARCORDER方式や、LPC（線型予測コーデン
グ）、ケプストラム法等が実用化されている。
Ｄ／Ａコンバータ７は音声合成回路６の発生する
デジタル音声データをアナログ信号に変換する機
能を有する。Ｄ／Ａコンバータ７より発せられた
アナログ音声信号は、高域遮断フイルタ８によつ
て高域周波数帯に含まれる標本化による雑音成分
を除去された後、電力増幅器９に送られる。１０
は発音体であつて、電力増幅器９によつて駆動さ
れ音声を空中又は水中に放射する。

第２図は従来用いられている荷重抵抗を用いた
電流加算Ｄ／Ａコンバータの原理を示したもので
あつて、動作原理の詳細は例えば電子通信ハンド
ブツク４（電子通信学会編昭和52年発行）に記載
されており、第２図は同文献より引用したもので
ある。第２図に示した回路において、電子スイツ
チ群２１はラダー抵抗群２２の端子をデジタル信
号入力端子群２０に入力するデータにしたがつて
基準電圧源２３又は接地電位２４のどちらかに切
換える結果、抵抗２５にはデジタル入力に比例し
た電流が流れ、出力端子にはデジタル入力に比例
した電圧が発生する。ラダー抵抗群２２の各抵抗
の大きさはデジタル信号入力端子群２０の各端子
の重み付けに比例した値でなければならない。２
６は演算増幅器である。

第３図は第２図に示したＤ／Ａコンバータにお
ける電子スイツチの構成回路例であつて、トラン
ジスタ３１は入力端子３０に加えられたデジタル
信号を基準電圧源３２近くの振幅まで増幅し、ト
ランジスタ３３，３４を飽和領域まで駆動する結
果、ラダー抵抗３５の端子は基準電圧源３２の電
位と接地電位３６との間で切換えられる。

荷重抵抗と電子スイツチを用いた電流加算型
Ｄ／Ａコンバータは、その精度を決定する要素と
して、ラダー抵抗値の相対誤差と、電子スイツチ
におけるトランジスタの飽和電圧の相対的な差等
があげられる。これらの要素は比較的電源電圧が
高く10ボルト以上の場合には良好な動作を得るこ
とができるが、時計の如く1.3ボルト乃至３ボル
ト程度の低い電圧での動作においては半導体素子
の動作電圧マージンが小さく、トランジスタの飽
和電圧のバラツキが精度に及ぼす影響が相対的に
大となる。また低い電圧では演算増幅器２６の直
線性も悪化する結果、低い電源電圧で精度よく安
定に動作するＤ／Ａコンバータは製造が困難であ
る。

第４図は第１図９に示した電力増幅器の回路例
であつて従来用いられているＢ級増幅器である。
Ｂ級増幅器はＡ級増幅器に比して回路能率がすぐ
れているが、反面トランジスタをカツトオフ点近
くまで動作するためクロスオーバー歪を発生す
る。電源電圧が低い場合トランジスタのベース・
コレクタ間電圧を変化せしめたときのコレクタ電
流特性における非直線領域は電源電圧及び増幅器
の最大出力電圧に比して相対的に増大する結果、
増幅器の歪特性は著しく劣化するのみならず、微
小振幅の信号は伝達されない等の不都合が発生す
る。この欠点をおぎなうためには従来はバイアス
電流を流すことによつてトランジスタの動作点を
直線領域に偏移して用いることが行なわれてい
る。このことは消費電流の増大をもたらし、Ｂ級
増幅器の利点である高能率性を著しく損う結果と
なる。第４図は従来用いられているＢ級増幅器の
回路例であつて、４０は前置増幅用のトランジス
タ、４１，４２はバイアス調整の為のダイオー
ド、及び可変抵抗であつて、４３，４４は出力ト
ランジスタ、４５は発音体である。

第５図は正弦波出力を例にとつたクロスオーバ
ー歪の説明図であつて、５０は無歪の正弦波、５
１，５２はクロスオーバー歪を有する出力を示し
ている。

第６図は本発明の実施例を示すブロツク図であ
つて、制御回路１、入力装置２、時計回路３、
ROM４，５及び音声合成回路６の動作は第１図
に示した従来用いられている音声発生装置と同じ
である。１１はパルス幅変調回路であつて、音声
合成回路６より入力するデジタル音声データに基
づいて、くり返し周期が一定であつてパルス幅が
デジタル入力データに比例したパルス列を発生す
る。パルス列はデジタルデータの極性によつて
正、負各々独立した２系統のものでもよく、正、
負の電圧振幅のものでもよい。１２はパルス幅増
幅器であつて、パルス幅変調回路１１の出力によ
つて発音体１０を正及び負のパルス電圧で駆動す
る。１３は高域遮断フイルタであつて、標本化雑
音、おり返し雑音を除去すると同時に高周波電力
が発音体に流入しなにようにする。パルス幅変調
回路１１の入力と、発音体１０に流れる電流に着
目すると、デジタル信号がアナログ信号に変換さ
れている。点線で囲つたブロツク１４はデジタル
音声データをパルス信号に変換する機能を有す
る。駆動は出力電圧の実効値の大きくとれる
BTL接続を用いている。

本発明では周期が一定であつてパルス幅がデジ
タルデータ値に比例するパルスを発生し、これを
発音体に加えることにより、発音体にはアナログ
音声電流が流れる。

第７図は本発明に用いるパルス幅変調波形７０
と、電圧又は電流変換型のＤ／Ａコンバータ出力
７１とを図示したものであつて、デジタルデータ
の数値とパルス幅変調回路の出力パルス幅が順次
比例した関係にあることを示している。

第８図はデジタルデータとして正弦波を量子
化、標本化したものを用いた場合を例にとつた。
パルス幅変調回路出力電圧波形の周波数スペクト
ル図である。第８図において、８０は原正弦波の
周波数成分すなわち信号電圧であつて、８１はパ
ルスのくり返し周波数成分の電圧、８３，８５は
パルスの高周波成分の電圧を示し、８２，８４，
８６はパルスの周波数８１、及びその高調波成分
８３，８５の両側に原正弦波周波数分離れて発生
する側帯波の電圧である。８７は量子化雑音成分
であつて信号電圧８０との比はデジタルデータの
量子数によつて定まる。量子化を８ビツト、すな
わち127の等間隔で行なつた場合信号電圧／雑音
電圧比は約50デシベルである。パルス幅のくり返
し周波数９１を信号の周波数９０の２倍以上に選
択することによつてパルスのくり返し周波数９１
の下側に生ずる側帯波周波数９２は信号の周波数
９０とが重なり合うことはない。したがつてカツ
ト・オフ周波数がパルスのくり返し周波数９１の
２分の１以下でかつ信号の周波数９０以上である
高域遮断フイルターを用い、その入力として前述
のパルス幅変調回路出力を用いるならば、該高域
遮断フイルターの出力には信号成分のみが現われ
る。

第９図は本発明の警報音発生回路が発する音声
の帯域と高域遮断フイルタ、パルス幅変調回路出
力のパルスのくり返し周波数の関係を図示したも
のである。１００は信号の帯域、１０１はフイル
タの特性図、１０２はパルスのくり返し周波数の
２分の１である。各々の周波数の関係は、信号帯
域フイルタのカツトオフ周波数パルスのくり
返し周波数、でなければならない。

第１０図は本発明に用いるパルス増幅回路の実
施例であつて、イはパルス幅変調回路出力波形例
でロはトランジスタを用いた回路例、ハはその等
価回路である。第１０イにおいて１１０は信号波
形であつて１１１は信号の論理（０）値、１１２
は信号の論理（＋１）値、１１３は信号の論理
（−１）値を表わしている。１１４，１１５は
（＋１）信号、（−１）信号を分離したものであつ
てロに示すパルス増幅回路例の入力端子、１２
０，１２１に加えられる電圧波形である。１２２
は電源１２３〜１２６はスイツチング・トランジ
スタ、１２７は発音体等の負荷である。ハはパル
ス増幅回路の等価回路であつて、スイツチ１３３
〜１３６はトランジスタ１２３〜１２６に相当す
る。以下等価回路によつてその動作を説明する
と、通常の状態、すなわち第１０図イに示す信号
の論理（０）値のとき、スイツチ１３３，１３４
は開、スイツチ１３５，１３６は閉の状態にあつ
て負荷１２７の両端は短絡されている。論理値
（＋１）の信号が入力されるとスイツチ１３３，
１３５の状態が反転し１３３は閉、１３５は開と
なる結果負荷１２７には１３８で示した矢印の方
向向の電圧が加わる。同様に論理値（−１）の信
号が入力されるとスイツチ１３４，１３６が反転
し矢印１３９で示した方向の電圧が加わる結果、
負荷１２７に端子には第１０図１１０で示した電
圧が印加される。

第１１図は本発明に用いるフイルタについて説
明したものであつてイは逆Ｌ型フイルタ、ロは直
列型フイルタ、ハは並列型フイルタを示してい
る。１４０はパルス幅変調回路出力を増幅するパ
ルス増幅回路、１４１は発音体、１４２は高域遮
断フイルタ、１４３，１４４はフイルタ１４２を
構成する直列インピーダンス要素、並列インピー
ダンス要素である。本発明にフイルタを用いる目
的はパルス幅変調回路出力波形電圧源を駆動源と
して発音体１４１に音声電流のみを流すことであ
り、かつ回路全体に流れる電流を最小ならしめ
る、すなわちパルスのくり返し成分等の電流を最
小にすることである。したがつてフイルタ回路１
４２は電源１４０から見て入力インピーダンスが
音声周波数領域で低く、パルスのくり返し成分等
の高周波領域で高い回路が適し、かつ電流の分岐
路をもたない構成ロが最適である。直列インピー
ダンス素子１４３としてはチヨーク・コイル等の
インダクタンス素子が適している。

第１２図は第１１図ロに示した回路のパルス増
幅器１４０を２コの電池１５０，１５１及び３つ
の接点１５２、〜１５４を有するスイツチ１５５
により構成した等価回路と直列インピーダンス素
子１４３としてチヨーク・コイル１５６を用いた
動作説明図である。スイツチの接点１５２〜１５
４は第１０図イ１１０に示したパルス幅変調回路
出力波形の論理値（＋１，０，−１）に対応して
接続される。例えば発音体１４１に流れる音声電
流が正の半サイクルでは１１０で示したパルスの
論理値は（０）と（＋１）を取り、スイツチ１５
５は接点１５３，１５２を切換り、負の半サイク
ルでは接点１５３，１５４が切換る。

第１３図は第１２図に示した回路の動作を説明
したもので、１６０はチヨーク・コイル１５６及
びスイツチ１５５の接続点電圧波形例であつて第
１０図イ１１０と同様のものである。１７０はチ
ヨーク・コイル１５６及び発音体１４１に流れる
音声電流波形例であつて、１６０に示した駆動電
圧波形がチヨーク・コイル１５６の作用によつて
積分されており、１６０の波形に含まれるパルス
のくり返し周波数成分等の実周波成分が減少して
いる様子がわかる。チヨーク・コイル１５６の電
流は１６０の波形における（＋１）又は（−１）
の期間充電され、（０）の期間放電されるが、パ
ルスのくり返し時間々隔がチヨーク・コイル１５
６、発音体１４１からなる回路の時定数より十分
短かければ、１７０に示した波形に含まれる高周
波成分は十分に減少する結果、波形１７０は１７
１に示す如くなめらかとなる。

第１４図はボイスコイルを有するダイナミツク
スピーカの一般的な等価回路図であつて、１８０
は電気回路、１９０は機械回路を示し、１８１は
ボイスコイル等のリアクタンス成分ｌ、１８２は
抵抗成分Ｒであつて、１９１，１９２，１９３は
機械系の質量、スチフネス、抵抗を表わす。

第１５図は一般的な発音体とチヨークコイルの
インピーダンス特性と出力音圧特性例を示し、２
００は発音体のインピーダンス、２０１はチヨー
クコイルのインピーダンス、２０２は発音体の出
力音圧特性である。発音体のインピーダンス特性
曲線２００のうち低周波領域２１０では第１４図
に示すボイスコイル抵抗１８２、高周波領域２１
１ではボイスコイルのリアクタンス１８１が支配
的であつて、発音体の使用可能周波数帯２１２で
は機械回路１９０のインピーダンス特性が支配的
である。低周波領域２１０、高周波領域２１１に
おいては機械回路１９０のインピーダンスも増大
するので発音体の出力音圧特性２０２は急激な減
衰を示し、この減衰率は電気的インピーダンス特
性２００の増加率より大きい。したがつて発音体
は電気的に電圧を入力として電流を出力とした高
域遮断フイルタの作用を有するとともに、機械的
にはボイスコイル電流により発生する力を入力と
し、振動面の速度を出力とする帯域通過型フイル
タの作用を有する。その結果第１２図に示す本発
明の回路から直列インピーダンス素子１５６を除
くこともできる。さらにまたパルス幅変調回路出
力におけるパルスのくり返し周波数を発音体の出
力帯域の２倍以上に選択することによつて、発音
体の出力音中からパルス幅変調によつて生ずる高
域の周波数を取り除くことができる。

第１６図は本発明に用いる第６図に示したパル
ス幅変調回路１１の構成例を示すブロツク図であ
つて、２２０は発振器であつて、その出力はカウ
ンタ２２１によつて計数される。カウンタ２２１
はその計数最大値と最小値の間を交互に往復する
出力を発生する機能を有するものであつて、例え
ばアツプダウンカウンタと制御ゲート及びフリツ
プ・フロツプによつて構成し、入力クロツク・パ
ルスを加算計数しその値が最大値に達すると制御
ゲート及びフリツプ・フロツプによつて減算計数
に切換り、その値が最少値に達すると再び加算計
数を行なうカウンタ回路であればよい。２２２は
データ・ラツチでデータバス２２３より入力され
たデータを保持する機能を有するものであつて、
２２４はデータ保持を制御する入力信号である。
マグニチユード・コンパレータ２２７はラツチ２
２２によつて保持されたデータ中のマグニチユー
ド・ビツトとカウンタ２２１の出力とを比較し、
カウンタ２２１の出力２２５の値がデータ２２６
より小のとき論理値(1)、大のとき論理値（０）の
パルス２２８をパルス分配器２２９に出力する。
カウンタ２２１の出力は発振器２２０の出力によ
つて一定時間毎に「１」づつ変化する結果、マグ
ニチユードコンパレータ２２７はデータラツチ２
２２の出力したデータの絶対値に比例した幅であ
つて、周期は発振器２２０の出力パルス幅にカウ
ンタ２２１の最大計数値と２を乗じた値であるパ
ルス列を発生し、パルス分配器２２９に出力す
る。パルス分配器２２９はデータのサインビツト
の値によつてパルス列を２つに分配する機能を有
し、その出力パルスは第１０図イの１１４，１１
５に相当する信号であつて第１０図ロに示す発音
体駆動回路の入力端子１２０及び１２１に入力す
る。

第１７図は本発明のパルス幅変調回路の構成回
路例であつて、点線で囲つたブロツク２５０，２
５１，２５２，２５３，２５４は第１６図におけ
る発振器２２０、カウンタ２２１、マグニチユー
ドコンパレータ２２７、データラツチ２２２、パ
ルス分配器２２９と同等である。２６０〜２６５
はフリツプ・フロツプであつてリツプル・カウン
タを構成する。２６６〜２７０はデータ・セレク
タであつて制御フリツプ・フロツプとして働く最
終段のフリツプ・フロツプ２６５の値によつて各
フリツプ・フロツプの相補的２出力の１つを選択
する。正出力Ｑが選択されるとデータ・セレクタ
２２６〜２７０は逐次加算する計数値を出力し、
補出力が選択されると逐次減算する計数値が出
力される。フリツプ・フロツプ３０５は発振器２
５０の出力パルス幅の1/2だけ遅らせてマグニチ
ユード・コンパレータ２５２の出力を保持するも
ので、カウンタ２５１の計数値が過渡的に発生す
る誤つた値による短いパルスを除去するものであ
る。３０８は発振器２５０の発振、停止を制御す
る入力、３０９はデータラツチ２５３の保持を制
御する入力であつて、例えば制御フリツプ・フロ
ツプ２６５の出力３１８、又は，３１９に接続し
て用いることもできる。３２０，３２１は本パル
ス幅変調回路の出力端子である。３１０〜３１５
はデータの入力端子であつて、音声のデジタル化
されたデータが入力される。

第１８図は第１７図に示すマグニチユード・コ
ンパレータ２５２の動作を説明した図であつて、
４００はカウンタ２５１の出力をアナログ的に図
示したもの、４０１〜４０３はデータクラツチ２
５３の出力データをアナログ的に図示したもので
ある。マグニチユードコンパレータ２５２の出力
波形４１０はカウンタ出力４００がデータ４０１
〜４０３より小のとき“１”、等しいか大のとき
“０”の論理値である結果、波形４１０の論理値
“１”である時間はデータラツチ２５３の出力デ
ータに比例する、すなわち４１０はデジタルデー
タ４０１〜４０３でパルス幅変調された波形であ
る。４０５，４０６はカウンター２５１の制御フ
リツプ・フロツプ２６４が“０”及び“１”に変
化するタイミングを示しており、４０５〜４０６
の期間では減算計数、４０６〜４０５の期間では
加算計数を行なう。第１８図の例においては、デ
ータラツチ２５３の出力データはカウンタ２５１
と同期しており、この動作を得るには制御フリツ
プ・フロツプの出力３１９をラツチ２５３の制御
入力３０９に接続すればよい。（第１７図参照） 第１９図は、第１７図に示すカウンタ２５１の
動作と、データラツチ２５３の動作が非同期であ
る場合のマグニチユードコンパレータ２５２の出
力波形を示す。４２０はカウンタ出力をアナログ
的に図示したもの、４３０〜４３５はデータラツ
チ２５３の出力データをアナログ的に図示したも
ので４４０はコンパレータ２５２の出力波形であ
る。第１９図における波形４２０，４３０〜４３
５，４４０から明らかなように、波形４２０の半
周期における出力波形４４０のパルス幅の総和
は、データ４３０〜４３５のうち、当該半周期中
にマグニチユードコンパレータ２５２に入力され
るものの最大値に相当するパルス幅と最小値に相
当するパルス幅の中間値であることがわかる。し
たがつて、カウンタ２５１の周期とマグニチユー
ドコンパレータ２５２に入力するデジタル・デー
タの周期が非同期であつても、第１６，第１７図
に記載する本発明のパルス幅変調回路の出力４４
０にはデジタル・データに対応するアナログ信号
成分が含まれるため、カウンタ２５１とデジタル
データの発生源である音声合成回路を独立した周
波数系で用いてもよい。カウンタ２５１の周期が
データの変化する周期より低い場合には、本回路
はカウンタ２５１の周波数の２分の１をカツトオ
フとするデジタル高域遮断フイルタの作用を有す
る。

第２０図は本発明のパルス幅変調回路の有する
補間作用について説明したものであつて、カウン
タ２５１とデジタル・データの出力は同期して変
化する場合の動作例である。４５０，４６０はカ
ウンタ２５１の出力及びデータラツチ２５３の出
力データ値をアナログ的に示したものであつて、
データ４６０はカウンタ出力４５０に同期し、
1.5倍の周期で変化する。４７０，４７１はデー
タの変化する瞬間であつて、４７０ではカウンタ
２５１は加算計数より減算計数に、４７１では減
算計数より加算計数に変化する。マグニチユード
コンパレータ２５２の出力４８０は、４７０と４
７１の間のカウンタ２５１の第１の切換り点４６
１近傍ではデータ４６２に相当する時間幅４８１
の対称形パルスを発生し、第２の切換り点４７１
では前半がデータ４６２に相当する時間幅４８
１、後半が新しいデータ４６３に相当する時間幅
４８２のパルスを発生する結果、パルス４８４の
幅はパルス４８３と４８５の和の２分の１の値と
なる。すなわち見かけ上デデータのサンプル・レ
ートが倍になる効果を有する。

以上説明した如く、本発明のパルス幅変調回路
を用いることによつて、時計等小型電気音響装置
に適した低電圧で安定に動作し、かつデータの補
間機能を有するＤ／Ａコンバータと電力能率のよ
い発音体駆動回路を得ることができる。

【図面の簡単な説明】

第１図は従来の音声時計の構成例を示すブロツ
ク図、第２図は従来のＤ／Ａコンバータの構成例
を示す回路図、第３図は従来用いられている電子
スイツチの構成例を示す回路図、第４図は従来用
いられているＢ級増幅器の構成例を示す回路図、
第５図はクロスオーバー歪をともなつた第４図に
示読Ｂ級増幅器の出力波形図、第６図は本発明に
よる音声時計のブロツク図、第７図はパルス幅変
調波形の説明図、第８図はパルス幅変調波形の周
波数スペクトル図、第９図は音声、フイルタ・パ
ルスくり返し周波数の周波数関係を示す説明図、
第１０図イ，ロ，ハはパルス幅変調波形例とパル
ス増幅回路図、第１１図イ，ロ，ハ第１２図はフ
イルタの構成例を示す説明図、第１３図はパルス
幅変調波形と音声電流の説明図、第１４図は発音
体の等価回路図、第１５図は発音体インピーダン
ス及び出力音圧特性図、第１６図は本発明の実施
例であるパルス幅変調回路の構成例を示すブロツ
ク図、第１７図は本発明の一実施例を示すパルス
幅変調回路図、第１８図，第１９図，第２０図は
第１６図，第１７図記載の実施例におけるパルス
幅変調回路の動作説明図である。 １…制御回路、２…入力装置、３…時計回路、
４，５…ROM、６…音声合成回路、７…Ｄ／Ａ
コンバータ、８，１３，１４２…高域遮断フイル
タ、１１…パルス幅変調回路、１２…パルス幅増
幅器、２２１，２５１…カウンタ、２２２，２５
３…データラツチ、２２７，２５２…マグニチユ
ードコンパレータ、２２９，２５４…パルス分配
器。

Claims (1)

【特許請求の範囲】
1. １ 時計機構、デジタル記憶素子、デジタル音声
   発生回路および電気―機械変換器として発音体を
   備えた音声時計であつて、デジタル音声発生回路
   は、デジタル信号値に応じてパルス幅変調された
   パルス列を出力するパルス幅変調回路と、該出力
   パルス列を増幅するパルス増幅器から構成されて
   発音体を駆動するものにおいて、パルス幅変調回
   路は、音声デジタル信号のラツチ回路と、出力が
   増加と減少を繰り返す計数回路と、該ラツチ回路
   出力と該計数回路出力を比較し大小関係に応じて
   ２値信号を出力する数値比較回路と、該音声デジ
   タル信号の符号データに応じて該比較回路出力を
   ２個の出力端子に分配する分配回路を備え、パル
   ス増幅器は該分配回路の出力を受ける２個の入力
   端子を備え、信号の入力する端子に応じて発音体
   駆動電流の方向が切り替わる構造であることを特
   徴とする音声時計。