JPH0260149A - Semiconductor package - Google Patents
Semiconductor packageInfo
- Publication number
- JPH0260149A JPH0260149A JP21297288A JP21297288A JPH0260149A JP H0260149 A JPH0260149 A JP H0260149A JP 21297288 A JP21297288 A JP 21297288A JP 21297288 A JP21297288 A JP 21297288A JP H0260149 A JPH0260149 A JP H0260149A
- Authority
- JP
- Japan
- Prior art keywords
- metal case
- sealing resin
- semiconductor element
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 239000011347 resin Substances 0.000 claims abstract description 55
- 229920005989 resin Polymers 0.000 claims abstract description 55
- 238000007789 sealing Methods 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 31
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910000679 solder Inorganic materials 0.000 abstract description 14
- 238000012360 testing method Methods 0.000 abstract description 12
- 230000007547 defect Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 230000000149 penetrating effect Effects 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000008016 vaporization Effects 0.000 abstract 1
- 238000009834 vaporization Methods 0.000 abstract 1
- 229920000954 Polyglycolide Polymers 0.000 description 10
- 235000010409 propane-1,2-diol alginate Nutrition 0.000 description 10
- 239000004033 plastic Substances 0.000 description 8
- 229920003023 plastic Polymers 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000011342 resin composition Substances 0.000 description 4
- 239000002390 adhesive tape Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 239000004945 silicone rubber Substances 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- -1 but in recent years Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 235000012771 pancakes Nutrition 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical group FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、PCACピングリッドアレイ)パンケージ
などの半導体パッケージに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to semiconductor packages such as PCAC (pin grid array) pancages.
ICチップなどの半導体素子の大型化や多ピン化に対応
した新しい半導体パッケージとして、PGA型パッケー
ジが実用化されている。これまで、PGA型パッケージ
は、セラミックで気密封止したものが主流を占めている
が、近年、プリント配線板加工を応用したプラスチック
PGA型の半導体パッケージが開発されてきている。A PGA type package has been put into practical use as a new semiconductor package that is compatible with the increasing size and increased number of pins of semiconductor elements such as IC chips. Until now, the mainstream of PGA type packages has been those hermetically sealed with ceramic, but in recent years, plastic PGA type semiconductor packages have been developed using printed wiring board processing.
初期のプラスチックPGA型パッケージは、第6図また
は第7図に示すようなものであった。第6図に示すプラ
スチックPGA型パッケージは、半導体素子2およびボ
ンディングワイヤ3周辺を封止樹脂7で覆って樹脂封止
したものである。第7図に示すプラスチックPGA型パ
ッケージは、半導体素子2およびボンディングワイヤ3
をキャップ12で覆い、このキャップ12を接着樹脂2
7で基板(プラスチックPGA基板)1に接着すること
により気密封止したものである。Early plastic PGA type packages were as shown in FIG. 6 or 7. The plastic PGA type package shown in FIG. 6 is one in which the semiconductor element 2 and the bonding wires 3 are covered with a sealing resin 7 and sealed with the resin. The plastic PGA type package shown in FIG. 7 includes a semiconductor element 2 and bonding wires 3.
is covered with a cap 12, and this cap 12 is covered with an adhesive resin 2.
It is hermetically sealed by adhering it to the substrate (plastic PGA substrate) 1 at step 7.
最近では、耐湿性の向上などの理由から、第5図にみる
ように、リッド(LID)と呼ばれる金属製ケースを用
いた半導体パッケージが主流になりつつある。このプラ
スチックPGA型パッケージは、表面に導体回路(以下
「電路」と言う)4・・・およびその上に絶縁層5が形
成されているとともに、裏面から前記電路4・・・とス
ルホール13・・・を介して電気的に接続されたり−ド
ピン6・・・が多数出ている基板1の表面に半導体素子
2を搭載し、この半導体素子2と前記電路4・・・とを
ボンディングワイヤ3・・・で電気的に接続して、これ
ら基板1の表面と端面、半導体素子2、ボンディングワ
イヤ3・・・を金属製ケース28の中の封止樹脂7で封
止したものである。Recently, semiconductor packages using a metal case called a lid (LID) have become mainstream, as shown in FIG. 5, for reasons such as improved moisture resistance. This plastic PGA type package has a conductor circuit (hereinafter referred to as "electrical path") 4 on the front surface and an insulating layer 5 formed thereon, and the electrical circuit 4 and through hole 13 from the back surface. A semiconductor element 2 is mounted on the surface of a substrate 1 on which a large number of doped pins 6 are electrically connected via bonding wires 3 and 4. . . , and the surface and end surface of the substrate 1, the semiconductor element 2, the bonding wire 3 . . . are sealed with a sealing resin 7 in a metal case 28.
第5図に示す半導体パッケージは、第6図や第7図にそ
れぞれ示す初期のパッケージに比べて、耐湿性が飛躍的
に向上した。しかし、この半導体パッケージでは、長時
間の高温高湿試験の後に半田リフローまたは半田デイツ
プ試験を行うと、金属製ケースと封止樹脂との間に隙間
が生じ、ケースが浮いたり、楔端な場合には剥離したり
するという不良が発生することがあり、その解決が望ま
れていた。The semiconductor package shown in FIG. 5 has dramatically improved moisture resistance compared to the initial packages shown in FIGS. 6 and 7, respectively. However, with this semiconductor package, when a solder reflow or solder dip test is performed after a long time high temperature and high humidity test, a gap is created between the metal case and the sealing resin, causing the case to float or become wedged. In some cases, defects such as peeling occur, and a solution to this problem has been desired.
そこで、この発明は、金属製ケースの浮き、剥離などに
よる不良の少ない半導体パッケージを提供することを課
題とする。Therefore, an object of the present invention is to provide a semiconductor package with fewer defects due to lifting, peeling, etc. of the metal case.
発明者らは、上記課題を解決するため、金属製ケースの
封止樹脂からの浮き、剥離が生じる原因を探った結果、
長時間の高温高湿試験の間に徐々に金属製ケースと封止
樹脂との界面に水が侵入し、その後の半田リフローまた
は半田デイツプ試験時の熱によって、前記水が水蒸気と
なって膨張し、金属製ケースと封止樹脂との間に隙間を
生じさせていたことを見出した。これは、一般の封止樹
脂は、エポキシ樹脂やポリイミド樹脂などからなる基板
および絶縁層との密着力が強いため、それらとの界面か
らの水の侵入が非常に遅いのに対し、アルミニウムなど
の金属製ケースとの密着力が比較的弱く、その界面から
の水の侵入もやや速くなるために、金属製ケースと封止
樹脂との間に水が毛管凝縮しやすくなっているからであ
ると考えられる。In order to solve the above problem, the inventors investigated the cause of lifting and peeling of the metal case from the sealing resin.
During the long-term high-temperature, high-humidity test, water gradually enters the interface between the metal case and the sealing resin, and the water expands into water vapor due to the heat during the subsequent solder reflow or solder dip test. It was discovered that a gap was created between the metal case and the sealing resin. This is because ordinary sealing resins have strong adhesion to substrates and insulating layers made of epoxy resins, polyimide resins, etc., so water intrusion from the interface with them is very slow, whereas with aluminum etc. This is because the adhesion to the metal case is relatively weak, and water infiltrates from that interface a little faster, making it easier for water to condense in capillaries between the metal case and the sealing resin. Conceivable.
他方、4方向フラツトパツケージ(QFP)では、リー
ドフレームと封止樹脂との界面に侵入した水が半田リフ
ローの際に水蒸気となって膨張し、その界面の剥離や封
止樹脂のふくれ、クラックなどが問題となっている。こ
の問題の解決法の1つとして、半導体素子がダイボンデ
ィングされているリードフレームの裏面が露出するよう
に、パッケージの裏面の封止樹脂に孔(vent ho
le )を開ける方法が提案されている([日経エレク
トロニクスJ 1987.11.16 (隘434)第
187〜200頁、Fukuzawa、 1. et
al、、 Re1iabilityPhysics+
23rd Annual Proceedings+
p、192−197、 Mar、 1985.)。この
方法によれば、リードフレームと封止樹脂との界面に侵
入した水を、半田リフローの際に水蒸気となる時に裏面
の孔から逃がすことができ、これにより、その問題を解
決している。On the other hand, in a four-way flat package (QFP), water that enters the interface between the lead frame and the sealing resin expands as water vapor during solder reflow, resulting in peeling of the interface, blistering of the sealing resin, and cracks. etc. have become a problem. One solution to this problem is to create a hole in the sealing resin on the back side of the package so that the back side of the lead frame to which the semiconductor element is die-bonded is exposed.
A method has been proposed to open (Nikkei Electronics J 1987.11.16 (434) pp. 187-200, Fukuzawa, 1. et
al,,Re1abilityPhysics+
23rd Annual Proceedings+
p, 192-197, Mar, 1985. ). According to this method, water that has entered the interface between the lead frame and the sealing resin can escape through the holes on the back surface when it becomes water vapor during solder reflow, thereby solving this problem.
発明者らは、この2つの問題点のメカニズムが類似して
いることを見出し、QFPでの解決法を金属製ケースを
用いた半導体パッケージに応用することを考えて研究を
行い、その結果、この発明を完成させた。The inventors found that the mechanisms of these two problems were similar, and conducted research to apply the QFP solution to semiconductor packages using metal cases. Completed the invention.
したがって、この発明にかかる半導体パンケージは、基
板に搭載された半導体素子をその上から覆う金属製ケー
スの封止樹脂と接する部分に、永遠がし孔(以下、単に
「孔」と言う)が設けられているものとされている。Therefore, in the semiconductor pancase according to the present invention, a permanent hole (hereinafter simply referred to as "hole") is provided in the part that contacts the sealing resin of the metal case that covers the semiconductor element mounted on the substrate from above. It is assumed that the
この発明にかかる半導体パッケージは、上記のように構
成されているので、金属製ケースと封止樹脂との界面に
侵入して凝縮した水が、半田リフローまたは半田デイツ
プ試験時などの加熱によって水蒸気となるときに、金属
製ケースに設けられた孔から逃げるようになっている。Since the semiconductor package according to the present invention is configured as described above, water that has entered the interface between the metal case and the sealing resin and condensed is converted into water vapor by heating during solder reflow or solder dip testing. When the metal casing is released, it escapes through a hole in the metal case.
このため、水の膨張によって、金属製ケースと封止樹脂
との界面に隙間が生じたり、剥離が生じたりすることが
低減されるのである。Therefore, the occurrence of a gap or peeling at the interface between the metal case and the sealing resin due to the expansion of water is reduced.
この発明に用いる金属製ケース(リッド(LID)とも
言う)は、いかなる形状、材質でもかまわないが、表面
が絶縁処理されているものが好ましい。たとえば、アル
マイト処理されたアルミニラムで作られたプラスチック
PGAのパンケージングに用いられるリッドが挙げられ
る。The metal case (also referred to as LID) used in this invention may be of any shape or material, but preferably has an insulating surface. Examples include lids used for pancaging plastic PGAs made of anodized aluminum laminate.
この発明では、金属製ケースに開けられる孔の形状は、
丸、長方形、星型などいかなる形状でも良い、前記孔の
個数は、1個以上いくつでもよい。また、2個以上の孔
を開ける場合には、すべての孔が同じ形状であってもよ
いが、互いに別々の形状であるなど複数の形状を組み合
わせてもよい前記孔の大きさは、特に限定するものでは
ないが、耐湿性の観点から、孔の面積の和が、金属製ケ
ースの表面の総面積(孔の面積も含む)の20%以下、
より好ましくは、5%以下にすることが好ましい。In this invention, the shape of the hole drilled in the metal case is
The holes may have any shape such as round, rectangular, or star-shaped, and the number of holes may be one or more. In addition, when two or more holes are made, all the holes may have the same shape, but the size of the holes may be a combination of shapes, such as different shapes. However, from the viewpoint of moisture resistance, the sum of the areas of the holes is 20% or less of the total area of the surface of the metal case (including the area of the holes),
More preferably, it is 5% or less.
前記孔の数および配置は、封止樹脂と接している部分で
あれば、特に限定するものではないが、耐湿性の観点お
よび水の侵入口に近い所で水蒸気を効率的に逃がすとい
う点から、半導体素子から遠く、水の侵入口に近いとこ
ろに、半導体素子を囲むように複数個、より好ましくは
4〜8個程開けるのが良い。なお、孔は、半導体素子の
上方に開けるのは好ましくない。孔の配置が半導体素子
の真上になっていると、界面に侵入した水が逃げにくい
ばかりでなく、孔から吸湿された水が半導体素子に到達
しやすくなるため、半導体パッケージの耐湿性が劣るお
それがある。封止樹脂が半導体素子を囲むだけであって
、同素子を完全には覆っていない場合には、同半導体素
子が孔を通して外部へ露出しないように、孔を形成する
のがよい、これは、半導体素子が孔を通して外部へ露出
していたのでは、封正にならないからである。The number and arrangement of the holes are not particularly limited as long as they are in contact with the sealing resin, but from the viewpoint of moisture resistance and the efficient escape of water vapor near the water inlet. It is preferable to open a plurality of holes, more preferably about 4 to 8 holes, in a place far from the semiconductor device and close to the water inlet so as to surround the semiconductor device. Note that it is not preferable to open the hole above the semiconductor element. If the holes are placed directly above the semiconductor element, not only will it be difficult for water that has entered the interface to escape, but water absorbed through the holes will more easily reach the semiconductor element, resulting in poor moisture resistance of the semiconductor package. There is a risk. When the sealing resin only surrounds the semiconductor element and does not completely cover the element, it is preferable to form a hole so that the semiconductor element is not exposed to the outside through the hole. This is because if the semiconductor element is exposed to the outside through the hole, it will not be sealed.
第2〜4図は、それぞれ、この発明にかかる半導体パッ
ケージに用いる金属製ケース8の1例を表す。2 to 4 each represent an example of the metal case 8 used in the semiconductor package according to the present invention.
第2図に示す金属製ケース8は、四角形の形をしていて
、4つの孔9・・・がその四隅(対角位置)に設けられ
ている。これらの孔9・・・は、いずれも円形で同じ大
きさとされている。The metal case 8 shown in FIG. 2 has a rectangular shape, and four holes 9 are provided at its four corners (diagonal positions). These holes 9... are all circular and of the same size.
第3図に示す金属製ケース8も、四角形の形をしており
、4つの孔9・・・がその4つの対辺部分の中央内側に
設けられている。これらの孔9・・・は、いずれも四角
形で、同じ大きさとされている。The metal case 8 shown in FIG. 3 also has a rectangular shape, and four holes 9 are provided inside the center of the four opposite sides. These holes 9... are all rectangular and have the same size.
第4図に示す金属製ケース8も、四角形の形をしており
、8つの孔9・・・がその4つの対辺部分の中央内側お
よび四隅に設けられている。8つの孔9・・・のうち7
つは、いずれも円形で同じ大きさとされており、残りの
1つ(ひとつの隅にあるもの)は、四角形とされている
。このように、四隅の孔のうちのひとつの形状を他のも
のと異ならせておくと、半導体パッケージの向きを判別
するときの目印となり、向き判別用の小突起などを設け
る必要がなくなる。The metal case 8 shown in FIG. 4 also has a rectangular shape, and eight holes 9 are provided inside the center and at the four corners of its four opposite sides. 7 of 8 holes 9...
All of them are circular and of the same size, and the remaining one (the one in one corner) is square. In this way, if the shape of one of the four corner holes is made different from the others, it becomes a mark for determining the orientation of the semiconductor package, and there is no need to provide a small protrusion or the like for orientation determination.
孔を設ける位置は、金属製ケースの縁と、封止される半
導体素子の端に対面する金属製ケースの部分とのケース
の沿面距離の中間地点よりも縁よりにあることが好まし
いが、この位置に限定するものではない。The hole is preferably located closer to the edge than the midpoint of the creepage distance between the edge of the metal case and the part of the metal case facing the edge of the semiconductor element to be sealed. It is not limited to location.
封止樹脂としては、いかなる樹脂を用いてもよく、特に
限定するものではないが、液状の半導体封止用樹脂(樹
脂組成物)を用いるのが好ましい。また、孔に臨む部分
からのバルク吸湿を少なくするという点からは、吸湿性
の少ない封止樹脂を用いることが好ましい。なお、封止
樹脂は、半導体素子およびそのボンディング材料を覆う
ものと、基板と金属製ケースとの接合を行うものとが、
同じであってもよいが、別種のものであってもよい。封
止樹脂で、半導体素子を囲み、基板と金属製ケースとの
接合を行う場合には、封止樹脂として、B−ステージ化
された樹脂シートを用いるようであってもよい。As the sealing resin, any resin may be used, and although it is not particularly limited, it is preferable to use a liquid semiconductor sealing resin (resin composition). Furthermore, from the viewpoint of reducing bulk moisture absorption from the portion facing the hole, it is preferable to use a sealing resin with low hygroscopicity. In addition, the sealing resin is divided into two types: one that covers the semiconductor element and its bonding material, and one that joins the substrate and the metal case.
They may be the same, or they may be of different types. When the semiconductor element is surrounded by a sealing resin and the substrate and the metal case are bonded to each other, a B-staged resin sheet may be used as the sealing resin.
この発明にかかる半導体パッケージは、たとえば、つぎ
のようにして作製されるが、この作製方法に限定するも
のではない。第1図にみるように、半導体素子(半導体
チップ)2のパッド(図示されず)をボンディング材料
(この実施例では、ボンディングワイヤ3・・・)で基
板1上の電路4・・・と電気的に接続し、半導体素子2
を基板1に搭載する。電路4・・・にはスルホール13
川を介してり一ドビン6・・・が電気的に接続されてい
る。リードピン6・・・は、基板1の裏面から突出して
いる。半導体素子2への入出力はリードピン6・・・を
介してなされる。次に、半導体素子2およびボンディン
グ材料の周辺をデイスペンサ等を用いて封止樹脂7で覆
い、他方、開口部が上向きとなるようにして載置した金
属製ケース8の中にも液状の封止樹脂7を入れておき、
基板1をその封止樹脂7で覆われた側が下を向くように
してケース8内の封止樹脂7に押しつけるか、または、
自重で沈ませるかして、基板1とケース8を一体化する
。この後、その状態でまたは上下逆様にして封止樹脂7
の硬化を行い、基板lと金属製ケース8とを接合、固着
し、半導体素子を封止した半導体パッケージを得る。The semiconductor package according to the present invention is manufactured, for example, in the following manner, but the manufacturing method is not limited to this. As shown in FIG. 1, pads (not shown) of a semiconductor element (semiconductor chip) 2 are connected to electrical circuits 4 on a substrate 1 using bonding material (bonding wires 3 in this embodiment). connected to the semiconductor element 2
is mounted on board 1. Through hole 13 for electric line 4...
The rivers 6 and 6 are electrically connected via the river. The lead pins 6 protrude from the back surface of the substrate 1. Input/output to the semiconductor element 2 is performed via lead pins 6 . Next, the area around the semiconductor element 2 and the bonding material is covered with sealing resin 7 using a dispenser or the like, and liquid sealing is also applied inside the metal case 8 placed with the opening facing upward. Add resin 7 and
Press the substrate 1 against the sealing resin 7 in the case 8 with the side covered with the sealing resin 7 facing downward, or
The board 1 and the case 8 are integrated by letting them sink under their own weight. After that, in that state or upside down, sealing resin 7
The substrate 1 and the metal case 8 are bonded and fixed together to obtain a semiconductor package in which the semiconductor element is sealed.
あるいは、基板1をその半導体素子搭載面を上向きにし
た状態で、基板1上に液状の封止樹脂を載せ、その上か
ら金属製ケース8を被せて押しつけ、一体化するように
してもよい。封止樹脂7は、半導体素子2を囲むように
して金属製ケース8と基板1とを接合して同素子2を封
止すやのであれば、第1図にみるように、ケース8と基
板1との間を完全に満たしている必要はない。Alternatively, with the semiconductor element mounting surface of the substrate 1 facing upward, a liquid sealing resin may be placed on the substrate 1, and the metal case 8 may be placed on top of the liquid sealing resin and pressed to integrate the resin. If the metal case 8 and the substrate 1 are to be bonded together so as to surround the semiconductor element 2 and the element 2 is to be sealed, the sealing resin 7 is used to seal the semiconductor element 2 between the case 8 and the substrate 1, as shown in FIG. It is not necessary to completely fill the space between.
基板は、樹脂または樹脂組成物を用いたもの、セラミッ
クからなるものなどが適宜選択されて用いられる。樹脂
または樹脂組成物を用いて作った基板を用いる場合には
、半導体素子搭載部分の背面に、金属箔などの金属の薄
層を設けるようにすると、基板を貫いて水が侵入するの
を防ぐことができる。なお、基板は、第1図に示すごと
(平板な形状であってもよいが、半導体素子搭載部分が
窪んでキャビティーとなっているようなものであっても
よい。The substrate is appropriately selected and used, such as one made of resin or a resin composition, or one made of ceramic. When using a substrate made of resin or a resin composition, providing a thin layer of metal such as metal foil on the back side of the semiconductor element mounting area will prevent water from penetrating through the substrate. be able to. The substrate may have a flat shape as shown in FIG. 1, but may also have a cavity in which the semiconductor element mounting portion is depressed.
半導体素子と基板の電路とのボンディング方法は、ワイ
ヤボンディング、バンプなどを用いるワイヤレスボンデ
ィングなど特に限定はない。The bonding method between the semiconductor element and the circuit on the substrate is not particularly limited, and may be wire bonding, wireless bonding using bumps, or the like.
なお、半導体パンケージを製造する際に、金属製ケース
の孔から液状の封止樹脂が漏れだして、充填不良や、外
観不良を起こさないようにするため、前記孔は、封止樹
脂の硬化または冷却固化が終了するまで塞いでおくこと
が好ましい。たとえば、封止樹脂硬化時の熱、たとえば
160℃、に耐える材質の粘着テープを貼って孔をふさ
いでおき、封止樹脂を金属製ケースに入れるのである。Note that when manufacturing semiconductor pancakes, in order to prevent liquid sealing resin from leaking out of the holes in the metal case and causing poor filling or poor appearance, the holes should be filled with hardened or hardened sealing resin. It is preferable to close the container until cooling and solidification are completed. For example, the hole is covered with an adhesive tape made of a material that can withstand the heat generated when the sealing resin hardens, such as 160° C., and the sealing resin is placed in a metal case.
あるいは、耐熱性があって、離型性の良いフィルム、シ
ートまたは板など−たとえば四フッ化エチレン樹脂(テ
フロンの商標で市販されているものなど)゛シート、シ
リコーンゴムシート、TPX板、ラップシート、離型剤
を塗布した金属製の板など−を両面テープまたは粘着テ
ープなどで貼っておいてもよい。そして、封止樹脂の硬
化または固化が終了した後に剥がすのである。Alternatively, films, sheets, or plates that are heat resistant and have good release properties, such as tetrafluoroethylene resin sheets (such as those sold under the trademark Teflon), silicone rubber sheets, TPX plates, and wrap sheets. Alternatively, a metal plate or the like coated with a release agent may be attached using double-sided tape or adhesive tape. Then, it is peeled off after the sealing resin is cured or solidified.
なお、この発明は上記実施例に限らない。Note that the present invention is not limited to the above embodiments.
以下に、この発明のより具体的な実施例および比較例を
示すが、この発明は下記実施例に限定されない。なお、
下記実施例1〜5では、封止樹脂を入れる前に、金属製
ケースの孔にシリコーンゴムの粘着テープを貼っておき
、硬化終了後、そのテープを剥がした。More specific examples and comparative examples of the present invention are shown below, but the present invention is not limited to the following examples. In addition,
In Examples 1 to 5 below, a silicone rubber adhesive tape was applied to the hole in the metal case before the sealing resin was put in, and the tape was peeled off after curing.
一実施例1−
半導体素子としてC−MO3素子を用い、基板として6
4ビンのプラスチックPGA基板を用い、金属製ケース
(リッド)として表面をアルマイト処理したアルミニウ
ム製ケースを用いた。Example 1 - A C-MO3 element is used as the semiconductor element, and 6
Four bottles of plastic PGA substrates were used, and an aluminum case whose surface was anodized was used as the metal case (lid).
封止樹脂として、第1表に示す配合のエポキシ樹脂組成
物を用いた。As the sealing resin, an epoxy resin composition having the formulation shown in Table 1 was used.
第1図にみるように、半導体素子2を基板1にグイボン
ディングし、ボンディングワイヤ3・・・で基板1表面
の電路4・・・とボンディングした。電路4・・・は、
このボンディング部分を除き、絶縁N5で覆われていた
。リードビン6・・・は、スルホール13・・・に打ち
込んで基板1裏面から突出させた。As shown in FIG. 1, the semiconductor element 2 was firmly bonded to the substrate 1, and bonded to the electric circuits 4 on the surface of the substrate 1 using bonding wires 3. Electric line 4... is
Except for this bonding part, it was covered with insulation N5. The lead bins 6 were driven into the through holes 13 to protrude from the back surface of the substrate 1.
基板1表面に搭載した半導体素子2付近をボンディング
ワイヤ3・・・とともに、第1表に示す配合の封止樹脂
(2液性工ポキシ樹脂組成物)7で覆うとともに、その
上から第2図に示す構造の金属製ケース8で覆うように
して一体化し、封止樹脂7を硬化させて半導体パッケー
ジを得た。The vicinity of the semiconductor element 2 mounted on the surface of the substrate 1 is covered with the bonding wires 3... with a sealing resin (two-component poxy resin composition) 7 having the composition shown in Table 1, and from above the sealing resin shown in FIG. A semiconductor package was obtained by covering and integrating the semiconductor package with a metal case 8 having the structure shown in FIG.
一実施例2〜5および比較例−
実施例1において、金属製ケースとして第2表に示す構
造のものを用いたこと以外は、実施例1と同様にして半
導体パッケージを得た。Examples 2 to 5 and Comparative Example A semiconductor package was obtained in the same manner as in Example 1, except that the metal case having the structure shown in Table 2 was used.
各実施例および比較例の半導体パッケージについて、サ
ンプル数を各試験ごとに50個ずつとして、吸湿後の外
観不良、および、耐湿性を調べた、外観不良は、85℃
で85%RHの雰囲気中で100時間処理した後に半田
デイツプ10秒間の試験を行って、金属製ケースの浮き
または剥離不良の有無を見た。耐湿性は、121℃で2
気圧のプレッシャークツカー試験(PCT)を行い、不
良率50%となる時間を見た。結果を第2表に示した。For the semiconductor packages of each example and comparative example, the number of samples was 50 for each test, and appearance defects after moisture absorption and moisture resistance were investigated.
After processing in an atmosphere of 85% RH for 100 hours, a solder dip test was conducted for 10 seconds to check for lifting of the metal case or poor peeling. Moisture resistance is 2 at 121℃
A pressure test (PCT) was conducted to determine the time required for the failure rate to reach 50%. The results are shown in Table 2.
第
表
第
表
第2表かられかるように、実施例1〜5は比較例に比べ
て、加湿後の半田デイツプ試験に□よるケースの外観不
良率が飛躍的に減少している。実施例1〜5は比較例に
比べて耐湿性もほぼ変わらないのがわかる。さらに、第
2表から、最も好ましい金属製ケースの形は、実施例4
で用いたものであることがわかる。上記実施例1〜5お
よび比較例の結果から、下記■〜■もわかる。As can be seen from Table 2, in Examples 1 to 5, the appearance defect rate of the cases due to □ in the solder dip test after humidification was dramatically reduced compared to the comparative example. It can be seen that the moisture resistance of Examples 1 to 5 is almost the same as that of the comparative example. Furthermore, from Table 2, the most preferable shape of the metal case is Example 4.
It can be seen that it was used in From the results of Examples 1 to 5 and Comparative Example above, the following items 1 to 2 can also be understood.
■ 孔の合計面積が同じならば、孔の数を多くして、半
導体素子から遠い位置に分散して配置することが好まし
い。(2) If the total area of the holes is the same, it is preferable to increase the number of holes and arrange them in dispersed locations far from the semiconductor element.
■ 孔の数および配置が同じならば、孔の合計面積の小
さい方がPCTの結果良好であり、合計面積の大きい方
がケースの浮き、剥離が少ない。(2) If the number and arrangement of holes are the same, the smaller the total area of the holes, the better the PCT results, and the larger the total area, the less the case lifts and peels.
■ 孔の数および合計面積が同じならば、半導体素子か
ら遠い位置に配置することが好ましい。(2) If the number of holes and the total area are the same, it is preferable to arrange them at a position far from the semiconductor element.
この発明にかかる半導体パッケージは、以上に説明した
ようなものであるので、長時間の高温高湿試験後の半田
リフローまたは半田デイツプ試験などによって発生する
ことがある、金属製ケースが浮い、たり、剥離したりす
る不良の極めて少ないものとなっている。Since the semiconductor package according to the present invention is as described above, the metal case may float, which may occur during solder reflow or solder dip tests after long-term high-temperature, high-humidity tests. There are extremely few defects such as peeling.
第1図はこの発明にかかる半導体パッケージの1実施例
を表す断面図、第2〜4図はそれぞれこの発明に用いる
金属製ケースの別々の1例を表す平面図、第5図は従来
の金属製ケースを用いた半導体パッケージの1例を表す
断面図、第6図および第7図はそれぞれ従来の半導体パ
ッケージの1例を表す断面図である。
1・・・基板 2・・・半導体素子 4・・・電路 7
・・・封止樹脂 8・・・金属製ケース 9・・・孔代
理人 弁理士 松 本 武 彦
第2図
第5図
第6図
第7図
3゜
4゜
円[糸売ネ■jエミーF(0肩υ
昭和63年10月
半導体パッケージ
補正をする者
事件との関係 特許出願人
住 所 大阪府門真市大字門真1048番地
名 称(583)松下電工株式会社
代表者 (塘輔役三 好 俊 夫FIG. 1 is a cross-sectional view showing one embodiment of a semiconductor package according to the present invention, FIGS. 2 to 4 are plan views showing separate examples of metal cases used in this invention, and FIG. 5 is a conventional metal case. FIG. 6 and FIG. 7 are cross-sectional views each showing an example of a conventional semiconductor package. 1... Substrate 2... Semiconductor element 4... Electric circuit 7
... Sealing resin 8 ... Metal case 9 ... Agent Takehiko Matsumoto Figure 2 Figure 5 Figure 6 Figure 7 3゜4゜ Yen F (0 Shoulders υ Relationship with the October 1986 Semiconductor Package Amendment Case Patent Applicant Address 1048 Oaza Kadoma, Kadoma City, Osaka Name (583) Matsushita Electric Works Co., Ltd. Representative (Tosuke Yakumi Yoshi) Toshio
Claims (1)
ースで覆われ、前記基板と金属製ケースとの間のうち少
なくとも前記半導体素子を囲む部分に封止樹脂を介在さ
せるようにして前記半導体素子が封止されている半導体
パッケージにおいて、前記金属製ケースの前記封止樹脂
と接する部分には、水逃がし孔が設けられていることを
特徴とする半導体パッケージ。1. A semiconductor element mounted on a substrate is covered with a metal case from above, and a sealing resin is interposed between the substrate and the metal case at least in a portion surrounding the semiconductor element, so that the semiconductor element is 1. A semiconductor package in which a water escape hole is provided in a portion of the metal case that comes into contact with the sealing resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21297288A JPH0260149A (en) | 1988-08-26 | 1988-08-26 | Semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21297288A JPH0260149A (en) | 1988-08-26 | 1988-08-26 | Semiconductor package |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0260149A true JPH0260149A (en) | 1990-02-28 |
Family
ID=16631348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21297288A Pending JPH0260149A (en) | 1988-08-26 | 1988-08-26 | Semiconductor package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0260149A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996030942A1 (en) * | 1995-03-29 | 1996-10-03 | Olin Corporation | Components for housing an integrated circuit device |
JPH10270604A (en) * | 1997-03-25 | 1998-10-09 | Mitsumi Electric Co Ltd | Electronic component module |
US5866941A (en) * | 1995-02-23 | 1999-02-02 | Silicon Systems, Inc. | Ultra thin, leadless and molded surface mount integrated circuit package |
US6002170A (en) * | 1995-07-28 | 1999-12-14 | Lg Semicon Co., Ltd. | Chip carrier with embedded leads and chip package using same |
-
1988
- 1988-08-26 JP JP21297288A patent/JPH0260149A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5866941A (en) * | 1995-02-23 | 1999-02-02 | Silicon Systems, Inc. | Ultra thin, leadless and molded surface mount integrated circuit package |
WO1996030942A1 (en) * | 1995-03-29 | 1996-10-03 | Olin Corporation | Components for housing an integrated circuit device |
US6002170A (en) * | 1995-07-28 | 1999-12-14 | Lg Semicon Co., Ltd. | Chip carrier with embedded leads and chip package using same |
JPH10270604A (en) * | 1997-03-25 | 1998-10-09 | Mitsumi Electric Co Ltd | Electronic component module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6759307B1 (en) | Method to prevent die attach adhesive contamination in stacked chips | |
JP3407184B2 (en) | Packaged integrated circuit device and method of manufacturing the same | |
KR960016239B1 (en) | Semiconductor device | |
US7190066B2 (en) | Heat spreader and package structure utilizing the same | |
US20020068383A1 (en) | Chip size package semiconductor device and method of forming the same | |
JPH02273946A (en) | Mounting structure and mounting method of semiconductor device | |
CN101877349B (en) | Semiconductor module and portable device | |
JP4785917B2 (en) | Multi-chip module manufacturing method | |
JPH04127456A (en) | Resin-sealed semiconductor device and its manufacture | |
KR20010090379A (en) | Semiconductor package | |
JPH0831988A (en) | Sealing structure of tape carrier package | |
TW200527689A (en) | Fabrication method of semiconductor package with photosensitive chip | |
JPH0260149A (en) | Semiconductor package | |
KR101078359B1 (en) | Semiconductor device and method for fabricating the same | |
TWI245397B (en) | Leadframe with a chip pad for double side stacking and method for manufacturing the same | |
JP3274343B2 (en) | Semiconductor device | |
JP2001094046A (en) | Semiconductor device | |
JP2002064162A (en) | Semiconductor chip | |
JP2009188392A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP3446695B2 (en) | Semiconductor device | |
JP2002100710A (en) | Semiconductor device and method for manufacturing the same | |
TWI237366B (en) | Thermal-enhance package and manufacturing method thereof | |
JP2009135279A (en) | Ceramic chip component | |
JPH06163737A (en) | Semiconductor device and its production | |
TW419794B (en) | Substrate used to package semiconductor device |