JPH0259612A - Absolute encoder - Google Patents

Abstract

PURPOSE:To decrease errors to be generated at the time of reading a position by selecting alternately (n) pieces among (n) + 1 pieces of detectors in accordance with the direction of a relative movement of a code plate and the detector. CONSTITUTION:On a code plate 1, a track 2 provided with an absolute pattern and a track 3 provided with an incremental pattern are provided together like a concentric circle. In such a state, each detection output of photosensors 4-1 to 4-5 is inputted to each of input terminals 21 to 25 of a switching latch circuit 20 through pulse shaping circuits 10-1 to 10-5. On the other hand, an A phase signal from a photosensor 5A and a B phase signal from a photosensor B are inputted to a direction discriminating circuit 18 through pulse shaping circuits 10-A, 10-B, and a direction discriminating signal is applied to a switching latch circuit 20. Also, from a one shot multivibrator 12, a clock pulse is inputted to the switching latch circuit 20. Subsequently, binary code signals of 4 digits different in combination of '0, 1' are obtained from output terminals 16-1 to 16-4.

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はアブソリュートエンコーダに関するものである
。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an absolute encoder.

［従来の技術］ 従来、アブソリュートエンコーダとして例えば特開昭５
７−１７５２１１号公報または実開昭６０−１５２９１
６号公報に示されているように、符号板上のアブソリュ
ートパターンを１トラツクにし、このトラック長さ方向
に複数の検出器を配列して、各検出器の出力の組合せコ
ードによって絶対位置を検出する６ｎ気式または光学式
のアブソリュートエンコーダが知られている。[Prior art] Conventionally, as an absolute encoder, for example,
Publication No. 7-175211 or Utility Model Application No. 1983-15291
As shown in Publication No. 6, the absolute pattern on the code plate is made into one track, a plurality of detectors are arranged in the length direction of this track, and the absolute position is detected by the combination code of the output of each detector. A 6n pneumatic or optical absolute encoder is known.

［発明が解決しようとする課題］ 前述の従来のアブソリュートエンコーダでは、磁気式と
光学式とを問わず、そのアブソリュートパターンの二進
ビット０．１の読み取りのために前記組合せコードのビ
ット数に対応した多数の非接触検出器をトラック上に配
列し、各検出器からの出力信号を電気回路によって矩形
波に波形整形してから二進数に数値化する必要がある。[Problems to be Solved by the Invention] In the conventional absolute encoder described above, whether magnetic or optical, it is necessary to read the binary bit 0.1 of the absolute pattern in accordance with the number of bits of the combination code. It is necessary to arrange a large number of non-contact detectors on a track, shape the output signal from each detector into a rectangular wave using an electric circuit, and then convert it into a binary number.

しかしながら、各検出器からの出力信号を波形整形処理
によって矩形波にする場合、その立上り・立下りが成る
有限の時間を経て行なわれ、またそのタイミングに各検
出器で不可避的にずれが生じる。従って例えばエンコー
ダの分解能を上げるために符号板のアブソリュートパタ
ーンを細かくする場合には、各検出器の出力パルスの立
上り・立下り時間とタイミングの同期が特に問題となり
、検出器と符号板の相対移動の正逆両方向について、こ
れら立上り・立下り部分での各検出器出力の読み出し結
果が正確な位置コードにならず、エンコーダ出力に誤り
が生じる恐れがある。However, when the output signal from each detector is converted into a rectangular wave by waveform shaping processing, the rise and fall of the output signal takes place after a finite period of time, and the timing inevitably differs between the detectors. Therefore, for example, when making the absolute pattern of the code plate finer in order to increase the resolution of the encoder, synchronization of the rise and fall times and timing of the output pulses of each detector becomes a particular problem, and the relative movement of the detector and code plate becomes a problem. In both the forward and reverse directions, the reading results of each detector output at these rising and falling portions may not be accurate position codes, and there is a risk that errors may occur in the encoder output.

この問題の一つの解決策として本発明者らは、符号板上
の１トラック形式のアブソリュートパターンにインクリ
メンタルパターンのトラックを添設し、このインクリメ
ンタルトラックを利用して作ったクロック信号をストロ
ーブ信号としてラッチ回路を動作させることにより、各
検出器の出力パルスを最適タイミングで同時に読み取っ
てアブソリュート出力を得る方式を先に提案した（特願
昭６３−１７０７８２）　。この方式の概要を第３図（
ａ）　（ｂ）に示す。第３図（ａ）の例はスケール目盛
数か２４＝１６　（ｎ＝４）パルスの光学式の例で、円
盤型符号板！に１トラツクのアブソリュートパターンの
トラック２とインクリメンタルトラック３か製作されて
いる。トラック２のアブソリュートパターンは００００
１１０１０１１１１００１になっている。４−１〜４−
４はトラック２の読み取り用の光センサーで、これより
４ビツトの二進コートからなるアブソリュート信号を得
る。インクリメンタルトラック３は別の光センサ−５に
よって読み取られる。尚、６は符号板ｌの回転軸心であ
る。As a solution to this problem, the present inventors added an incremental pattern track to the one-track absolute pattern on the code board, and latched the clock signal created using this incremental track as a strobe signal. We previously proposed a method for obtaining absolute output by simultaneously reading the output pulses of each detector at optimal timing by operating a circuit (Japanese Patent Application No. 170,782/1982). An overview of this method is shown in Figure 3 (
a) Shown in (b). The example in Fig. 3(a) is an example of an optical system with a scale graduation number of 24=16 (n=4) pulses, and a disc-shaped code plate! One track of absolute pattern track 2 and incremental track 3 were made. Track 2 absolute pattern is 0000
It is 110101111001. 4-1~4-
4 is an optical sensor for reading track 2, from which an absolute signal consisting of a 4-bit binary code is obtained. The incremental track 3 is read by a further optical sensor 5. Note that 6 is the rotation axis of the code plate l.

第３図（ｂ）は出力回路を示したもので、センサー５か
らのインクリメンタル信号と、センサー４−１〜４−４
からのアブソリュート信号とを、各々パルス整形回路１
０．１０−１〜１０−４で矩形波に波形整形した後、ア
ブソリュート信号はそのままラッチ回路１４へ入力し、
インクリメンタルパルスはワンショット回路Ｉ２へ入力
してその立上りと立下りの両方の時点でクロックパルス
を発生させ、これをラッチ回路１４のストローブ信号と
して使用する。この場合、前記クロックパルスはアブソ
リュート信号を構成する単位パルスのパルス幅の略中夫
の時点にて立上るようにしである。ラッチ回路１４はク
ロックパルスが到来する度にその時のアブソリュート信
号のパルスの高低レベルを読み取り、次のクロックが入
るまでその値をラッチして出力端子１６−１〜１６−４
に出力し続ける。FIG. 3(b) shows the output circuit, in which the incremental signals from sensor 5 and sensors 4-1 to 4-4 are output.
and the absolute signal from the pulse shaping circuit 1, respectively.
After shaping the waveform into a rectangular wave with a ratio of 0.10-1 to 10-4, the absolute signal is input as is to the latch circuit 14,
The incremental pulse is input to the one-shot circuit I2 to generate a clock pulse at both its rising and falling points, which is used as a strobe signal for the latch circuit 14. In this case, the clock pulse is designed to rise at approximately the midpoint of the pulse width of the unit pulse constituting the absolute signal. Each time a clock pulse arrives, the latch circuit 14 reads the high/low level of the pulse of the absolute signal at that time, latches the value until the next clock comes in, and outputs it to the output terminals 16-1 to 16-4.
continues to output.

このようなラッチ方式によって前述のエンコーダ出力の
誤り発生は回避されたが、この方式においてはラッチタ
イミングの関係から符号板と検出器との相対移動の方向
反転時に次に述べるような問題点を生した。Although this type of latching system avoids the aforementioned error in the encoder output, this system causes the following problem when the direction of relative movement between the code plate and the detector is reversed due to the latch timing. did.

すなわち、第４図において、トラック２のアブソリュー
トパターンＡ、Ｂ、・・・・・・、■は「０」または「
１」である。センサー４−４．　４−３．　４−２４−
１は図に示す位置において夫々Ａ、Ｂ、Ｃ，Ｄの値を読
んでいる。この状態から符号板のトラック２がセンサー
に対して図において左へ移動すると、センサーがトラッ
ク２のアブソリュートパターンの単位ビットの略中央位
置を通過する時点でクロックパルスａが発生し、ラッチ
回路１４の出力が（１）に示すようにＡ、Ｂ、Ｃ，Ｄと
なる。スケールが更に左方へ移動し、次の単位ビットの
略中央位置を通過する時点でクロックｂが発生すると（
２）に示すようにラッチ出力がＢ、Ｃ，Ｄ、Ｅとなり、
以下同様に、次のクロックＣで（３）ＣＤ、Ｅ、Ｆ、ク
ロックｄで（４）Ｄ、Ｅ、Ｆ、Ｇが出力となる。ここで
符号板が反転し、トラック２がセンサーに対し右方へ移
動したとすると、次のクロックｄ’　　（位置的にはク
ロックｄと同じ）が発生した時点でラッチ出力には（５
）に示すようにクロックｄ゛の発生前の（４）と同じ内
容のＤＥＦＧの値がそのままの形で出力される。その後
、次のクロックＣ°で（６）ＣＤＥＦ、クロックｂ゛て
（７）ＢＣＤＥ、クロックａ゛て（８）ＡＢＣＤになる
。しかしく５）のクロックｄ°発生直後の相対位置は本
来ならＤＥＦＧではなく、ＣＤＥＦでなくてはならない
。　つまり、第３図の方式では、符号板の反転の度に本
来のエンコーダ出力番地から１ヒツトすう遅れた位置ず
れ出力を生しるという不都合があり、このため双方向性
の用途には不向きである。That is, in FIG. 4, the absolute patterns A, B, ..., ■ of track 2 are "0" or "
1”. Sensor 4-4. 4-3. 4-24-
1 reads the values of A, B, C, and D, respectively, at the positions shown in the figure. From this state, when track 2 of the code plate moves to the left in the figure with respect to the sensor, a clock pulse a is generated when the sensor passes approximately the center position of the unit bit of the absolute pattern of track 2, and the latch circuit 14 The outputs are A, B, C, and D as shown in (1). When the scale moves further to the left and clock b occurs when it passes approximately the center position of the next unit bit (
As shown in 2), the latch outputs are B, C, D, and E.
Similarly, at the next clock C, (3) CD, E, F, and at clock d, (4) D, E, F, G are output. If the code plate is reversed and track 2 moves to the right with respect to the sensor, the latch output will be (5
), the value of DEFG, which is the same as (4) before the clock d' is generated, is output as is. Thereafter, the next clock C° becomes (6) CDEF, the clock b becomes (7) BCDE, and the clock a becomes (8) ABCD. However, the relative position immediately after generation of the clock d° in 5) should originally be CDEF, not DEFG. In other words, the method shown in Figure 3 has the disadvantage that every time the code plate is reversed, a positional shift output is produced that is delayed by one hit from the original encoder output address, and for this reason it is not suitable for bidirectional applications. be.

本発明はこの点に鑑みてなされたものであり、符号板と
検出器の相対移動の正逆両方向について反転時も含めて
位置の読み取りに誤りを生じることの極めて少ない高精
度のアブソリュートエンコーダを提供することを目的と
するものである。The present invention has been made in view of this point, and provides a high-precision absolute encoder that causes extremely few errors in position reading in both forward and reverse directions of relative movement between the code plate and the detector, including when reversing. The purpose is to

［課題を解決するための手段］ この発明のアブソリュートエンコーダは、アブソリュー
トパターンを有するトラックを設けた符号板と、この符
号板に対して前記トラックの長手方向に相対移動可能な
前記パターンの読み取り用の複数の検出器とを備えてお
り、特に前述の課題を達成するために、 前記検出器として前記トラック長手方向に所定間隔て配
列されたｎ＋１個（但しｎは、前記アブソリュートパタ
ーンのスケール目盛数Ｘに対して２°−’＜ｘ≦２ｎを
満足する整数）の検出器と、前記相対移動の正逆方向を
判別する方向弁別手段と、 前記検出器のうちのｎ個からの出力パルス列の高低レベ
ルを、その単位パルス幅のほぼ中ほどの時点で前記相対
移動に同期したクロック信号に基づいて同時に読み取る
読取手段と、 前記ｎ＋１個の検出器からの出力パルスのうちからｎ個
の検出器出力パルスを前記方向弁別手段の出力に応して
前記相対移動の正逆方向別に選択を切り換えて前記読取
手段の入力に接続する切換手段とを備えてなるものであ
る。[Means for Solving the Problems] The absolute encoder of the present invention includes a code plate provided with a track having an absolute pattern, and a code plate for reading the pattern that is movable relative to the code plate in the longitudinal direction of the track. In particular, in order to achieve the above-mentioned object, n+1 detectors are arranged at predetermined intervals in the longitudinal direction of the track (where n is the number of scale divisions X of the absolute pattern). an integer satisfying 2°-'<x≦2n); a direction discrimination means for determining whether the relative movement is in the forward or reverse direction; reading means for simultaneously reading the level based on a clock signal synchronized with the relative movement at approximately the middle of the unit pulse width; and n detector outputs from among the output pulses from the n+1 detectors. and switching means for switching the selection of pulses between forward and reverse directions of the relative movement according to the output of the direction discriminating means and connecting the pulses to the input of the reading means.

［作　用］ この発明のアブソリュートエンコーダでは、符号板のト
ラックのアブソリュートパターンが各検出器で読み取ら
れると、各検出器によって得られたパルス列は読取手段
によって該パルス列を構成する単位パルス幅のほぼ中ほ
どの時点で別のクロック信号に基づいて同時に高低レベ
ルを読み取らねるか、この読み取り対象としてｎ＋１個
の検出器のうちのｎ個が、切換手段によって符号板と検
出器との相対移動の方向に応じて交互に選択される。[Function] In the absolute encoder of the present invention, when the absolute pattern of the track of the code plate is read by each detector, the pulse train obtained by each detector is read by the reading means to be approximately the middle of the unit pulse width constituting the pulse train. At a certain point, high and low levels cannot be read simultaneously based on another clock signal, or n of the n+1 detectors to be read is changed in the direction of relative movement between the code plate and the detectors by a switching means. are selected alternately depending on the

すなわち、方向弁別手段は符号板と検出器との相対移動
の正逆方向に応した出力を生じ、この方向弁別出力によ
って切換手段は読み取り対象の検出器を選択し、例えば
この相対移動方向が正方向のときには前記配列の先頭の
検出器からｎ番目の検出器までのパルス列を読取手段に
よる読み取り対象に選び、これに対して前記相対移動方
向が逆方向のときには前記配列の先頭から二番目の検出
器から末尾（ｎ＋１番目）の検出器までのパルス列を読
取手段による読み取り対象に選ぶものである。That is, the direction discrimination means generates an output corresponding to the forward or reverse direction of the relative movement between the code plate and the detector, and the switching means selects the detector to be read based on this direction discrimination output. When the relative movement direction is in the opposite direction, the pulse train from the first detector to the nth detector in the array is selected as the reading target by the reading means, whereas when the relative movement direction is in the opposite direction, the pulse train from the beginning to the nth detector in the array is selected to be read. The pulse train from the detector to the last (n+1)th detector is selected to be read by the reading means.

このようにして、符号板と検出器の相対移動方向が反転
する度に配列の先頭又は末尾からｎ個ずつの検出器を選
択切換して読み取り、相対移動に同期したクロックタイ
ミングで所定ビット数ｎの並列データとして順次出力す
るものである。In this way, each time the direction of relative movement between the code plate and the detector is reversed, n detectors are selected and read from the beginning or end of the array, and a predetermined number of bits n is read at a clock timing synchronized with the relative movement. The data is output sequentially as parallel data.

例えば符号板のアブソリュートパターンが４ビツトのア
ブソリュートコードからなる場合、５個の検出器が前記
トラック長手方向に１ヒツト分に相当するピッチで配列
される。一般的にはこの検出器個数は、符号板のアブソ
リュートパターンのスケール目盛数をＸとすると、 ２°１−＜Ｘ≦２°　　・・・（１） の関係を満足するｎに対し、ｎ＋１に相当する個数でよ
い。For example, if the absolute pattern of the code plate consists of a 4-bit absolute code, five detectors are arranged in the longitudinal direction of the track at a pitch corresponding to one hit. In general, the number of detectors is n+1 for n, which satisfies the relationship 2°1-<X≦2° (1), where X is the number of scale graduations of the absolute pattern of the code plate. A corresponding number is sufficient.

４ビツトのアブソリュートパターンのトラックに対して
５個の検出器を配列した場合、例えば正方向の相対移動
に伴って前記配列の先頭から４番目までの４個の検出器
からのパルス列がクロックパルスのタイミングで同時に
読み取られて４ビツトの並列データとして順次出力され
る。この間、末尾の検出器は先頭から４ビツトの間隔を
あけた５ピッＩ−目のパターンを検出しており、符号板
が反転して前記相対オ多動方向が逆方向になると、前記
方向弁別手段からの方向弁別信号により、前記配列の２
番目から末尾までの４個の検出器からのパルス列がクロ
ックパルスのタイミングで同時に読み取られて４ピツ１
〜の並列データとして順次出力される。すなわち、この
逆方向への反転時の検出器の選択切換によって、それま
での出力データに比べて前記相対移動が正方向に１ビツ
ト分たけシフトしたのと等価のデータが出力されること
になり、結果的に方向反転に際して１ビツトのずれも生
じることなくスケールの逆転読み出しが達成される。こ
の逆方向への相対移動の後に再び正方向に反転した場合
も同様であるこ、とは述べるまでもない。If five detectors are arranged for a track with a 4-bit absolute pattern, for example, as the detector moves relative in the positive direction, the pulse train from the four detectors from the beginning to the fourth in the arrangement will become equal to the clock pulse. The data are read simultaneously at the same timing and sequentially output as 4-bit parallel data. During this time, the detector at the end detects the 5th bit I-th pattern with an interval of 4 bits from the beginning, and when the code plate is reversed and the relative O hyperactivity direction becomes the opposite direction, the direction discrimination A direction discrimination signal from the means causes two of said arrays to
The pulse trains from the 4 detectors from the 1st to the 3rd detector are read simultaneously at the timing of the clock pulse and the 4-pixel 1
... are output sequentially as parallel data. In other words, by switching the selection of the detector at the time of reversal in the opposite direction, data equivalent to the relative movement shifted by one bit in the positive direction compared to the previous output data will be output. As a result, scale reversal readout is achieved without even a single bit shift occurring upon direction reversal. Needless to say, the same holds true when the relative movement in the opposite direction is reversed again in the forward direction.

前記各検出器からのパルス列の読取動作は、符号板と検
出器との相対移動に同期して行なわれるが、そのための
同期信号は、例えば符号板に一定ビッヂのインクリメン
タルパターンを設けておいてその検出信号から得ればよ
い。またこの場合、検出信号として互いに位相が９０度
ずれた所謂Ａ相出力とＢ相出力とを取り出し、前記方向
弁別手段でこれらＡＢ相の位相関係を論理回路により検
出して方向弁別信号を得るようにすればよい。The reading operation of the pulse train from each of the detectors is performed in synchronization with the relative movement between the code plate and the detector, and the synchronization signal for this purpose is, for example, provided with an incremental pattern of constant bits on the code plate. It can be obtained from the detection signal. In this case, a so-called A-phase output and a B-phase output whose phases are shifted by 90 degrees from each other are extracted as detection signals, and the direction discrimination means detects the phase relationship between these AB phases using a logic circuit to obtain a direction discrimination signal. Just do it.

この発明の実施例を図面と共に説明すれば以下の通りで
ある。Embodiments of the present invention will be described below with reference to the drawings.

［実施例］ 第１図（ａ）（ｂ）は、検出器に光電変換素子を用いた
光学式アブソリュートエンコーダの場合の本発明の一実
施例を示している。[Embodiment] FIGS. 1(a) and 1(b) show an embodiment of the present invention in the case of an optical absolute encoder using a photoelectric conversion element as a detector.

第１図（ａ）において、符号板１には不透明部分と透明
部分とでｒｏ、ＩＪのビットを構成してなるアブソリュ
ートパターンを設けた第１の円形トラック２と、−周分
を１６等分して各分割領域を不透明部分と透明部分とに
交互に繰り返してインクリメンタルパターンとした第２
の円形トラック３とか同心円状に併設されている。In FIG. 1(a), a code plate 1 has a first circular track 2 provided with an absolute pattern consisting of ro and IJ bits made up of opaque parts and transparent parts, and a first circular track 2 in which the -period is divided into 16 equal parts. A second pattern is created in which each divided area is alternately made into an opaque part and a transparent part to create an incremental pattern.
The circular track 3 is arranged concentrically.

前記第１の円形トラック２上に形成されたアブソリュー
トパターンは、円周を１６分割（１ビツト分がπ／８ラ
ジアンに相当）して目盛数１６とした４ビツト（、ｎ　
＝　４　）のアブソリュートコードのものである。The absolute pattern formed on the first circular track 2 is a 4-bit pattern (, n
= 4) absolute code.

第１図（ａ）の第１の円形トラック２においては、１２
時の位置から時計方向へ順に、透明ビットによる連続し
た四つの「０」ビット、不透明ビットによるａ　Ｉｆ’
７Ｃした二つの「】」ビット、透明ビットによる単一の
「０」ビット、不透明ビットによる単一の「１」ビット
、透明ビットによる単一の「０」ビット、不透明ビット
による連続した四つの「１」ビット、透明ビットによる
連続した二つの「０」ビット、そして不透明ビットによ
る単一の「１」ビットで構成され、従ってこのパターン
のアブソリュートコードは、 ｒｏｏｏｏｌｌｏｌｏｌｌｌｌｏｏｌＪということにな
る。In the first circular track 2 of FIG. 1(a), 12
Clockwise from the hour position, four consecutive "0" bits by the transparent bit, a If' by the opaque bit
7C two “】” bits, a single “0” bit due to the transparent bit, a single “1” bit due to the opaque bit, a single “0” bit due to the transparent bit, four consecutive “” bits due to the opaque bit The absolute code for this pattern is roooollolollloolJ.

ここでλはトラック２に沿った１ビツト分の長さ寸法で
あり、第１図の実施例では目盛数が１６であるから、符
号板１の円形トラック上では角度範囲にして３６０／１
６＝２２．５度（ｙｒ　／　８ラジアン）に相当する。Here, λ is the length of one bit along the track 2, and since the number of graduations is 16 in the embodiment shown in FIG.
6 = 22.5 degrees (yr / 8 radians).

内側の第２のトラック３は前述の方向弁別信号と前記同
時読取動作の同期信号（クロック信号）を得るためのイ
ンクリメンタルパターンを有するものであり、この１−
ラック３上には、丁度１ビツトの長さ寸法（角度範囲）
λに相当する１６個の区画が交互に透明・不透明を換え
て配列され、全周を１６分割したインクリメンタルパタ
ーンとなっている。The inner second track 3 has an incremental pattern for obtaining the direction discrimination signal described above and a synchronization signal (clock signal) for the simultaneous reading operation.
On rack 3, there is exactly 1 bit length dimension (angle range)
16 sections corresponding to λ are arranged to be transparent and opaque alternately, forming an incremental pattern in which the entire circumference is divided into 16 sections.

符号板１には、符号板を間に挟んで対向する光源と光電
変換素子からなる光センサ４−１．　４−２゜４−３　
４−４．４−５．５Ａ、５’Ｂが検出器として絹み合わ
され、符号板１とこれら検出器とは回転軸心６を中心と
する相対回転を行なう。この検出器は、トラック２に沿
ってλのピッチで配列されたアブソリュートパターン読
取り用の５個の光センサ４−１．　４−２．　４−３．
　４−４．　４−５と、トラック３に沿ってλ／２の相
互間隔を隔てて配置されたインクリメンタルパターン読
取り用の一対の光センサ５Ａ、５Ｂとからなフている。The code plate 1 includes optical sensors 4-1, which are composed of a light source and a photoelectric conversion element, which face each other with the code plate in between. 4-2゜4-3
4-4.4-5.5A and 5'B are connected together as a detector, and the code plate 1 and these detectors perform relative rotation around the rotation axis 6. This detector includes five optical sensors 4-1 . 4-2. 4-3.
4-4. 4-5, and a pair of optical sensors 5A and 5B for incremental pattern reading arranged along the track 3 at a mutual interval of λ/2.

尚、前記アブソリュートパターン読取り用の検出器の配
置間隔は前記単位寸法λまたはその整他倍であれはよく
、同様に前記インクリメンタルパターン読取り用の検出
器の間隔もλ／２またはその整数倍てあればよい。Incidentally, the arrangement spacing of the detectors for reading the absolute pattern may be the unit dimension λ or an integral multiple thereof, and similarly, the spacing of the detectors for reading the incremental pattern may be λ/2 or an integral multiple thereof. Bye.

第１図（ｂ）には、前記各光センサ４−１〜４−５およ
び５Ａ、５Ｂの検出出力を処理するための信号処理回路
の一例が示されている。FIG. 1(b) shows an example of a signal processing circuit for processing the detection outputs of each of the optical sensors 4-1 to 4-5, 5A, and 5B.

ずなわち、光センサ４−１〜４−５の各検出出力はそれ
ぞれパルス整形回路１０−１〜１０づによって波形整形
されて矩形波信号からなるパルス列となり、切換ラッチ
回路２００５つの入力端子２１〜２５の夫々に入力され
ている。That is, each detection output of the optical sensors 4-1 to 4-5 is waveform-shaped by the pulse shaping circuits 10-1 to 10-10, respectively, and becomes a pulse train consisting of a rectangular wave signal. 25, respectively.

方、光センサ５ＡからのＡ相信号と光センサ５Ｂからの
Ｂ相信号の各検出出力は、同様にパルス整形回路１０−
Ａ、　　１０−８によって波形整形された後に方向弁別
回路１８に入力され、方向弁別回路１８からは、Ａ相信
号がＢ相信号より進み位相のときに「１」信号が、逆に
Ｂ相信号かＡ相信号より進み位相のときは「０」信号が
切換ラッチ回路２０に与えられている。また、ＡＢ相信
号の何れかでワンショットマルヂハイブレータ１２をト
リガーし、その立上りと立下りの両方でパルスを発生さ
せて符号板１の一周につき１６分割されたビット対応の
クロックパルスとして切換ラッチ回路２０に入力してい
る。この場合、前記クロックパルス信号を作り出すため
の前記マルチバイブレータ１６のトリガー信号の立上り
と立下がりのタイミングは、前記切換ラッチ回路２０の
各入力端子へ入力されるパルス列の最小ピッｉ・単位の
パルス幅の略中夫の時点に同期させてあり、これによっ
て切換ラッチ回路２０での入力パルス列の高低レベルの
読取りのタイミングを該パルス列の矩形波の立上り・立
下りから離れたパルス幅のほぼ中ほどの安定した時点に
揃え、誤った内容での読取りを防いでいる。このような
タイミングの選定はアブソリュートパターンのトラック
２とその検出器４−１〜４づの組合せに対してインクリ
メンタルパターンのトラック３とその検出器５Ａおよび
５Ｂの組合せの配置上の位相差を適当に設定することて
容易に実現可能である。On the other hand, each detection output of the A-phase signal from the optical sensor 5A and the B-phase signal from the optical sensor 5B is similarly sent to the pulse shaping circuit 10-.
After the waveform is shaped by A and 10-8, it is input to the direction discrimination circuit 18, and from the direction discrimination circuit 18, when the A phase signal is ahead of the B phase signal, a "1" signal is output, and conversely, when the B phase signal is When the phase is ahead of the phase A signal, a "0" signal is given to the switching latch circuit 20. In addition, the one-shot multi-hibrator 12 is triggered by any of the AB phase signals, and pulses are generated at both the rising and falling edges of the signals, and the clock pulses are switched as clock pulses corresponding to 16 bits divided into 16 parts per revolution of the code plate 1. It is input to the latch circuit 20. In this case, the timing of the rise and fall of the trigger signal of the multivibrator 16 for producing the clock pulse signal is determined by the pulse width of the pulse train input to each input terminal of the switching latch circuit 20 in units of the minimum pitch i. This synchronizes the timing of reading the high and low levels of the input pulse train in the switching latch circuit 20 to approximately the middle of the pulse width away from the rising and falling edges of the rectangular wave of the pulse train. It aligns at a stable point and prevents reading with incorrect content. Selection of such timing appropriately sets the phase difference between the track 3 of the incremental pattern and the combination of the detectors 5A and 5B of the incremental pattern with respect to the combination of track 2 of the absolute pattern and its detectors 4-1 to 4-4. This can be easily achieved by setting.

切換ラッチ回路２０は、以上のようなりロックパルスの
到来の度に入力端子２１〜２５の矩形波信号の高低レベ
ルをラッチして出力するが、その際、前記方向弁別回路
１８からの方向弁別信号に応じて、第１図（ｂ）に模式
的に示すように、５つの入力のうちの４つを実線または
破線のいずれかの接続に選択的に切換えて出力端子に接
続する。The switching latch circuit 20 latches and outputs the high and low levels of the rectangular wave signals at the input terminals 21 to 25 every time a lock pulse arrives as described above, but at this time, the direction discrimination signal from the direction discrimination circuit 18 Accordingly, as schematically shown in FIG. 1(b), four of the five inputs are selectively switched to either the solid line or the broken line connection and connected to the output terminal.

すなわち、方向弁別信号が「１」のときは入力端子２１
を出力端子１６−１　に、２２を１６−２に、２３を１
６−３に、２４を１６−４に夫々接続して、検出器４−
１〜４−４からのパルス列をクロックタイミングでラッ
チして出力し、移動方向が反転して方向弁別信号が「０
」になったときは検出器４−２〜４−５からのパルス列
をクロックタイミングでラッチして出力する。このよう
にして４つの出力端子１６−１．　１６−２．　１６−
３．　１６−４には、前記クロックパルスのタイミング
で４ビツトの並列データ出力が得られ、このようにして
四つの出力端子１６−１〜１６−４から符号板ｌのπ／
８ラジアンの回転角度毎にｒ□、１．の組合せの異なる
４桁の２進コ一ド信号か得られるようになっている。That is, when the direction discrimination signal is "1", the input terminal 21
to output terminal 16-1, 22 to 16-2, 23 to 1
6-3 and 24 to 16-4, and the detector 4-
The pulse train from 1 to 4-4 is latched and output at clock timing, the moving direction is reversed, and the direction discrimination signal is "0".
'', the pulse trains from the detectors 4-2 to 4-5 are latched and output at clock timing. In this way, four output terminals 16-1. 16-2. 16-
3. 16-4, a 4-bit parallel data output is obtained at the timing of the clock pulse, and in this way, π// of the code plate l is obtained from the four output terminals 16-1 to 16-4.
For every rotation angle of 8 radians, r□, 1. It is possible to obtain four-digit binary code signals with different combinations of.

前記各検出器の出力パルス列と切換ラッチ回路２０の切
換ラッチ動作の様子を方向反転時について図示すると第
２図の通っである。この場合、固定された検出器に対し
て符号板ｌのトラック２が図の左方へ移動した場合（第
１図（ａ）では符号板１が反時泪方向に回転した場合）
を正方向、その反対方向を逆方向とする。The output pulse train of each of the detectors and the switching latch operation of the switching latch circuit 20 are illustrated in FIG. 2 when the direction is reversed. In this case, when track 2 of code plate l moves to the left in the figure with respect to the fixed detector (in Fig. 1(a), code plate 1 rotates in the counterclockwise direction)
is the forward direction, and the opposite direction is the reverse direction.

第２図において、アブソリュートトラック２０）Ａ、Ｂ
、Ｃ，−１は「ｏ」または「ｌ」を示しているものとす
る。また、アブソリュートトラック２の下部に添画した
ように、ワンショットマルヂバイブレータ１２からのク
ロックパルスはその立上りが前記符号板の正方向６動時
にビット中央位置に対応するタイミングでａ、ｂ、ｃ、
・・・ｆのように到来し、逆方向移動時にはｆ”ｅ″　
　ｄ゛・・・ａ゛のように到来する。In Figure 2, absolute tracks 20) A, B
, C, -1 indicates "o" or "l". In addition, as shown in the picture attached at the bottom of the absolute track 2, the clock pulse from the one-shot multivibrator 12 has a rising edge that corresponds to the bit center position when the code plate is moving in the positive direction. ,
...arrives as f, and when moving in the opposite direction, f"e"
It comes like d゛...a゛.

切換ラッチ回路２０は、前記符号板の正方向移動時に前
記クロックパルスａ、ｂ、ｃ、・・・ｆによって検出器
４−１〜４−４からのパルス列をラッチして出力端子１
６−１〜１６−４に出力し、これに対して逆方向移動時
にはクロックパルスｆ’、ｅｄ°・・・ａ゛によって検
出器４−２〜４−５パルス列をラッチして出力端子１６
−１〜１６−４に出力する。The switching latch circuit 20 latches the pulse train from the detectors 4-1 to 4-4 using the clock pulses a, b, c, .
6-1 to 16-4, and on the other hand, when moving in the reverse direction, the pulse trains of the detectors 4-2 to 4-5 are latched by clock pulses f', ed°...a', and output to the output terminal 16.
-1 to 16-4.

この様子を第２図に併せて示しである。This situation is also shown in FIG. 2.

すなわち、今、第２図で検出器に対してトラック２が左
方へ移動し、検出器４−５がトラック２のＡのところに
来たときに、クロックａで出力端子１Ｂ−４，１６−３
，１６−２，１６−１に各々検出器４−４．４−３゜４
−２．４−１の値Ｂ、Ｃ，Ｄ、Ｅ、が切換ラッチ回路２
０によフてラッチされて出力された状態が第２図の（１
）の状態である。トラック２の正方向移動に伴って次の
クロックｂによるラッチ動作により出力端子の内容は第
２図の（２）に示す通りとなる。このときの検出器の位
置に対応する番地コードはｒＣＤＥＦＪである。さらに
符号板１が正方向移動すると、クロックＣで（３）のｒ
ＤＥＦＧＪのようになる。このとき末尾の検出器４−５
は、第２図に示したように検出器４−４が通過したばか
りのデータに相当するＣをトラック２上でとらえており
、データＣを出力している。この（３）の状態のときに
符号板が反転して逆方向移動すると、切換ラッチ回路２
０か方向弁別回路１８からの弁別信号によって第１図（
ｂ）に破線で示す接続状態に切り換わり、反転直後に到
来するクロックＣ゛　により検出器４−２〜４−５から
のパルスの値Ｃ，Ｄ。That is, when truck 2 moves to the left with respect to the detector in FIG. 2 and detector 4-5 comes to position A of truck 2, output terminals 1B-4 and 16 -3
, 16-2, 16-1 each have a detector 4-4.4-3゜4
-2.4-1 values B, C, D, E are switching latch circuit 2
The state latched and output by 0 is shown in (1) in Figure 2.
). As the track 2 moves in the forward direction, the contents of the output terminal become as shown in (2) in FIG. 2 due to the latch operation by the next clock b. The address code corresponding to the position of the detector at this time is rCDEFJ. When the code plate 1 further moves in the positive direction, r of (3) at clock C
Be like DEFGJ. At this time, the detector 4-5 at the end
As shown in FIG. 2, the detector 4-4 detects C corresponding to the data just passed on the track 2, and outputs the data C. If the code plate reverses and moves in the opposite direction in this state (3), the switching latch circuit 2
By the discrimination signal from the 0 direction discrimination circuit 18, the
The values C and D of the pulses from the detectors 4-2 to 4-5 are changed to the connection state shown by the broken line in b), and the clock C' arrives immediately after the inversion.

Ｅ、Ｆをラッチして出力端子が（４）に示した「ＣＤＥ
ＦＪの状態となる。その後、この逆方向移動に伴ってク
ロックｂ’　、ａ’　・・・により（５）　　（ｆｉ）
　　に示すようにｒＢＣＤＥＪ　　ｒＡＢＣＤＪが順次
出力される。このようにして、切換ラッチ回路２０の各
出力端子１６−１〜１６−４に常に正しいエンコーダ出
力が得られるものである。E and F are latched and the output terminal becomes "CDE" shown in (4).
The state becomes FJ. Then, with this movement in the opposite direction, clocks b', a', etc. (5) (fi)
rBCDEJ and rABCDJ are sequentially output as shown in FIG. In this way, correct encoder outputs can always be obtained at each output terminal 16-1 to 16-4 of the switching latch circuit 20.

ここでアブソリュートパターンについて説明する。第１
図の実施例では、前述したようにＮ＝４であるから、ア
ブソリュートコードは２Ｎ＝１６ビツトであり、第１図
（ａ）に示したように、符号板１の円周方向へ隣接する
４ビツトを１ビツトづつシフトさせた場合に、前記隣接
する４ビツトに符号板１の一回転に亙って同じｒｏ、Ｉ
Ｊの組合せのコード信号が生じないようにトラック２上
のアブソリュートパターンの配列（アブソリュートコー
ド）が定められており、これは前述した°通り、ｒｏｏ
ｏｏｌ　１０１０１１１１００１Ｊである。Here, the absolute pattern will be explained. 1st
In the illustrated embodiment, since N=4 as described above, the absolute code is 2N=16 bits, and as shown in FIG. When the bits are shifted one bit at a time, the four adjacent bits have the same ro and I over one rotation of the code plate 1.
The absolute pattern arrangement (absolute code) on track 2 is determined so that the code signal of combination J is not generated.
ool 10101111001J.

従って出力端子１６−■を２°　　１６−２を２１１６
−３を２２　１６−４を２３に割り当てると、相対回転
角度π／８ラジアン毎に異なる内容の４ビツトのアブソ
リュート信号が得られ、第５図にはそれぞれのアブソリ
ュート信号に対応する十六進数が右側に出力値として添
え書きされている。これから解るように、第５図の隣接
４ビット分のコード信号をそのまま数値化すれば１６の
十六進数となり、またこれは符号板１を一回転した場合
に一箇所として同じ数値となっておらず、従ってアブソ
リュートエンコーダが構成されていることか解る。Therefore, output terminal 16-■ is 2° 16-2 is 2116
By assigning -3 to 22 and 16-4 to 23, a 4-bit absolute signal with different content is obtained for each relative rotation angle of π/8 radians, and Fig. 5 shows the hexadecimal numbers corresponding to each absolute signal. It is appended as an output value on the right side. As can be seen from this, if the code signal for the adjacent 4 bits in FIG. Therefore, it can be seen that an absolute encoder is configured.

アブソリュートパターンの配列の決定は次のようにして
行なう。The arrangement of the absolute pattern is determined as follows.

即ち、ビット数が少ないときは順次試行錯誤的に行なっ
てもよいが、ビット数か多くなるとコンピュータで演算
させる必要がある。That is, when the number of bits is small, it may be performed sequentially by trial and error, but when the number of bits increases, it is necessary to perform calculations using a computer.

前述の４ビツトの場合で説明すると、例えば各ビットか
「０」の場合は必ずあるから、先ず４つの「０」の連続
ｒｏ、０．Ｏ，ＯＪを考える。モして「０」が５つ連続
すると同じ組合せが生してしまうことになるから、「０
」が４つ続いた後には必ず「１」かくると考える。この
ようにして順次「０」か「１」かを追加していき、４つ
ずつの区切りで１ビツトずつシフトしたときに同じ内容
の組合せが生しないようにすればよい。To explain the above-mentioned case of 4 bits, for example, there is always a case where each bit is "0", so first, four consecutive "0"s ro, 0... Consider O, OJ. If there are 5 consecutive 0's, the same combination will occur, so 0
I think that after four ``'' in a row, ``1'' will always appear. In this way, either "0" or "1" is added one after another, and when the bits are shifted one bit at a time in groups of four, the combinations of the same contents do not occur.

このようにしてコンビ“ユータにン寅算させたホ占果を
第６図（ａ）（ｂ）（ｃ）（ｄ）に示す。Figures 6 (a), (b), (c), and (d) show the results calculated by the combination user in this way.

第６図（ａ）は５ビツト、即ちＮ＝５の場合のアブソリ
ュートコードであり、第６図（ｂ）は６ビツト、即ちＮ
＝６の場合のアブソリュートコ〜ドであり、第６図（Ｃ
）は８ビツト、即ちＮ＝８の場合のアブソリュートコー
ドであり、そして第６図（ｃ）はｌＯビット、即ちＮ＝
１０の場合のアブソリュートコードである。FIG. 6(a) shows the absolute code for 5 bits, that is, N=5, and FIG. 6(b) shows the absolute code for 6 bits, that is, N=5.
This is the absolute code when = 6, and is shown in Figure 6 (C
) is the absolute code for 8 bits, that is, N=8, and FIG. 6(c) is the absolute code for 10 bits, that is, N=8.
This is the absolute code for the case of 10.

第６図（ｂ）（ｃ）（ｄ）のアブソリュートコートは、
行の末尾のビットがその次（下）の行の先頭のビットに
つながって一連のものとして構成される。The absolute coats in Fig. 6(b),(c),(d) are as follows:
The last bit of a row is connected to the first bit of the next (lower) row to form a series.

これら第６図のアブソリュートコートをロータリーエン
コーダに用いる場合には、最下行の最後のビットが第１
行の先頭のビットにつながって無端状に連続するように
する。When these absolute coats shown in Figure 6 are used in a rotary encoder, the last bit in the bottom row is the first bit.
Connect to the first bit of the row so that it continues endlessly.

このようなアブソリュートコードによれば１トラツクで
アブソリュートパターンが実現できるので、所謂インク
リメンタル型のエンコーダと大きさが殆ど変わらないア
ブソリュートエンコーダを得ることか可能である。With such an absolute code, an absolute pattern can be realized in one track, so it is possible to obtain an absolute encoder whose size is almost the same as that of a so-called incremental encoder.

尚、以上に述べた実施例では、回転位置を読み取るため
のロータリーエンコーダを主に説明したが、本発明は直
線位置を読み取るためのリニアエンコーダにも適用でき
、その場合には、検出器と相対移動する符号板に前述の
ようなアブソリュートパターンを相対移動方向に沿って
直線的に形成すれはよい。また、本発明は実施例に挙げ
た光学式のものに限らず、磁気式その他の任意の検出方
式のアブソリュートエンコーダに提供できることは述べ
るまでもない。In the embodiments described above, the rotary encoder for reading rotational position was mainly explained, but the present invention can also be applied to a linear encoder for reading linear position. An absolute pattern as described above may be formed linearly along the direction of relative movement on the moving code plate. It goes without saying that the present invention is not limited to the optical encoder mentioned in the embodiments, but can be applied to an absolute encoder of any other detection method such as a magnetic type.

［発明の効果］ 以上に述へたように、この発明によれば、符号板のアブ
ソリュートパターンをトラック上の複数の検出器によっ
て読み取る際に、各検出器からの矩形波信号をその最小
ビット単位のパルス幅のほぼ中はどで同時に読取ると共
に、検出器と符号板の相対移動の正逆方向によって読取
り位置を１ビツト分だけシフトさせて読取るから、各検
出器の出力を確実に誤りなく読取って出力することが出
来るでけでなく、符号板の相対移動方向の反転時にもエ
ンコーダ出力に誤りが生じることはなく、従って高分解
能のアブソリュートエンコーダを提供することができる
ものである。[Effects of the Invention] As described above, according to the present invention, when the absolute pattern of a code plate is read by a plurality of detectors on a track, the rectangular wave signal from each detector is converted into its minimum bit unit. The output of each detector can be read without error because the reading is performed simultaneously at approximately the middle of the pulse width, and the reading position is shifted by one bit depending on the forward and reverse directions of the relative movement of the detector and code plate. Not only can the encoder output an encoder with a high resolution, but also no error occurs in the encoder output even when the direction of relative movement of the code plate is reversed, and therefore a high-resolution absolute encoder can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図（ａ）はこの発明の一実施例に係る光学式アブソ
リュートエンコーダの円盤型符号板の模式平面図、同図
（ｂ）は検出器の検出出力を処理するための信号処理回
路の一例を示す回路図、第２図は反転時における前図の
切換ラッチ回路のラッチ動作の様子を示す説明図、第３
図（ａ）は先の提案に係る光学式アブソリュートエンコ
ーダの円盤型符号板の模式平面図、同図（ｂ）は同じく
その検出器の検出出力を処理するための信号処理回路の
一例を示す回路図、第４図は反転時における前図のラッ
チ回路のラッチ動作の様子を示す説明図、第５図はこの
発明の一実施例に係るアブソリュートエンコーダの読み
取りデータのコード変換の様子を示す説明図、第６図は
異なるビット数のアブソリュート信号を得るためのアブ
ソリュートパターンを決定するアブソリュートコードの
幾つかの例を示す説明図である。 （主要部分の符号の説明） １・符号板 ２・トラック（アブソリュート） ３ニドラツク（インクリメンタル） ４−１〜４−５　光センサ（アブソリュート）５Ａ、５
Ｂ・光センサ（インクリメンタル）６、回転軸心 １０−１〜−５．パルス整形回路 １０−へ〜−Ｂ：バルス整形回路 １２・ワンショットマルチバイブレータ１６−１〜−４
・出力端子 １８：方向弁別回路 １６、ワンショットマルチバイブレータ２０　切換ラッ
チ回路 ２１〜２５．入力端子FIG. 1(a) is a schematic plan view of a disk-shaped code plate of an optical absolute encoder according to an embodiment of the present invention, and FIG. 1(b) is an example of a signal processing circuit for processing the detection output of the detector. 2 is an explanatory diagram showing the latch operation of the switching latch circuit shown in the previous figure at the time of inversion.
Figure (a) is a schematic plan view of the disk-shaped code plate of the optical absolute encoder according to the previous proposal, and figure (b) is a circuit showing an example of a signal processing circuit for processing the detection output of the detector. 4 is an explanatory diagram showing the state of the latch operation of the latch circuit shown in the previous figure at the time of inversion, and FIG. 5 is an explanatory diagram showing the state of code conversion of read data of the absolute encoder according to an embodiment of the present invention. , FIG. 6 is an explanatory diagram showing some examples of absolute codes for determining absolute patterns for obtaining absolute signals of different numbers of bits. (Explanation of symbols of main parts) 1. Code plate 2. Track (absolute) 3 Ni track (incremental) 4-1 to 4-5 Optical sensor (absolute) 5A, 5
B. Optical sensor (incremental) 6, rotation axis 10-1 to -5. To pulse shaping circuit 10--B: Pulse shaping circuit 12/one-shot multivibrator 16-1 to -4
- Output terminal 18: direction discrimination circuit 16, one-shot multivibrator 20, switching latch circuit 21-25. input terminal

Claims (1)

【特許請求の範囲】 アブソリュートパターンを有するトラックを設けた符号
板と、この符号板に対して前記トラックの長手方向に相
対移動可能な検出器とを備えたアブソリュートエンコー
ダにおいて、 前記検出器として前記トラック長手方向に所定間隔で配
列されたｎ＋１個（但しｎは、前記アブソリュートパタ
ーンのスケール目盛数Ｘに対して２＾ｎ＾−＾１＜Ｘ≦
２＾ｎを満足する整数）の検出器と、前記相対移動の正
逆方向を判別する方向弁別手段と、 前記検出器のうちのｎ個からの出力パルス列の高低レベ
ルを、その単位パルス幅のほぼ中ほどの時点で前記相対
移動に同期したクロック信号に基づいて同時に読み取る
読取手段と、 前記ｎ＋１個の検出器からの出力パルスのうちからｎ個
の検出器出力パルスを前記方向弁別手段の出力に応じて
前記相対移動の正逆方向別に選択を切り換えて前記読取
手段の入力に接続する切換手段、 とを備えたことを特徴とするアブソリュートエンコーダ
。[Scope of Claims] An absolute encoder comprising a code plate provided with a track having an absolute pattern, and a detector movable relative to the code plate in the longitudinal direction of the track, wherein the track is used as the detector. n+1 pieces arranged at predetermined intervals in the longitudinal direction (where n is 2^n^-^1<X≦ with respect to the number of scale graduations X of the absolute pattern)
(an integer satisfying 2^n); a direction discrimination means for determining the forward and reverse directions of the relative movement; reading means for reading simultaneously based on a clock signal synchronized with the relative movement at approximately the middle point; and n detector output pulses from among the output pulses from the n+1 detectors as an output of the direction discriminating means. an absolute encoder comprising: switching means for switching the selection depending on the forward and reverse directions of the relative movement and connecting to the input of the reading means.