JPH0257314B2 - - Google Patents
Info
- Publication number
- JPH0257314B2 JPH0257314B2 JP57042798A JP4279882A JPH0257314B2 JP H0257314 B2 JPH0257314 B2 JP H0257314B2 JP 57042798 A JP57042798 A JP 57042798A JP 4279882 A JP4279882 A JP 4279882A JP H0257314 B2 JPH0257314 B2 JP H0257314B2
- Authority
- JP
- Japan
- Prior art keywords
- segment
- circuit
- liquid crystal
- clock pulse
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 40
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 14
- 230000005684 electric field Effects 0.000 claims description 10
- 230000005764 inhibitory process Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 101000654764 Homo sapiens Secretagogin Proteins 0.000 description 5
- 101150080085 SEG1 gene Proteins 0.000 description 5
- 101100202858 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SEG2 gene Proteins 0.000 description 5
- 101100421134 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sle1 gene Proteins 0.000 description 5
- 102100032621 Secretagogin Human genes 0.000 description 5
- 230000003068 static effect Effects 0.000 description 4
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 3
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 3
- 102100021133 Nuclear protein 1 Human genes 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
この発明は複数個のコモン電極をもつ液晶表示
板を駆動する液晶駆動回路に関する。
板を駆動する液晶駆動回路に関する。
現在、多くの装置で表示器として、液晶表示板
が使用されている。通常、液晶表示板はその駆動
回路が実装されたプリント基板と導電性ゴムを介
し、圧力をかけてコンタクトがとられているた
め、完全なコンタクトがとられているか否かを容
易に確認する手段として、液晶表示板の全セグメ
ントを点灯させる機能が装置に要求される。
が使用されている。通常、液晶表示板はその駆動
回路が実装されたプリント基板と導電性ゴムを介
し、圧力をかけてコンタクトがとられているた
め、完全なコンタクトがとられているか否かを容
易に確認する手段として、液晶表示板の全セグメ
ントを点灯させる機能が装置に要求される。
また、おおかた、表示器として、液晶表示板が
採用されているデイジタル時計では、時計の精度
を決定する発振回路の発振周波数を微調整するた
めに液晶駆動出力をモニタすることが多い。
採用されているデイジタル時計では、時計の精度
を決定する発振回路の発振周波数を微調整するた
めに液晶駆動出力をモニタすることが多い。
この場合、液晶表示板の全セグメントをスタテ
イツク駆動により、点灯もしくは消灯させる信号
を出力する機能が必要となる。
イツク駆動により、点灯もしくは消灯させる信号
を出力する機能が必要となる。
第１図は液晶表示板の全セグメントを点灯させ
る機能をもつ従来の駆動回路を示す回路図であ
る。この第１図において、１は液晶表示板に通常
の表示を行わせるためのセグメント駆動回路であ
る。また、２は全セグメントを点灯させ得るセグ
メント駆動波形入力であり、ナンドゲート４の一
方の入力端に加えるようになつている。ナンドゲ
ート４の他方の入力端には制御信号入力３が加え
られるようになつている。
る機能をもつ従来の駆動回路を示す回路図であ
る。この第１図において、１は液晶表示板に通常
の表示を行わせるためのセグメント駆動回路であ
る。また、２は全セグメントを点灯させ得るセグ
メント駆動波形入力であり、ナンドゲート４の一
方の入力端に加えるようになつている。ナンドゲ
ート４の他方の入力端には制御信号入力３が加え
られるようになつている。
ナンドゲート４の出力はナンドゲート６，８，
１０の各一方の入力端に加えられる。また、上記
制御信号入力３はナンドゲート５，７，９の各一
方の入力端にインバータ１１を通して加えられる
ようになつている。このナンドゲート５，７，９
の他方の入力端にはセグメント駆動回路１の出力
が加えられるようになつている。ナンドゲート
５，７，９の出力はナンドゲート６，８，１０の
他方の入力端に加えられるようになつている。
１０の各一方の入力端に加えられる。また、上記
制御信号入力３はナンドゲート５，７，９の各一
方の入力端にインバータ１１を通して加えられる
ようになつている。このナンドゲート５，７，９
の他方の入力端にはセグメント駆動回路１の出力
が加えられるようになつている。ナンドゲート
５，７，９の出力はナンドゲート６，８，１０の
他方の入力端に加えられるようになつている。
この第１図において、通常の表示を行う場合に
は、制御信号入力３が「０」となり、したがつ
て、ナンドゲート４の出力は禁止され、セグメン
ト駆動回路１から出力されるセグメント駆動信号
はナンドゲート５と６，７と８，９と１０を介し
て、セグメント信号出力端子S1〜SNに出力され
る。
は、制御信号入力３が「０」となり、したがつ
て、ナンドゲート４の出力は禁止され、セグメン
ト駆動回路１から出力されるセグメント駆動信号
はナンドゲート５と６，７と８，９と１０を介し
て、セグメント信号出力端子S1〜SNに出力され
る。
また、液晶表示板の全セグメントを点灯させる
場合には、制御信号入力３が「１」となり、この
制御信号入力３はインバータ１１を通してナンド
ゲート５，７，９の出力を禁止する。また、セグ
メント駆動波形入力２がナンドゲート４と６，４
と８，４と１０を介してセグメント信号出力端子
S1〜SNに出力される。
場合には、制御信号入力３が「１」となり、この
制御信号入力３はインバータ１１を通してナンド
ゲート５，７，９の出力を禁止する。また、セグ
メント駆動波形入力２がナンドゲート４と６，４
と８，４と１０を介してセグメント信号出力端子
S1〜SNに出力される。
この第１図に示すような液晶駆動回路によつて
も、液晶表示板の全セグメントを点灯させ得る
が、すべてのセグメント信号出力端子S1〜SNに
対して、それぞれナンドゲート５と６，７と８，
９と１０を必要とし、また配線数も増加する。特
に、このような液晶駆動回路をLSI化するときに
は、チツプ面積の増大が避けられない。
も、液晶表示板の全セグメントを点灯させ得る
が、すべてのセグメント信号出力端子S1〜SNに
対して、それぞれナンドゲート５と６，７と８，
９と１０を必要とし、また配線数も増加する。特
に、このような液晶駆動回路をLSI化するときに
は、チツプ面積の増大が避けられない。
この発明は、上記従来の欠点を除去するために
なされたもので、素子数と配線数の大幅な増大を
ともなわずに液晶表示板の全セグメントを点灯さ
せることができるとともに、スタテイツク駆動す
る機能を有し、しかもLSI化する場合に有効な液
晶駆動回路を提供することを目的とする。
なされたもので、素子数と配線数の大幅な増大を
ともなわずに液晶表示板の全セグメントを点灯さ
せることができるとともに、スタテイツク駆動す
る機能を有し、しかもLSI化する場合に有効な液
晶駆動回路を提供することを目的とする。
以下、この発明の液晶駆動回路の実施例につい
て図面に基づき説明する。第２図はその一実施例
の回路図である。この第２図は1/2デユーテイ信
号選択液晶表示板の駆動回路に適用した例を示す
ものである。
て図面に基づき説明する。第２図はその一実施例
の回路図である。この第２図は1/2デユーテイ信
号選択液晶表示板の駆動回路に適用した例を示す
ものである。
この第２図において、CPINはクロツクパルス
入力端子である。このクロツクパルス入力端子
CPINはＴフリツプ・フロツプ１２（以下、TFF
と云う）の入力端子に接続されているとともに、
オアゲート１４、アンドゲート１５の各第１入力
端に接続されており、さらに、インバータ１３を
介してオアゲート１７の第１入力端、アンドゲー
ト１６の第１入力端にそれぞれ接続されている。
入力端子である。このクロツクパルス入力端子
CPINはＴフリツプ・フロツプ１２（以下、TFF
と云う）の入力端子に接続されているとともに、
オアゲート１４、アンドゲート１５の各第１入力
端に接続されており、さらに、インバータ１３を
介してオアゲート１７の第１入力端、アンドゲー
ト１６の第１入力端にそれぞれ接続されている。
また、ONは制御信号入力端子であり、上記オ
アゲート１４，１７の各第２入力端に接続されて
いるとともに、インバータ１８を通してエクスク
ルーシブオアゲート１９の第２入力端、アンドゲ
ート１５，１６の各第２入力端に接続されてい
る。
アゲート１４，１７の各第２入力端に接続されて
いるとともに、インバータ１８を通してエクスク
ルーシブオアゲート１９の第２入力端、アンドゲ
ート１５，１６の各第２入力端に接続されてい
る。
上記TFF１２の出力はコモン信号発生回路２
０，２１の各入力端I1に送出されるとともに、エ
クスクルーシブオアゲート１９の第１入力端に送
出されるようになつている。コモン信号発生回路
２０，２１の各入力端I2にはそれぞれオアゲート
１４，１７の出力が入力されるようになつてい
る。
０，２１の各入力端I1に送出されるとともに、エ
クスクルーシブオアゲート１９の第１入力端に送
出されるようになつている。コモン信号発生回路
２０，２１の各入力端I2にはそれぞれオアゲート
１４，１７の出力が入力されるようになつてい
る。
エクスクルーシブオアゲート１９の出力はセグ
メント駆動回路２６〜２８の各エクスクルーシブ
ノアゲート２５の第１入力端に転送されるように
なつている。セグメント駆動回路２６〜２８はそ
れぞれ同一回路構成をなすものであるから第２図
ではセグメント駆動回路２８を代表してその内部
構成が示されている。
メント駆動回路２６〜２８の各エクスクルーシブ
ノアゲート２５の第１入力端に転送されるように
なつている。セグメント駆動回路２６〜２８はそ
れぞれ同一回路構成をなすものであるから第２図
ではセグメント駆動回路２８を代表してその内部
構成が示されている。
セグメント駆動回路２８はエクスクルーシブノ
アゲート２５、アンドゲート２２，２３およびノ
アゲート２４とにより構成されている。各セグメ
ント駆動回路２６〜２８のアンドゲート２２の第
１入力端はアンドゲート１５の出力端に接続さ
れ、アンドゲート２３の第１入力端はアンドゲー
ト１６の出力端に接続されている。
アゲート２５、アンドゲート２２，２３およびノ
アゲート２４とにより構成されている。各セグメ
ント駆動回路２６〜２８のアンドゲート２２の第
１入力端はアンドゲート１５の出力端に接続さ
れ、アンドゲート２３の第１入力端はアンドゲー
ト１６の出力端に接続されている。
セグメント駆動回路２８，２６，２７のアンド
ゲート２２の第２入力端にはそれぞれセグメント
信号入力端子SIG１−１，SIG１−２，SIG１−
Ｎが接続されている。同様にして、セグメント駆
動回路２８，２６，２７のアンドゲート２３の第
２入力端にはそれぞれセグメント信号入力端子
SIG２−１，SIG２−２，SIG２−Ｎが接続され
ている。
ゲート２２の第２入力端にはそれぞれセグメント
信号入力端子SIG１−１，SIG１−２，SIG１−
Ｎが接続されている。同様にして、セグメント駆
動回路２８，２６，２７のアンドゲート２３の第
２入力端にはそれぞれセグメント信号入力端子
SIG２−１，SIG２−２，SIG２−Ｎが接続され
ている。
これらのセグメント信号入力端子SIG１−１，
SIG１−２，SIG１−Ｎ，SIG２−１，SIG２−
２，SIG２−Ｎはそれぞれ代表選択される前のセ
グメント信号が入力されるものである。
SIG１−２，SIG１−Ｎ，SIG２−１，SIG２−
２，SIG２−Ｎはそれぞれ代表選択される前のセ
グメント信号が入力されるものである。
各セグメント駆動回路２８，２６，２７のアン
ドゲート２２，２３の出力端はそれぞれノアゲー
ト２４の第１入力端、第２入力端に接続されてい
る。このノアゲート２４の出力端はエクスクルー
シブノアゲート２５の第２入力端に接続されてい
る。このエクスクルーシブノアゲート２５の出力
端はセグメント信号出力端子SEG１に接続され
ている。同様にして、セグメント駆動回路２６，
２７のエクスクルーシブノアゲートの出力端もセ
グメント信号出力端子SEG２，SEGNに接続され
ている。
ドゲート２２，２３の出力端はそれぞれノアゲー
ト２４の第１入力端、第２入力端に接続されてい
る。このノアゲート２４の出力端はエクスクルー
シブノアゲート２５の第２入力端に接続されてい
る。このエクスクルーシブノアゲート２５の出力
端はセグメント信号出力端子SEG１に接続され
ている。同様にして、セグメント駆動回路２６，
２７のエクスクルーシブノアゲートの出力端もセ
グメント信号出力端子SEG２，SEGNに接続され
ている。
また、上記コモン信号発生回路２０，２１の各
出力端はコモン信号出力端子COM１，COM２に
接続されている。このコモン信号出力端子COM
１，COM２に得られるコモン信号と上記セグメ
ント信号出力端子SEG１，SEG２，SEGNのセ
グメント出力信号はそれぞれ液晶表示板（図示せ
ず）に与えられる。
出力端はコモン信号出力端子COM１，COM２に
接続されている。このコモン信号出力端子COM
１，COM２に得られるコモン信号と上記セグメ
ント信号出力端子SEG１，SEG２，SEGNのセ
グメント出力信号はそれぞれ液晶表示板（図示せ
ず）に与えられる。
選択動作禁止回路としてアンドゲート１５，１
６が設けられ、制御回路としてエクスクルーシブ
オアゲート１９が設けられ、交番電界発生回路と
してエクスクルーシブノアゲート２５が設けら
れ、クロツクパルス発生回路としてTFF１２、
インバータ１３が設けられている。
６が設けられ、制御回路としてエクスクルーシブ
オアゲート１９が設けられ、交番電界発生回路と
してエクスクルーシブノアゲート２５が設けら
れ、クロツクパルス発生回路としてTFF１２、
インバータ１３が設けられている。
次に、以上のように構成されたこの発明の液晶
駆動回路の動作について、第３図以下を参照して
説明する。クロツクパルス入力端子CPINには周
波数がn′であるクロツクパルスCP１（第４図ａ）
を入力すると、このクロツクパルスCP１はTFF
１２に入力されると同時に、オアゲート１４の第
１入力端、アンドゲート１５の第１入力端に入力
され、さらに、インバータ１３で反転されて、オ
アゲート１７の第１入力端、アンドゲート１６の
第１入力端にも入力される。
駆動回路の動作について、第３図以下を参照して
説明する。クロツクパルス入力端子CPINには周
波数がn′であるクロツクパルスCP１（第４図ａ）
を入力すると、このクロツクパルスCP１はTFF
１２に入力されると同時に、オアゲート１４の第
１入力端、アンドゲート１５の第１入力端に入力
され、さらに、インバータ１３で反転されて、オ
アゲート１７の第１入力端、アンドゲート１６の
第１入力端にも入力される。
TFF１２にクロツクパルスCPIが入力されるこ
とにより、このクロツクパルスCP１は２分周さ
れ、第４図ｂに示すように周波数がn′／２である
クロツクパルスCP２となる。
とにより、このクロツクパルスCP１は２分周さ
れ、第４図ｂに示すように周波数がn′／２である
クロツクパルスCP２となる。
通常の表示を行う場合には、制御信号入力端子
ONには「０」が入力され、コモン信号発生回路
２０の入力端I1にはTFF１２からのクロツクパル
スCP２が入力され、入力端I2にはオアゲート１
４を通してクロツクパルスCP１が入力される。
ONには「０」が入力され、コモン信号発生回路
２０の入力端I1にはTFF１２からのクロツクパル
スCP２が入力され、入力端I2にはオアゲート１
４を通してクロツクパルスCP１が入力される。
また、コモン信号発生回路２１の入力端I1にも
クロツクパルスCP２が入力され、入力端I2には
インバータ１３で反転されたクロツクパルスCP
１がオアゲート１７を通して入力される。このコ
モン信号発生回路２０，２１は第３図に示すよう
に動作して、コモン信号出力端子COM１，COM
２にはそれぞれ第４図ｃ、第４図ｄに示すような
コモン出力信号が得られる。
クロツクパルスCP２が入力され、入力端I2には
インバータ１３で反転されたクロツクパルスCP
１がオアゲート１７を通して入力される。このコ
モン信号発生回路２０，２１は第３図に示すよう
に動作して、コモン信号出力端子COM１，COM
２にはそれぞれ第４図ｃ、第４図ｄに示すような
コモン出力信号が得られる。
第３図において、I1，I2の「０」および「１」
は入力の論理レベルを表わし、OUTの「０」お
よび「VDD」は出力信号の電圧を表わし、さら
に、1/2VDDは「０」と「VDD」の中間電圧を表わ
している。
は入力の論理レベルを表わし、OUTの「０」お
よび「VDD」は出力信号の電圧を表わし、さら
に、1/2VDDは「０」と「VDD」の中間電圧を表わ
している。
また、セグメント信号入力端子SIG１−１，
SIG２−１に入力されたセグメント信号はアンド
ゲート２２，２３でそれぞれクロツクパルスCP
１とその反転クロツクパルス１とのアンドが
とられ、ノアゲート２４に入力される。クロツク
パルスCP１は周期的に「１」と「０」を繰返し、
CP１が「１」の期間にはセグメント信号入力端
子SIG１−１に入力されているセグメント信号が
反転され、ノアゲート２４から出力され、CP１
が「０」即ち１が「１」の期間にはセグメン
ト信号入力端子SIG２−１に入力されているセグ
メント信号が反転され、ノアゲート２４から出力
される。このようにして、セグメント信号入力端
子SIG１−１，SIG２−１に各々入力されている
セグメント信号は信号選択される。
SIG２−１に入力されたセグメント信号はアンド
ゲート２２，２３でそれぞれクロツクパルスCP
１とその反転クロツクパルス１とのアンドが
とられ、ノアゲート２４に入力される。クロツク
パルスCP１は周期的に「１」と「０」を繰返し、
CP１が「１」の期間にはセグメント信号入力端
子SIG１−１に入力されているセグメント信号が
反転され、ノアゲート２４から出力され、CP１
が「０」即ち１が「１」の期間にはセグメン
ト信号入力端子SIG２−１に入力されているセグ
メント信号が反転され、ノアゲート２４から出力
される。このようにして、セグメント信号入力端
子SIG１−１，SIG２−１に各々入力されている
セグメント信号は信号選択される。
このエクスクルーシブノアゲート２５の第１入
力端には、エクスクルーシブオアゲート１９の出
力が入力されるので、ノアゲート２４の出力信号
はエクスクルーシブオアゲート１９から出力され
るクロツクパルス２により液晶表示板に交番
電界がかかるように変えられ、セグメント信号出
力端子SEG１にセグメント出力信号（第４図ｅ）
として出力される。
力端には、エクスクルーシブオアゲート１９の出
力が入力されるので、ノアゲート２４の出力信号
はエクスクルーシブオアゲート１９から出力され
るクロツクパルス２により液晶表示板に交番
電界がかかるように変えられ、セグメント信号出
力端子SEG１にセグメント出力信号（第４図ｅ）
として出力される。
セグメント駆動回路２６，２７はセグメント信
号入力端子SIG１−１，SIG２−１への入力信号
と同様にして、セグメント信号入力端子SIG１−
２，SIG２−２，SIG１−Ｎ，SIG２−Ｎへの入
力信号を信号選択して、この信号選択した信号を
液晶表示板に交番電界が印加するように位相を変
えて、セグメント信号出力端子SEG２，SEGNに
それぞれ第４図ｆ、第４図ｇに示すようなセグメ
ント出力信号を送出する。
号入力端子SIG１−１，SIG２−１への入力信号
と同様にして、セグメント信号入力端子SIG１−
２，SIG２−２，SIG１−Ｎ，SIG２−Ｎへの入
力信号を信号選択して、この信号選択した信号を
液晶表示板に交番電界が印加するように位相を変
えて、セグメント信号出力端子SEG２，SEGNに
それぞれ第４図ｆ、第４図ｇに示すようなセグメ
ント出力信号を送出する。
なお、この第４図ａ、第４図ｂに示すクロツク
パルスCP１，CP２の「０」、「１」は論理レベル
を示し、第４図ｃ、第４図ｄに示すコモン信号、
第４図ｅ〜第４図ｇに示すセグメント出力信号の
「０」、「VDD」、「1/2VDD」は出力信号の電圧を表
わしている。
パルスCP１，CP２の「０」、「１」は論理レベル
を示し、第４図ｃ、第４図ｄに示すコモン信号、
第４図ｅ〜第４図ｇに示すセグメント出力信号の
「０」、「VDD」、「1/2VDD」は出力信号の電圧を表
わしている。
また、セグメント信号入力端子SIG１−１，
SIG２−１，SIG２−２，SIG１−Ｎ，SIG２−
Ｎに入力される信号をそれぞれ「１」、「０」、
「０」、「１」、「１」、「１」としている。
SIG２−１，SIG２−２，SIG１−Ｎ，SIG２−
Ｎに入力される信号をそれぞれ「１」、「０」、
「０」、「１」、「１」、「１」としている。
次に、液晶表示板の全セグメントを点灯する場
合について説明する。この場合、制御信号入力端
子ONには「１」が入力される。したがつて、ア
ンドゲート１５，１６の出力はともに「０」とな
り、また、アンドゲート２２，２３の出力も
「０」となる。このため、ノアゲート２４の出力、
つまり、エクスクルーシブノアゲート２５の第２
入力端は「１」となる。
合について説明する。この場合、制御信号入力端
子ONには「１」が入力される。したがつて、ア
ンドゲート１５，１６の出力はともに「０」とな
り、また、アンドゲート２２，２３の出力も
「０」となる。このため、ノアゲート２４の出力、
つまり、エクスクルーシブノアゲート２５の第２
入力端は「１」となる。
また、クロツクパルス入力端子CPINには第５
図ａに示すようなクロツクパルスCP１が入力さ
れ、TFF１２に加えられる。これにより、前述
した場合と同様にして、クロツクパルスCP１は
TFF１２で２分周され、その出力端には第５図
ｂに示すようなクロツクパルスCP２が現われる。
図ａに示すようなクロツクパルスCP１が入力さ
れ、TFF１２に加えられる。これにより、前述
した場合と同様にして、クロツクパルスCP１は
TFF１２で２分周され、その出力端には第５図
ｂに示すようなクロツクパルスCP２が現われる。
このクロツクパルスCP２はエクスクルーシブ
オアゲート１９を経てエクスクルーシブノアゲー
ト２５の第１入力端に転送される。これにより、
エクスクルーシブノアゲート２５からこのクロツ
クパルスCP２が出力される。同様にして、他の
セグメント駆動回路２６，２７からもクロツクパ
ルスCP２が出力される。したがつて、セグメン
ト信号出力端子SEG１，SEG２，SEGNにはそ
れぞれ第５図ｅに示すようなセグメント出力信号
が現われる。
オアゲート１９を経てエクスクルーシブノアゲー
ト２５の第１入力端に転送される。これにより、
エクスクルーシブノアゲート２５からこのクロツ
クパルスCP２が出力される。同様にして、他の
セグメント駆動回路２６，２７からもクロツクパ
ルスCP２が出力される。したがつて、セグメン
ト信号出力端子SEG１，SEG２，SEGNにはそ
れぞれ第５図ｅに示すようなセグメント出力信号
が現われる。
また、TFF１２の出力端のクロツクパルスCP
２はコモン信号発生回路２０，２１の各入力端I1
に加えられる。また、オアゲート１４，１７の第
２入力端は制御信号入力端子ONに接続されてい
るため「１」が入力される。
２はコモン信号発生回路２０，２１の各入力端I1
に加えられる。また、オアゲート１４，１７の第
２入力端は制御信号入力端子ONに接続されてい
るため「１」が入力される。
したがつて、このオアゲート１４，１７の出力
により、コモン信号発生回路２０，２１の入力端
I2は常に「１」となり、コモン信号は第３図によ
り「０」と「VDD」間で振幅し、第５図ｃ、第５
図ｄに示すようなコモン信号が得られ、液晶表示
板の全セグメントをスタテツク駆動で点灯させ
る。
により、コモン信号発生回路２０，２１の入力端
I2は常に「１」となり、コモン信号は第３図によ
り「０」と「VDD」間で振幅し、第５図ｃ、第５
図ｄに示すようなコモン信号が得られ、液晶表示
板の全セグメントをスタテツク駆動で点灯させ
る。
なお、第５図においても、第４図と同様に、ク
ロツクパルスCP１，CP２の「０」，「１」は論理
レベルを表わし、コモン信号COM１，COM２、
セグメント出力信号SEG１，SEG２，SEGNの
「０」「VDD」はその電圧を表わしている。
ロツクパルスCP１，CP２の「０」，「１」は論理
レベルを表わし、コモン信号COM１，COM２、
セグメント出力信号SEG１，SEG２，SEGNの
「０」「VDD」はその電圧を表わしている。
以上は液晶表示板の全セグメントをスタテイツ
ク駆動で点灯させる実施例で説明を行つたが、全
セグメントを消灯させる場合には、エクスクルー
シブオアゲート１９の代りにインバータでクロツ
クパルスCP２を反転させたクロツクパルス２
をエクスクルーシブノアゲート２５の第１入力端
に加えるように回路を構成する。
ク駆動で点灯させる実施例で説明を行つたが、全
セグメントを消灯させる場合には、エクスクルー
シブオアゲート１９の代りにインバータでクロツ
クパルスCP２を反転させたクロツクパルス２
をエクスクルーシブノアゲート２５の第１入力端
に加えるように回路を構成する。
また、スタツテイツク駆動を必要としなけれ
ば、オアゲート１４，１７を除去し、コモン信号
発生回路２０の入力端I2にはクロツクパルスCP
１を入力し、コモン信号発生回路２１の入力端I2
にはクロツクパルスCP１の反転したクロツクパ
ルス１を入力する回路構成にすればよい。
ば、オアゲート１４，１７を除去し、コモン信号
発生回路２０の入力端I2にはクロツクパルスCP
１を入力し、コモン信号発生回路２１の入力端I2
にはクロツクパルスCP１の反転したクロツクパ
ルス１を入力する回路構成にすればよい。
以上説明したように、セグメント信号を与える
セグメント駆動回路２８自体は液晶表示板の全セ
グメントを点灯させる機能のないものと全く同じ
である。そして、セグメント駆動回路２８におけ
るアンドゲート２２，２３およびノアゲート２４
で構成される信号選択回路の出力を禁止するため
のアンドゲート１５，１６、インバータ１８およ
び信号選択された信号の位相を液晶表示板に交番
電界が印加されるようにかえるエクスクルーシブ
ノアゲート２５に入力する位相制御信号を切り換
えるためのエクスクルーシブオアゲート１９の付
加のみで所望の機能をもたらすことができる。
セグメント駆動回路２８自体は液晶表示板の全セ
グメントを点灯させる機能のないものと全く同じ
である。そして、セグメント駆動回路２８におけ
るアンドゲート２２，２３およびノアゲート２４
で構成される信号選択回路の出力を禁止するため
のアンドゲート１５，１６、インバータ１８およ
び信号選択された信号の位相を液晶表示板に交番
電界が印加されるようにかえるエクスクルーシブ
ノアゲート２５に入力する位相制御信号を切り換
えるためのエクスクルーシブオアゲート１９の付
加のみで所望の機能をもたらすことができる。
したがつて、それぞれのセグメント駆動回路に
対して、ゲートは必要とせず、破線数の増加もな
い。同時にコモン信号発生回路の出力を「０」と
「VDD」間で振幅させるためのオアゲート１４と
１７を付加することにより、液晶表示板をスタテ
イツク駆動できる利点がある。
対して、ゲートは必要とせず、破線数の増加もな
い。同時にコモン信号発生回路の出力を「０」と
「VDD」間で振幅させるためのオアゲート１４と
１７を付加することにより、液晶表示板をスタテ
イツク駆動できる利点がある。
以上のように、この発明の液晶駆動回路によれ
ば、セグメント駆動回路の各々はコモン信号発生
回路とでフレーム周期毎に液晶表示板に交番電界
を印加する交番電界発生回路を含み、交番電界発
生回路に、外部制御信号に応じて通常の点灯動作
時にはフレーム周期のクロツクパルスを出力し、
全セグメント点灯動作時にはフレーム周期のクロ
ツクパルスと反転関係にあるクロツクパルスを選
択的に出力する制御回路と、通常の点灯動作時に
はフレーム周期の1/2の周期を有し且つ１／ｎデ
ユーテイで互いに所定の位相差を有するｎ個のク
ロツクパルスをセグメント駆動回路に出力してそ
のｎ個のセグメント信号を順次信号選択させ、全
セグメント点灯動作時には、外部制御信号により
ｎ個のクロツクパルスの出力を禁止することによ
りセグメント信号の信号選択を禁止させる選択動
作禁止回路と、１／ｎデユーテイのｎ個のクロツ
クパルスを基本クロツクパルスから生成して出力
し、且つフレーム周期のクロツクパルスを1/nデ
ユーテイのｎ個のクロツクパルスのいずれかを２
分周することにより生成して出力するクロツクパ
ルス発生回路を設けるように構成したので、素子
数および配線数の大幅な増大をともなわずに、通
常点灯に加えて液晶表示板の全セグメントを点灯
させることができ、LSI化する場合に特に有効と
なるものである。
ば、セグメント駆動回路の各々はコモン信号発生
回路とでフレーム周期毎に液晶表示板に交番電界
を印加する交番電界発生回路を含み、交番電界発
生回路に、外部制御信号に応じて通常の点灯動作
時にはフレーム周期のクロツクパルスを出力し、
全セグメント点灯動作時にはフレーム周期のクロ
ツクパルスと反転関係にあるクロツクパルスを選
択的に出力する制御回路と、通常の点灯動作時に
はフレーム周期の1/2の周期を有し且つ１／ｎデ
ユーテイで互いに所定の位相差を有するｎ個のク
ロツクパルスをセグメント駆動回路に出力してそ
のｎ個のセグメント信号を順次信号選択させ、全
セグメント点灯動作時には、外部制御信号により
ｎ個のクロツクパルスの出力を禁止することによ
りセグメント信号の信号選択を禁止させる選択動
作禁止回路と、１／ｎデユーテイのｎ個のクロツ
クパルスを基本クロツクパルスから生成して出力
し、且つフレーム周期のクロツクパルスを1/nデ
ユーテイのｎ個のクロツクパルスのいずれかを２
分周することにより生成して出力するクロツクパ
ルス発生回路を設けるように構成したので、素子
数および配線数の大幅な増大をともなわずに、通
常点灯に加えて液晶表示板の全セグメントを点灯
させることができ、LSI化する場合に特に有効と
なるものである。
第１図は従来の液晶駆動回路の回路図、第２図
はこの発明の液晶駆動回路の一実施例を示す回路
図、第３図はこの発明の液晶駆動回路におけるコ
モン信号発生回路の入力と出力の関係を表にして
示す図、第４図ａないし第４図ｇおよび第５図ａ
ないし第５図ｅはそれぞれこの発明の液晶駆動回
路の動作を説明するための各部の波形図である。 １２……Ｔフリツプ・フロツプ、１３……イン
バータ、１５，１６，２２，２３……アンドゲー
ト、１９……エクスクルーシブオアゲート、２
０，２１……コモン信号発生回路、２４……ノア
ゲート、２５……エクスクルーシブノアゲート、
２６〜２８……セグメント駆動回路。
はこの発明の液晶駆動回路の一実施例を示す回路
図、第３図はこの発明の液晶駆動回路におけるコ
モン信号発生回路の入力と出力の関係を表にして
示す図、第４図ａないし第４図ｇおよび第５図ａ
ないし第５図ｅはそれぞれこの発明の液晶駆動回
路の動作を説明するための各部の波形図である。 １２……Ｔフリツプ・フロツプ、１３……イン
バータ、１５，１６，２２，２３……アンドゲー
ト、１９……エクスクルーシブオアゲート、２
０，２１……コモン信号発生回路、２４……ノア
ゲート、２５……エクスクルーシブノアゲート、
２６〜２８……セグメント駆動回路。
Claims (1)
- 【特許請求の範囲】 １ グループ化したｎ個のコモン電極及びグルー
プ化したｍ個のセグメント電極の各グループ間に
交番電圧を印加して液晶表示板を駆動する液晶駆
動回路であつて、 前記ｎ個のコモン電極に接続されるｎ個のコモ
ン信号発生回路と、 前記ｍ個のセグメント電極に接続されるｍ個の
セグメント駆動回路と、 前記セグメント駆動回路の各々は前記コモン信
号発生回路とでフレーム周期毎に液晶表示板に交
番電界を印加する交番電界発生回路を含み、 前記セグメント駆動回路の前記交番電界発生回
路に、外部制御信号に応じて通常の点灯動作時に
は前記フレーム周期のクロツクパルスを出力し、
全セグメント点灯動作時には前記フレーム周期の
クロツクパルスと反転関係にあるクロツクパルス
を選択的に出力する制御回路と、 通常の点灯動作時には前記フレーム周期の1/2
の周期を有し且つ１／ｎデユーテイで互いに所定
の位相差を有するｎ個のクロツクパルスを前記セ
グメント駆動回路に出力して前記セグメント駆動
回路の各々に入力されるｎ個のセグメント信号を
信号選択させ、 前記液晶表示板の全セグメント点灯動作時に
は、前記外部制御信号により前記ｎ個のクロツク
パルスの出力を禁止することにより前記セグメン
ト信号の信号選択を禁止させる選択動作禁止回路
と、 前記１／ｎデユーテイのｎ個のクロツクパルス
を基本クロツクパルスから生成して前記選択動作
禁止回路と前記ｎ個のコモン信号発生回路に出力
し、且つ前記１／ｎデユーテイのｎ個のクロツク
パルスのいずれかを２分周することにより前記フ
レーム周期のクロツクパルスを生成して前記制御
回路と前記ｎ個のコモン信号発生回路に出力する
クロツクパルス発生回路を備えたことを特徴とす
る液晶駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4279882A JPS58160989A (ja) | 1982-03-19 | 1982-03-19 | 液晶駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4279882A JPS58160989A (ja) | 1982-03-19 | 1982-03-19 | 液晶駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58160989A JPS58160989A (ja) | 1983-09-24 |
| JPH0257314B2 true JPH0257314B2 (ja) | 1990-12-04 |
Family
ID=12645980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4279882A Granted JPS58160989A (ja) | 1982-03-19 | 1982-03-19 | 液晶駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58160989A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61185790A (ja) * | 1985-02-14 | 1986-08-19 | セイコーエプソン株式会社 | 液晶表示の制御方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5482928A (en) * | 1977-12-15 | 1979-07-02 | Casio Comput Co Ltd | Liquid crystal drive system |
-
1982
- 1982-03-19 JP JP4279882A patent/JPS58160989A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5482928A (en) * | 1977-12-15 | 1979-07-02 | Casio Comput Co Ltd | Liquid crystal drive system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58160989A (ja) | 1983-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563624A (en) | Flat display device and display body driving device | |
| JP3042012B2 (ja) | パワーオンリセット装置 | |
| JP3139496B2 (ja) | フラット表示装置制御方法 | |
| JPH1186586A (ja) | シフトレジスタ装置および表示装置 | |
| US4158786A (en) | Display device driving voltage providing circuit | |
| KR19980047305A (ko) | 액정 표시 장치용 레벨 시프트 회로 | |
| KR19990013788A (ko) | 액정표시장치의 구동제어용 반도체장치 및 액정표시장치 | |
| US4019178A (en) | CMOS drive system for liquid crystal display units | |
| US4011516A (en) | Frequency correction arrangement | |
| JP5608318B2 (ja) | 液晶パネルの駆動方法及びそれを具現するマスキング回路 | |
| US5432529A (en) | Output circuit for electronic display device driver | |
| US4148015A (en) | Electronic timepiece with an electrochromic display | |
| JPH0257314B2 (ja) | ||
| EP0644522B1 (en) | Data selection circuit | |
| US4122661A (en) | Electronic timepiece digital display drive circuit | |
| JPH0645900A (ja) | オーバーラップなしでの複数個の電圧の一つの選択 | |
| JP3166770B2 (ja) | フラット表示装置及び表示体駆動装置 | |
| JP2001272961A (ja) | 表示制御装置及び表示装置 | |
| JP3269501B2 (ja) | 表示装置の表示オン制御方法及び駆動装置 | |
| JPH0248873Y2 (ja) | ||
| JP3269502B2 (ja) | 表示装置の表示オフ制御方法及び駆動装置 | |
| KR0179780B1 (ko) | 상보형 클럭발생기 | |
| KR830001958B1 (ko) | 레벨쉬프터를 겸한 시-모스(c-mos)형 래치회로 | |
| JPS5827698B2 (ja) | 多値信号発生装置 | |
| JP2001255859A (ja) | フラット表示装置 |