JPH0254375A - Method and device for checking pattern defect - Google Patents
Method and device for checking pattern defectInfo
- Publication number
- JPH0254375A JPH0254375A JP63205219A JP20521988A JPH0254375A JP H0254375 A JPH0254375 A JP H0254375A JP 63205219 A JP63205219 A JP 63205219A JP 20521988 A JP20521988 A JP 20521988A JP H0254375 A JPH0254375 A JP H0254375A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pattern
- pattern data
- defect
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title claims description 8
- 238000007689 inspection Methods 0.000 claims description 48
- 230000002950 deficient Effects 0.000 claims description 17
- 238000006073 displacement reaction Methods 0.000 claims description 8
- 238000000605 extraction Methods 0.000 claims description 7
- 238000003384 imaging method Methods 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims description 2
- 230000015654 memory Effects 0.000 abstract description 41
- 238000010586 diagram Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マスク、レチクル、プリント基板等に形成
されたパターンの欠陥の有無を検査するパターン欠陥検
査方法及び装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a pattern defect inspection method and apparatus for inspecting the presence or absence of defects in patterns formed on masks, reticles, printed circuit boards, etc.
従来のパターン欠陥検査方法としては、例えば特開昭５
５−１０５３２９号公報（第１従来例）、特開昭４９−
３４３８５号公報（第２従来例）に記載されているもの
がある。As a conventional pattern defect inspection method, for example,
Publication No. 5-105329 (first conventional example), Japanese Unexamined Patent Publication No. 1983-
There is one described in Publication No. 34385 (second conventional example).
第１従来例は、基準パターンデータに基づいて発生され
た第１の走査信号と、該基準パターンに対する被検査パ
ターンを走査して得た第２の走査信号とを比較照合する
ことにより欠陥パターンを検出するものであり、基準パ
ターン及び被検査パターンの走査方向の幅をクロックパ
ルスのカウント値によって検出して、両カウント値を比
較することにより、欠陥の有無を判定するようにしてい
る。In the first conventional example, a defective pattern is detected by comparing and collating a first scanning signal generated based on reference pattern data and a second scanning signal obtained by scanning a pattern to be inspected with respect to the reference pattern. The width of the reference pattern and the pattern to be inspected in the scanning direction is detected by the count value of clock pulses, and the presence or absence of a defect is determined by comparing both count values.
第２従来例は、対象パターンの映像を局部的二次元二値
映像として順次切り出す手段と、該局部的二次元映像の
中心絵素の周囲を覆い尽くすごとく取った複数個のすべ
ての部分領域において、咳中心絵素の論理状態と反対の
論理的状態をもつ絵素が必ず含まれておれば出力論理処
理を行うようにしている。The second conventional example includes a means for sequentially cutting out an image of a target pattern as a local two-dimensional binary image, and a means for sequentially cutting out an image of a target pattern as a local two-dimensional binary image, and a means for sequentially cutting out an image of a target pattern as a local two-dimensional binary image, and all partial areas taken so as to completely cover the center picture element of the local two-dimensional image. , output logic processing is performed if a pixel with a logical state opposite to that of the cough center pixel is definitely included.
しかしながら、上記第１従来例及び第２従来例にあって
は、何れの場合にも、単にパターンの２次元画像を２値
化し、その画像データに基づいて欠陥パターンを抽出す
るようにしており、１つのパターンについて、一定の基
準で欠陥判定を行うので、例えば検査パターンとマスタ
パターンとの間に多少のパターンずれを許容できるパタ
ーンが存在する場合でも、一定基準で欠陥判定すること
になり、欠陥抽出精度を高めると例えばパンチング又は
ドリリングによって形成するプリント基板のスルーホー
ルのように高精度に形成することが困難で且つパターン
ずれがさほど大きな影響を与えることがないパターンに
対して欠陥有りと判定することになり、この欠陥データ
が膨大となると共に、欠陥データに対する人手による再
検査の手間も多くなる。一方、欠陥抽出精度を低下させ
ると、スルーホール等の高精度を要求されないパターン
部についての欠陥判定が緩やかになり、再検査の個数が
減少するが、高精度を要求されるパターン部については
、欠陥が抽出されなくなるおそれが高くなり、何れの場
合も正確で再検査個数の減少の双方を満足する欠陥検査
を行うことができないという未解決の課題があった。However, in both the first conventional example and the second conventional example, the two-dimensional image of the pattern is simply binarized, and the defective pattern is extracted based on the image data. Defects are determined based on a certain standard for one pattern, so even if there is a pattern that can tolerate some pattern deviation between the inspection pattern and the master pattern, the defect will be determined based on a certain standard, and the defect will be determined based on a certain standard. When the extraction accuracy is increased, patterns that are difficult to form with high precision and where pattern misalignment does not have a large effect, such as through holes on printed circuit boards formed by punching or drilling, are determined to have defects. As a result, this defect data becomes enormous, and the time and effort required to manually re-inspect the defect data also increases. On the other hand, if the defect extraction accuracy is lowered, the defect judgment for pattern parts that do not require high accuracy such as through holes will be made more slowly, and the number of re-inspections will decrease, but for pattern parts that require high accuracy, There is an unresolved problem that there is a high possibility that defects will not be extracted, and in any case, it is not possible to perform defect inspection that satisfies both accuracy and reduction in the number of re-inspections.
そこで、この発明は、上記従来例の未解決の課題に着目
してなされたものであり、パターン部に応じて異なる欠
陥認識精度の設定を可能として正確で且つ再検査個数の
減少の双方を満足することが可能なパターン欠陥検査方
法及び装置を提供することを目的としている。Therefore, this invention was made by focusing on the unresolved problems of the conventional example described above, and it is possible to set different defect recognition accuracy depending on the pattern part, thereby satisfying both accuracy and reducing the number of re-inspections. It is an object of the present invention to provide a pattern defect inspection method and apparatus that can perform the following steps.
（課題を解決するための手段〕
上記課題を解決するために、請求項（１１の発明は、所
定のパターンを形成した被検査物と撮像装置とを相対的
に１次元又は２次元に走査して検査パターンデータを得
、該検査パターンデータと予め記憶したマスタパターン
データとを比較してパターンの欠陥を検査するようにし
たパターン欠陥検査方法において、前記マスタパターン
データ中の欠陥認識精度の重要度が低いパターン部に対
応する所望のずれ量に設定したずれ許容パターンデータ
を形成し、該ずれ許容パターンデータと前記マスタパタ
ーンデータとに基づいて比較用マスタパターンデータを
形成すると共に、該比較用マスタパターンデータの輪郭
データを形成し、前記比較用パターンデータと前記検査
パターンデータとを比較して欠陥部を抽出すると共に、
抽出された欠陥部を前記輪郭データでマスクしてパター
ンの欠陥の有無を判定するようにしたことを特徴として
いる。(Means for Solving the Problems) In order to solve the above problems, the invention of claim (11) scans an object to be inspected on which a predetermined pattern is formed and an imaging device relatively one-dimensionally or two-dimensionally. In a pattern defect inspection method, the inspection pattern data is obtained by using the master pattern data stored in advance, and defects in the pattern are inspected by comparing the inspection pattern data with master pattern data stored in advance. Forming deviation tolerance pattern data set to a desired deviation amount corresponding to a pattern portion with a low forming contour data of the pattern data, comparing the comparison pattern data and the inspection pattern data to extract a defective part;
The present invention is characterized in that the extracted defective portion is masked with the contour data to determine the presence or absence of a pattern defect.
また、請求項（２）の発明は、前記比較用マスタパター
ンデータとパターンデータとの排他的論理和をとって欠
陥部を抽出することを特徴としている。Further, the invention according to claim (2) is characterized in that the defective portion is extracted by performing an exclusive OR of the comparison master pattern data and the pattern data.
さらに、請求項（３）の発明は、所定のパターンを形成
した被検査物と撮像装置とを相対的に１次元又は２次元
に走査して検査パターンデータを得、該検査パターンデ
ータとマスタパターンデータとを比較してパターンの欠
陥を走査するようにしたパターン欠陥検査装置において
、前記マスタパターンデータの欠陥認識精度の重要度が
低いパターン部に対応する所望ずれ幅のずれ許容パター
ンデータを形成するずれ許容パターンデータ形成手段と
、該ずれ許容パターンデータ形成手段で形成したずれ許
容パターンデータと前記マスタパターンデータとに基づ
いて比較用マスタパターンデータを生成する比較用マス
タパターンデータ生成手段と、該比較用マスタパターン
データ生成手段で生成した比較用マスタパターンの輪郭
パターンデータを形成する輪郭パターンデータ形成手段
と、前記比較用マスタパターンデータと前記パターンデ
ータと比較して欠陥部を抽出し、該欠陥部抽出データを
前記輪郭パターンデータでマスクする欠陥部抽出手段と
を備えたことを特徴としている。Furthermore, the invention of claim (3) obtains inspection pattern data by relatively scanning an object to be inspected on which a predetermined pattern is formed and an imaging device in one dimension or two dimensions, and combines the inspection pattern data with a master pattern. In a pattern defect inspection device configured to scan for defects in a pattern by comparing data with the data, deviation tolerance pattern data of a desired deviation width is formed corresponding to a pattern portion in which defect recognition accuracy of the master pattern data is less important. a deviation permissible pattern data forming means; a comparison master pattern data generating means for generating comparison master pattern data based on the master pattern data and the deviation permissible pattern data formed by the deviation permissible pattern data forming means; contour pattern data forming means for forming contour pattern data of the comparison master pattern generated by the comparison master pattern data generation means; The present invention is characterized by comprising a defect extracting means for masking the extracted data with the contour pattern data.
なおさらに、請求項（４）の発明は、前記欠陥部抽出手
段は前記比較用パターンマスタデータ形成手段の比較用
パターンマスタデータとパターンデータとの排他的論理
和をとって欠陥部を抽出することを特徴としている。Furthermore, in the invention of claim (4), the defective portion extracting means extracts the defective portion by taking an exclusive OR of the comparison pattern master data and the pattern data of the comparison pattern master data forming means. It is characterized by
この発明においては、基準となるマスタパターンデータ
中の欠陥認識精度の低いパターン部に対応して所望のず
れ量を設定可能なずれ許容パターンデータを形成し、こ
のずれ許容パターンデータとマスタパターンデータとに
基づいて欠陥認識精度の重要性が比較的低いパターン部
について所望のずれ許容幅を有する比較用マスタパター
ンデータを形成し、この比較用マスタパターンデータの
輪郭パターンデータを形成することにより、この輪郭パ
ターンデータが比較的精度が低下せざるを得ないパター
ン輪郭部及び低欠陥認識精度のパターン部に対応するこ
とになる。そして、比較用マスタパターンデータと被検
査物のパターンデータとを比較して欠陥部を抽出し、こ
の欠陥抽出データを輪郭パターンデータでマスクするこ
とにより、欠陥認識精度の異なるパターン部に対して異
なる判定基準で欠陥判定を行うことができ、欠陥検出精
度を高精度に維持しながら、再検査個数を減少させて、
欠陥検査のスループットを向上させることができる。In this invention, deviation tolerance pattern data that can set a desired deviation amount corresponding to a pattern portion with low defect recognition accuracy in master pattern data serving as a reference is formed, and this deviation tolerance pattern data and master pattern data are By forming comparison master pattern data having a desired deviation tolerance width for a pattern portion where the importance of defect recognition accuracy is relatively low based on this, and forming contour pattern data of this comparison master pattern data, this contour The pattern data corresponds to a pattern contour portion where accuracy is inevitably lowered and a pattern portion where defect recognition accuracy is low. Then, by comparing the master pattern data for comparison and the pattern data of the object to be inspected to extract defective parts, and masking this defect extraction data with outline pattern data, the pattern parts with different defect recognition accuracy are Defects can be judged based on criteria, maintaining high defect detection accuracy and reducing the number of re-inspections.
Throughput of defect inspection can be improved.
以下、この発明の実施例を図面に基づいて説明する。 Embodiments of the present invention will be described below based on the drawings.
第１図はこの発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
図中、１はプリント基板、マスク、レチクル等の表面に
所定の検査パターンＰを形成した被検査物２をＲ置して
少なくともＸＹ力方向移動可能な載置台であって、この
載置台１がＸ軸駆動モータ１ａ及びＹ軸駆動モータ１ｂ
によってＸＹ力方向移動される。In the figure, reference numeral 1 denotes a mounting table capable of moving at least in the X and Y force directions on which an object to be inspected 2 on which a predetermined inspection pattern P is formed on the surface of a printed circuit board, mask, reticle, etc. is placed. X-axis drive motor 1a and Y-axis drive motor 1b
is moved in the XY force direction by
載置台１の上面側には、被検査物２と対向する位置に撮
像装置としてのＣＣＤカメラ３が固定配置され、このＣ
ＣＤカメラ３で被検査物２の検査パターンＰを撮像して
その画像データを出力する。A CCD camera 3 as an imaging device is fixedly arranged on the upper surface side of the mounting table 1 at a position facing the object to be inspected 2.
A CD camera 3 images an inspection pattern P of an object to be inspected 2 and outputs the image data.
そして、載置台１及びＣＣＤカメラ３が例えばコンピュ
ータで構成される画像処理兼制御装置４によって制御さ
れる゛と共に、ＣＣＤカメラ３から出力される画像デー
タが画像処理兼制御装置４によって処理される。The mounting table 1 and the CCD camera 3 are controlled by an image processing/control device 4 composed of, for example, a computer, and the image data output from the CCD camera 3 is processed by the image processing/control device 4.
画像処理兼制御装置４には、Ｘ軸モータ１ａ及びＹ軸モ
ータ１ｂを制御するモータコントローラ７、ＣＣＤカメ
ラ３を制御するカメラコントローラ８、画像メモリとし
ての４つのビットマツプメモリ９ａ、９ｂ、９ｃ及び９
ｄ−並びに欠陥データメモリ９ｅ、磁気テープ装置１０
、磁気ディスク装置１１、ＣＲＴデイスプレィ１２及び
プリンタ１３が接続されている。磁気テープ装置１０に
は、プリント基板等の被検査物２に形成する検査パター
ンＰの設計を行う場合に使用するＣＡＤ装置からのフォ
トブロック、パターンジェネレータ等への入力用データ
（以下、ＣＡＤデータと称す）を記録した磁気テープが
装着される。ここで、ＣＡＤデータは、第４図に示すよ
うに、マスタパターンＭが例えばプリント基板に形成す
るランドＬとこれに連結された導体Ｃとで構成されてい
るものとすると、これらが位置座標と方向を表すベクト
ルデータとして圧縮されて形成されている。The image processing/control device 4 includes a motor controller 7 that controls the X-axis motor 1a and the Y-axis motor 1b, a camera controller 8 that controls the CCD camera 3, and four bitmap memories 9a, 9b, 9c and 4 as image memories. 9
d- and defective data memory 9e, magnetic tape device 10
, a magnetic disk device 11, a CRT display 12, and a printer 13 are connected. The magnetic tape device 10 receives input data (hereinafter referred to as CAD data) to a photo block, pattern generator, etc. from a CAD device used when designing an inspection pattern P to be formed on an object 2 to be inspected such as a printed circuit board. A magnetic tape is loaded with a recording of the following information. Here, as shown in FIG. 4, if the master pattern M is composed of, for example, a land L formed on a printed circuit board and a conductor C connected to the land, the CAD data is based on the position coordinates. It is compressed and formed as vector data representing direction.
画像処理兼制御装置４は、第２図に示すように、前記Ｃ
ＡＤデータを伸長してドツト対応のマスタパターンデー
タに変換してビットマツプメモリ９ａに格納するデータ
変換部４ａと、前記ＣＡＤデータにおける欠陥認識精度
の低いパターン部に対して第３図に示すずれ許容パター
ンデータを設定するずれ許容パターンデータ設定部４ｂ
と、そのずれ許容パターンデータと前記ＣＡＤデータと
に基づいて第４図に示す比較用マスタパターンデータを
作成する比較用マスタパターンデータ生成部４ｃと、そ
の比較用マスタパターンデータを所定の大きさを有する
ウィンドウを使用して輪郭パターンデータに変換する輪
郭データ形成部４ｄと、比較用マスタパターンデータ生
成部４ｃで作成した比較用マスタパターンデータと前記
検査パターンデータとを比較して欠陥を抽出すると共に
、抽出した欠陥データを前記輪郭データ形成部４ｄから
の輪郭データでマスクして真の欠陥データを形成し、こ
れを欠陥データメモリ９ｅに記憶する欠陥抽出部４ｅと
を備え、ビットマツプメモリ９ｅに格納された欠陥デー
タを必要に応じてグラフィックデイスプレィ１２及びプ
リンタ１３に出力する。The image processing and control device 4, as shown in FIG.
A data converter 4a expands AD data, converts it into dot-compatible master pattern data, and stores it in the bitmap memory 9a, and a shift tolerance shown in FIG. 3 for pattern portions with low defect recognition accuracy in the CAD data. Displacement tolerance pattern data setting section 4b for setting pattern data
, a comparison master pattern data generating section 4c that creates comparison master pattern data shown in FIG. 4 based on the deviation tolerance pattern data and the CAD data, and A contour data forming section 4d that converts the data into contour pattern data using a window provided therein and a comparison master pattern data created by a comparison master pattern data generation section 4c are compared with the inspection pattern data to extract defects. , a defect extracting section 4e for masking the extracted defect data with the contour data from the contour data forming section 4d to form true defect data, and storing the true defect data in the defect data memory 9e; The stored defect data is output to the graphic display 12 and printer 13 as required.
ずれ許容パターンデータ設定部４ｂは、位置精度が劣っ
たりぼり等によって周縁部に粗さが残るが、これらの影
響が重大な欠陥とはならないもの即ち欠陥認識精度の低
いパターン部例えばプリント基板のパンチング、ドリリ
ング等によって穿設するスルーホールＴのずれ許容量に
応じて、グラフィックデイスプレィ１２を使用して、第
５図に示すように、正規のスルーホールＴの中心座標と
ずれ許容量に応じたスルーホールＴの直径より小さい直
径とを入力して小径の内側ずれ境界円ＢＣ。The deviation tolerance pattern data setting section 4b is used to detect roughness on the peripheral edge due to poor positional accuracy or burrs, but these effects do not result in serious defects, i.e., pattern portions with low defect recognition accuracy, such as punching of printed circuit boards. , as shown in FIG. 5, using the graphic display 12, according to the allowable deviation amount of the through hole T to be drilled by drilling etc. Input a diameter smaller than the diameter of the through hole T to create a small diameter inner deviation boundary circle BC.
を形成し、この境界円ＢＣ，内を黒色で塗り潰すと共に
、この内側ずれ境界円ＢＣ，と同心的にずれ許容量に応
じた大径の外側ずれ境界円ＢＣ，を形成し、この外側ず
れ境界円ＢＣ，と内側ずれ境界円ＢＣ，との中間部を例
えば市松模様に網かけを行ってドツト単位のずれ許容パ
ターンデータを形成し、これをビットマツプメモリ９ｂ
に記憶する。The inside of this boundary circle BC is filled with black, and an outer displacement boundary circle BC of a large diameter corresponding to the displacement tolerance is formed concentrically with this inner displacement boundary circle BC, and this outer displacement boundary circle BC is formed concentrically with this boundary circle BC. The intermediate part between the boundary circle BC and the inner deviation boundary circle BC is shaded, for example, in a checkerboard pattern to form dot-by-dot displacement tolerance pattern data, which is stored in the bitmap memory 9b.
to be memorized.
比較用マスタパターン生成部４ｃは、ビットマツプメモ
リ９ａに格納されているマスタパターンデータと、ビッ
トマツプメモリ９ｂに格納されているずれ許容パターン
データとを同一のアドレス指定を行って所定順序で１ビ
ツトづつ読出し、両データの排他的論理和をとることに
より、比較用マスタパターンデータを形成し、これをビ
ットマツプメモリ９Ｃの同一アドレスに格納する。The comparison master pattern generation unit 4c specifies the same address for the master pattern data stored in the bitmap memory 9a and the deviation tolerance pattern data stored in the bitmap memory 9b, and generates one bit in a predetermined order. By reading the two data and calculating the exclusive OR of both data, comparison master pattern data is formed and stored at the same address in the bitmap memory 9C.
輪郭データ形成部４ｄは、ビットマツプメモリ９ｃに格
納されている比較用マスタパターンデータを３×３ビツ
トの方形ウィンドウＷに対応したアドレス指定を行って
９ビツトづつ読出し、その各ビット信号を第３図に示す
ように正論理のＡＮＤ回路２１及び負論理のＡＮＤ回路
２２に入力し、両ＡＮＤ回路２１及び２２の出力をＮＯ
Ｒ回路２３に入力することにより、ＮＯＲ回路２３から
ウィンドウＷの全てのビットが“１′”又は“０″であ
るときにウィンドＷの中心画素Ｗ、に対応するビット位
置を論理値０パ、ウィンドウＷのビットに“１”及び“
０″が混在しているときに、ウィンドウＷの中心画素Ｗ
、に対応するビット位置を論理値“１”′とそれぞれす
ることにより、輪郭データを形成し、これを順次ビット
マツプメモリ９ｄの現在の中心画素Ｗ、のアドレスに対
応するアドレスに格納する。The contour data forming section 4d reads out the comparison master pattern data stored in the bitmap memory 9c 9 bits at a time by specifying an address corresponding to a 3 x 3 bit rectangular window W, and outputs each bit signal to the third data. As shown in the figure, the input is input to a positive logic AND circuit 21 and a negative logic AND circuit 22, and the outputs of both AND circuits 21 and 22 are input to the NO
By inputting the input to the R circuit 23, when all the bits of the window W are "1'" or "0", the bit position corresponding to the center pixel W of the window W is set to logic value 0, “1” and “ in the bits of window W
0″ is mixed, the center pixel W of the window W
By setting the bit positions corresponding to , respectively, to a logic value "1"', contour data is formed, and this data is sequentially stored in the address corresponding to the address of the current center pixel W in the bitmap memory 9d.
欠陥抽出部４ｅは、ビットマツプメモリ９ｃに格納され
ている比較用マスタパターンデータ及びビットマツプメ
モリ９ｄに格納されている輪郭デ−タをＣＣＤカメラ３
から入力される読取パターンデータに同期したアドレス
指定により１ビツトづつ読出し、比較用マスタパターン
データと読取パターンデータとを排他的論理和回路３１
に供給して排他的論理和をとることにより、欠陥パター
ン部に対して論理値“１”となる欠陥データを形成し、
この欠陥データと輪郭パターンデータの反転データとを
ＡＮＤ回路３２に供給してＡＮＤ条件をとることにより
、輪郭データでマスクした真の欠陥データを得、このと
きのアドレスを欠陥データとして欠陥データメモリ９ｅ
に格納する。The defect extraction unit 4e uses the CCD camera 3 to extract the comparison master pattern data stored in the bitmap memory 9c and the contour data stored in the bitmap memory 9d.
The data is read out one bit at a time by addressing in synchronization with the read pattern data input from the exclusive OR circuit 31.
By supplying the data to
By supplying this defect data and the inverted data of the contour pattern data to the AND circuit 32 and taking an AND condition, true defect data masked with the contour data is obtained, and the address at this time is used as the defect data to be used in the defect data memory 9e.
Store in.
次に、上記実施例の動作を説明する。Next, the operation of the above embodiment will be explained.
まず、比較判定の基準となる比較用マスタパターンＭの
データを登録する。この比較用マスタパターンのデータ
の登録は、先ずプリント基板のパターンを設計する際に
使用するＣＡＤデータを記録した磁気テープを磁気テー
プ装置１０に装着し、この状態で磁気テープ装置１０を
駆動してＣＡＤデータを読込み、圧縮されたＣＡＤデー
タを第４図に示すようなドツト単位のマスク画像データ
に伸長してビットマツプメモリ９ａに格納する。First, data of a comparison master pattern M, which serves as a reference for comparison and determination, is registered. To register the comparison master pattern data, first, a magnetic tape on which CAD data used for designing a printed circuit board pattern is recorded is mounted on the magnetic tape device 10, and the magnetic tape device 10 is driven in this state. The CAD data is read and the compressed CAD data is expanded into dot-by-dot mask image data as shown in FIG. 4 and stored in the bitmap memory 9a.
次いで、ずれ許容パターンデータ形成部４ｂによって、
グラフィックデイスプレィ１２を使用してＣＡＤデータ
におけるプリント基板の欠陥認識精度の低い各ランドＬ
の中心座標及びずれ許容量に応じた直径を入力すること
により内側ずれ境界円ＢＣ，を形成し、この内側ずれ境
界円ＢＣ，の内側を黒色に塗り潰す。次いで、内側ずれ
境界円Ｂ Ｃｒ と同心的にずれ許容量に応じた直径を
入力することにより外側ずれ境界円ＢＣ，を形成し、両
境界円間をドツト単位の市松模様に網かけを行って第５
図に示すずれ許容データを作成し、このずれ許容データ
をビットマツプメモリ９ｂに格納する。Next, the deviation tolerance pattern data forming section 4b
Using the graphic display 12 to identify each land L with low accuracy of printed circuit board defect recognition in CAD data
By inputting the center coordinates and the diameter according to the allowable amount of deviation, an inner deviation boundary circle BC is formed, and the inside of this inner deviation boundary circle BC is painted black. Next, an outer deviation boundary circle BC is formed by inputting a diameter corresponding to the deviation tolerance concentrically with the inner deviation boundary circle B Cr , and a checkerboard pattern of dots is shaded between both boundary circles. Fifth
The shift tolerance data shown in the figure is created and stored in the bitmap memory 9b.
次いで、比較用マスタパターンデータ生成部４Ｃで、ビ
ットマツプメモリ９ａ及び９ｂに格納されているマスク
画像データ及びずれ許容データを順次所定順序で読出し
、両データをビット単位で排他的論理和をとることによ
り、第６図に示すように、内側ずれ境界円ＢＣ，の内側
が白色となり、この内側ずれ境界円ＢＣＩ及び外側ずれ
境界円８００間がずれ許容データの市松模様を反転した
市松模様となり、その外側のパターンデータが黒色とな
る比較用マスタバクーンＭＣが生成され、この比較用マ
スタパターンＭＣのドツト単位の比較用パターンデータ
がビットマツプメモリ９Ｃに格納される。Next, the comparison master pattern data generation unit 4C reads out the mask image data and shift tolerance data stored in the bitmap memories 9a and 9b in a predetermined order, and performs an exclusive OR of both data bit by bit. As a result, as shown in FIG. 6, the inside of the inner deviation boundary circle BC becomes white, and the area between this inner deviation boundary circle BCI and the outer deviation boundary circle 800 becomes a checkered pattern that is the inversion of the checkerboard pattern of the deviation tolerance data. A comparison master pattern MC in which the outer pattern data is black is generated, and the comparison pattern data in units of dots of this comparison master pattern MC are stored in the bitmap memory 9C.
さらに、輪郭データ形成部４ｄで、ビットマツプメモリ
９Ｃに格納された比較用マスタパターンデータを、３×
３ビツトの計９ビットのウィンドウＷを使用して順次読
出し、各ビット信号の正論理及び負論理のＡＮＤ条件を
とり、次いでＮＯＲ条件をとることにより、輪郭データ
を形成する。Furthermore, the contour data forming section 4d converts the comparison master pattern data stored in the bitmap memory 9C into 3×
Contour data is formed by sequentially reading out using a window W of 3 bits (9 bits in total), taking an AND condition of positive logic and negative logic of each bit signal, and then taking a NOR condition.
すなわち、第６図において、ウィンドウＷの各画素Ｗ、
〜Ｗ、がランドＬ及び導体Ｃに重なっていないときには
、各画素Ｗ、〜Ｗ、のビットは全て論理値°゛０”であ
り、ＡＮＤ回路２１の出力が０″、ＡＮＤ回路２２の出
力が°°１°“となってＮＯＲ回路２３の出力が白色を
表す論理値“０”となり、これがビットマツプメモリ９
ｄのウィンドウＷの中心画素Ｗ、の現在のアドレス位置
に書込まれる。逆に、ウィンドウＷの全ての画素Ｗ。That is, in FIG. 6, each pixel W of the window W,
When ~W does not overlap with the land L and the conductor C, the bits of each pixel W, ~W are all logical values ゛0'', the output of the AND circuit 21 is 0'', and the output of the AND circuit 22 is 0''. °°1°", the output of the NOR circuit 23 becomes a logical value "0" representing white, and this is the bitmap memory 9.
d is written to the current address location of the center pixel W of the window W. Conversely, all pixels W of window W.
〜Ｗ、がランドＬ又は導体Ｃと重なっているときには、
各画素Ｗｌ／’−Ｗ９のビットは全て論理値′°１”で
あり、ＡＮＤ回路２１の出力が１”ＡＮＤ回路２２の出
力が°“Ｏ゛°となってＮＯＲ回路２３の出力が白色を
表す論理値“０”となり、これがビットマツプメモリ９
ｄのウィンドウＷの中心画素Ｗ、の現在のアドレス位置
に書込まれる。When ~W overlaps with land L or conductor C,
The bits of each pixel Wl/'-W9 are all logical values '°1', and the output of the AND circuit 21 is 1, the output of the AND circuit 22 is 'O'°, and the output of the NOR circuit 23 is white. This represents the logical value “0”, which is the bitmap memory 9.
d is written to the current address location of the center pixel W of the window W.
一方、ウィンドウＷの各画素Ｗ１〜Ｗ、の一部がランド
し又は導体Ｃに重なっているか、若しくは市松模様に重
なっているときには、ＡＮＤ回路２１及び２２の出力が
共に論理値“０”となるので、ＮＯＲ回路２３の出力が
黒色を表す論理値“１”となって、これがビットマツプ
メモリ９ｄの中心画素Ｗ５のアドレス位置に書込まれる
。したがって、第７図に示すように、第６図の比較用マ
スタパターンＭＣの外側の輪郭部と、内側の市松模様部
が黒色となる輪郭パターンＯＰが形成され、この輪郭パ
ターンＯＰのドツト単位の輪郭パターンデータがマスク
データとしてビットマツプメモリ９ｄに格納される。On the other hand, when a part of each pixel W1 to W of the window W is on a land or overlaps the conductor C, or overlaps in a checkered pattern, the outputs of the AND circuits 21 and 22 both have a logic value of "0". Therefore, the output of the NOR circuit 23 becomes a logical value "1" representing black, and this is written to the address position of the center pixel W5 of the bitmap memory 9d. Therefore, as shown in FIG. 7, an outline pattern OP is formed in which the outer outline and the inner checkered pattern part of the comparison master pattern MC shown in FIG. The contour pattern data is stored in the bitmap memory 9d as mask data.
このようにして、ビットマツプメモリ９ｃに比較用マス
タパターンデータが、ビットマツプメモリ９ｄに輪郭デ
ータがそれぞれ格納された状態で、検査対象となる第８
図に示す被検査物２の検査パターンＰを検査するには、
まず被検査物２を載置台１上に位置決めして載置する。In this way, with the comparison master pattern data stored in the bitmap memory 9c and the contour data stored in the bitmap memory 9d, the eighth
To inspect the inspection pattern P of the inspection object 2 shown in the figure,
First, the object to be inspected 2 is positioned and placed on the mounting table 1.
この状態で、載置台１を移動させるモータコントローラ
７を作動させると共に、カメラコントローラ８を作動さ
せて、被検査物２の検査パターンＰをＣＣＤカメラ３で
撮像する。これにより、ＣＣＤカメラ３から１画素毎に
２値化された検査パターンデータが同期信号と共に出力
され、これを画像処理兼制御装置４内に読込み、分離回
路３０によって検査パターンデータと同期信号とを分離
し、検査パターンデータを排他的論理和回路３１の一方
の入力側に供給すると共に、同期信号に応じてビットマ
ツプメモリ９Ｃに格納されている比較用マスタパターン
データを順次読出してこれを排他的論理和回路３１の他
方の入力側に供給する。このため、排他的論理和回路３
１から比較用マスタパターンデータと検査パターンデー
タとが一致しているときに論理値“０“、不一致のとき
に論理値“１”の欠陥検出データが出力される。この欠
陥検出データは、ＡＮＤ回路３２の肯定入力側に入力さ
れ、このＡＮＤ回路３２の否定入力側にはビットマツプ
メモリ９ｄから同期信号に応じて読出された輪郭データ
が供給されているので、このＡＮＤ回路３２から輪郭デ
ータに対応する欠陥検出データがマスクされて第９図に
示すように比較用マスタパターンデータの輪郭部を除く
他のドツト位置での欠陥部Ｆのみが抽出され、そのとき
のアドレスが欠陥座標として欠陥データメモリ９ｅに格
納される。In this state, the motor controller 7 for moving the mounting table 1 is activated, and the camera controller 8 is activated to take an image of the inspection pattern P of the inspection object 2 with the CCD camera 3. As a result, inspection pattern data that has been binarized for each pixel is output from the CCD camera 3 together with a synchronization signal, which is read into the image processing/control device 4 and separated by the separation circuit 30 into the inspection pattern data and synchronization signal. The inspection pattern data is supplied to one input side of the exclusive OR circuit 31, and the master pattern data for comparison stored in the bitmap memory 9C is sequentially read out in response to the synchronization signal and used as an exclusive OR circuit. It is supplied to the other input side of the OR circuit 31. Therefore, exclusive OR circuit 3
1, defect detection data is output with a logic value of "0" when the comparison master pattern data and inspection pattern data match, and with a logic value of "1" when they do not match. This defect detection data is input to the positive input side of the AND circuit 32, and the contour data read out from the bitmap memory 9d in response to the synchronization signal is supplied to the negative input side of the AND circuit 32. The defect detection data corresponding to the contour data is masked from the AND circuit 32, and as shown in FIG. 9, only defective portions F at other dot positions excluding the contour portion of the master pattern data for comparison are extracted. The address is stored in the defect data memory 9e as defect coordinates.
したがって、輪郭データは比較的欠陥認識精度の高いラ
ンドＬ及び導体Ｃの外側輪郭部の幅に対して、比較的欠
陥認識精度の低いスルーホールＴ位置の幅が広く設定さ
れているので、ランドし及び導体Ｃの外側輪郭部につい
ては、高精度の欠陥認識を行うことができ、被検査パタ
ーンＰに形成されたスルーホールＴについては基準位置
に対して位置ずれを生じているものとしても、その位置
ずれがずれ許容データ中の市松模様内に収まる場合には
、欠陥パターンとは７ｙ２２されないことになり、この
分欠陥データメモリ９ｅに格納される欠陥検出データが
減少して、真の欠陥検出データのみが欠陥データメモリ
９ｅに格納される。また、ずれ許容量はずれ許容パター
ン形成部４ｂで任意の幅に設定することができる。Therefore, in the contour data, the width of the through hole T position where defect recognition accuracy is relatively low is set wider than the width of the outer contour part of land L and conductor C where defect recognition accuracy is relatively high. Regarding the outer contour of the conductor C, highly accurate defect recognition can be performed, and even if the through hole T formed in the pattern to be inspected P is misaligned with respect to the reference position, the defect can be recognized with high accuracy. If the positional deviation falls within the checkered pattern in the deviation tolerance data, the defect pattern is not 7y22, and the defect detection data stored in the defect data memory 9e decreases accordingly, and the true defect detection data only are stored in the defect data memory 9e. Further, the deviation tolerance can be set to an arbitrary width in the deviation tolerance pattern forming section 4b.
しかも、輪郭パターンデータ形成部４ｄで、３×３ビツ
トのウィンドウＷを使用して欠陥検査を行うようにして
いるので、マスタパターンＭ及び検査パターンＰに±１
ビットの量子化誤差、位置ずれ、パターン形成時の粗さ
が生じた場合でも欠陥無しと判断することができ、誤検
出を防止することができる。Moreover, since the contour pattern data forming unit 4d performs defect inspection using a 3×3 bit window W, the master pattern M and the inspection pattern P have ±1
Even if a bit quantization error, positional shift, or roughness occurs during pattern formation, it can be determined that there is no defect, and erroneous detection can be prevented.
なお、上記実施例においては、輪郭データ形成部４ｄで
のウィンドウＷを３×３ビツトに選定した場合について
説明したが、これに限らず欠陥検出精度に応じて任意の
大きさのウィンドウを適用し得ることは言うまでもない
。In the above embodiment, a case was explained in which the window W in the contour data forming section 4d was selected to be 3 x 3 bits, but the window is not limited to this, and a window of any size may be applied depending on the defect detection accuracy. Needless to say, you can get it.
また、上記実施例においては、ずれ許容パターン設定部
４ｂで市松模様のパターンを形成する場合について説明
したが、これに限定されるものではなく、輪郭パターン
データを作成する際に黒色となるものであればよいもの
である。Further, in the above embodiment, a case has been described in which a checkered pattern is formed in the deviation tolerance pattern setting section 4b, but the invention is not limited to this, and the outline pattern data may be black when creating the outline pattern data. It's a good thing to have.
さらに、一般にパターンを形成するためのＣＡＤデータ
には、第１０図（ａ）に示すように、被検査物２を載置
台１上に位置決めするための複数のアライメントマーク
ＡＭも表されており、このアライメントマークＡＭの座
標と、第１０図（ｂｌに示す被検査物２の読取データ中
に含まれるアライメントマークＡＭ’の座標とを比較す
ることにより、両者のずれ量を算出することができ、こ
のずれ量を載置台ｌを移動させて補正するか、ビットマ
ツプメモリ９ｄの座標を補正して解消することにより、
ウィンドウＷを最小画素単位の大きさに選定することも
できる。Furthermore, CAD data for forming a pattern generally includes a plurality of alignment marks AM for positioning the object to be inspected 2 on the mounting table 1, as shown in FIG. 10(a). By comparing the coordinates of this alignment mark AM with the coordinates of alignment mark AM' included in the read data of the inspected object 2 shown in FIG. 10 (bl), the amount of deviation between the two can be calculated. By correcting this amount of deviation by moving the mounting table l, or by correcting the coordinates of the bitmap memory 9d,
The window W can also be selected to have a minimum pixel size.
またさらに、上記実施例においては、撮像装置としてＣ
ＣＤカメラ３を適用した場合について説明したが、これ
に限定されるものではなく、ライン走査形のイメージセ
ンサと同期をとって移動する載置台の組合わせ等を適１
することもできる。Furthermore, in the above embodiment, as the imaging device, C.
Although the case where the CD camera 3 is applied has been described, the case is not limited to this, and a combination of a line scanning type image sensor and a mounting table that moves in synchronization, etc. can be suitably used.
You can also.
なおさらに、上記実施例においては、ＣＡＤデータとし
てフォトプロッタ又はパターンジェネレータへの入力用
データを適用した場合について説明したが、これに限定
されるものではなく、パターンの外形を取り出せる図形
データであればよく、またデータ記録媒体としては磁気
テープ以外にフロッピィディスクネットワーク等の任意
の記録媒体を適用することができる。Furthermore, in the above embodiments, the case where input data to a photoplotter or pattern generator was applied as CAD data was explained, but the invention is not limited to this, and any graphic data from which the outline of a pattern can be extracted can be used. In addition to magnetic tape, any recording medium such as a floppy disk network may be used as the data recording medium.
［発明の効果］
以上説明したように、この発明によれば、基準となるマ
スタパターンデータと、このマスタパターンにおける欠
陥認識精度の低いパターン部について設定したずれ許容
データとに基づいて比較用マスタパターンデータを形成
すると共に、この比較用マスタパターンデータの輪郭デ
ータを形成し、比較用マスタパターンデータと被検査物
の検査パターンデータとを比較して欠陥データを抽出す
ると共に、この欠陥データを前記輪郭データでマスクす
ることにより、真の欠陥データのみを抽出することがで
き、不必要な欠陥データを排除することができるので、
欠陥データ用のメモリ容量を小さくすることができると
共に、欠陥認識精度を高精度に維持しながら、無用の再
検査を防止して、目視判定のための労力及び時間を軽減
することができ、欠陥検査のスループットを向上するこ
とができる効果が得られる。[Effects of the Invention] As explained above, according to the present invention, a comparison master pattern is created based on master pattern data serving as a reference and shift tolerance data set for a pattern portion with low defect recognition accuracy in this master pattern. At the same time, contour data of this master pattern data for comparison is formed, and defect data is extracted by comparing the master pattern data for comparison and inspection pattern data of the object to be inspected. By masking with data, only true defect data can be extracted and unnecessary defect data can be eliminated.
It is possible to reduce the memory capacity for defect data, maintain high defect recognition accuracy, prevent unnecessary re-inspection, and reduce the effort and time required for visual judgment. The effect of improving inspection throughput can be obtained.
第１図はこの発明の一実施例を示すブロック図、第２図
は画像処理兼制御装置の一例を示すブロック図、第３図
は輪郭パターンデータ形成部の一例を示すブロック図、
第４図はマスタパターンを示す説明図、第５図はずれ許
容パターンを示す説明図、第６図は比較用マスタパター
ンを示す説明図、第７図は比較用マスタパターンの輪郭
を示す説明図、第８図は検査パターンを示す説明図、第
９図は欠陥パターンを示す説明図、第１０図（ａ）及び
（ｂ）はそれぞれこの発明の他の実施例の説明に供する
説明図である。
図中、■は載置台、２は被検査物、３はＣＣＤカメラ（
撮像装置）、４は画像処理兼制御装置、４ａはデータ変
換部、４ｂはずれ許容データ形成部、４Ｃは比較用マス
タパターンデータ生成部、４ｄは輪郭データ形成部、４
ｅは欠陥抽出部、９ａ〜９ｄはビットマツプメモリ、９
ｅは欠陥データメモリ、１０は磁気テープ装置、１１は
磁気ディスク、１２はグラフィックデイスプレィ、１３
はプリンタ、２１．２２はＡＮＤ回路、２３はＮＯＲ回
路、３１は排他的論理和回路、３２はＡＮＤ［ｌ、Ｍは
マスタパターン、Ｐは検査パターン、Ｗはウィンドウで
ある。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram showing an example of an image processing/control device, and FIG. 3 is a block diagram showing an example of a contour pattern data forming section.
FIG. 4 is an explanatory diagram showing a master pattern, FIG. 5 is an explanatory diagram showing a misalignment tolerance pattern, FIG. 6 is an explanatory diagram showing a comparison master pattern, FIG. 7 is an explanatory diagram showing the outline of a comparison master pattern, FIG. 8 is an explanatory diagram showing an inspection pattern, FIG. 9 is an explanatory diagram showing a defect pattern, and FIGS. 10(a) and (b) are explanatory diagrams for explaining other embodiments of the present invention. In the figure, ■ is a mounting table, 2 is an object to be inspected, and 3 is a CCD camera (
(imaging device), 4 is an image processing and control device, 4a is a data conversion section, 4b is a deviation tolerance data formation section, 4C is a comparison master pattern data generation section, 4d is a contour data formation section, 4
e is a defect extraction unit, 9a to 9d are bitmap memories, 9
e is a defective data memory, 10 is a magnetic tape device, 11 is a magnetic disk, 12 is a graphic display, 13
is a printer, 21.22 is an AND circuit, 23 is a NOR circuit, 31 is an exclusive OR circuit, 32 is AND[l, M is a master pattern, P is a test pattern, and W is a window.
Claims (4)
を相対的に１次元又は２次元に走査して検査パターンデ
ータを得、該検査パターンデータと予め記憶したマスタ
パターンデータとを比較してパターンの欠陥を検査する
ようにしたパターン欠陥検査方法において、前記マスタ
パターンデータ中の欠陥認識精度の重要度が低いパター
ン部に対応する所望のずれ量に設定したずれ許容パター
ンデータを形成し、該ずれ許容パターンデータと前記マ
スタパターンデータとに基づいて比較用マスタパターン
データを形成すると共に、該比較用マスタパターンデー
タの輪郭データを形成し、前記比較用パターンデータと
前記検査パターンデータとを比較して欠陥部を抽出する
と共に、抽出された欠陥部を前記輪郭データでマスクし
てパターンの欠陥の有無を判定するようにしたことを特
徴とするパターン欠陥検査方法。(1) Obtain inspection pattern data by scanning the object to be inspected on which a predetermined pattern is formed and an imaging device relative to each other in one or two dimensions, and compare the inspection pattern data with master pattern data stored in advance. In a pattern defect inspection method for inspecting a pattern for defects, forming deviation tolerance pattern data set to a desired deviation amount corresponding to a pattern portion in which defect recognition accuracy is less important in the master pattern data, Comparison master pattern data is formed based on the deviation tolerance pattern data and the master pattern data, contour data of the comparison master pattern data is formed, and the comparison pattern data and the inspection pattern data are compared. 1. A pattern defect inspection method, characterized in that the defective portion is extracted using the contour data, and the extracted defective portion is masked with the contour data to determine the presence or absence of a defect in the pattern.
タとの比較を排他的論理和をとることにより行うように
した請求項（１）記載のパターン欠陥検査方法。(2) The pattern defect inspection method according to claim (1), wherein the comparison master pattern data and the inspection pattern data are compared by exclusive ORing.
を相対的に１次元又は２次元に走査して検査パターンデ
ータを得、該検査パターンデータとマスタパターンデー
タとを比較してパターンの欠陥を走査するようにしたパ
ターン欠陥検査装置において、前記マスタパターンデー
タの欠陥認識精度の重要度が低いパターン部に対応する
所望ずれ幅のずれ許容パターンデータを形成するずれ許
容パターンデータ形成手段と、該ずれ許容パターンデー
タ形成手段で形成したずれ許容パターンデータと前記マ
スタパターンデータとに基づいて比較用マスタパターン
データを生成する比較用マスタパターンデータ生成手段
と、該比較用マスタパターンデータ生成手段で生成した
比較用マスタパターンの輪郭パターンデータを形成する
輪郭パターンデータ形成手段と、前記比較用マスタパタ
ーンデータと前記パターンデータと比較して欠陥部を抽
出し、該欠陥部抽出データを前記輪郭パターンデータで
マスクする欠陥部抽出手段とを備えたことを特徴とする
パターン欠陥検査装置。(3) Obtain inspection pattern data by relatively scanning the object to be inspected on which a predetermined pattern is formed with an imaging device in one or two dimensions, and compare the inspection pattern data with master pattern data to determine the pattern. In a pattern defect inspection apparatus configured to scan defects, a shift tolerance pattern data forming means for forming shift tolerance pattern data of a desired shift width corresponding to a pattern portion in which defect recognition accuracy of the master pattern data is less important; Comparison master pattern data generation means for generating comparison master pattern data based on the master pattern data and the displacement tolerance pattern data formed by the displacement tolerance pattern data forming means; a contour pattern data forming means for forming contour pattern data of the comparison master pattern, which compares the comparison master pattern data with the pattern data to extract a defective portion, and converts the defective portion extraction data into the contour pattern data; 1. A pattern defect inspection device comprising: masking defect extraction means.
と検査パターンデータとの排他的論理和をとって欠陥部
を抽出するようにしてなる請求項（３）記載のパターン
欠陥検査装置。(4) The pattern defect inspection apparatus according to claim 3, wherein the defective portion extracting means extracts the defective portion by calculating an exclusive OR of the comparison master pattern data and the inspection pattern data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63205219A JPH0254375A (en) | 1988-08-18 | 1988-08-18 | Method and device for checking pattern defect |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63205219A JPH0254375A (en) | 1988-08-18 | 1988-08-18 | Method and device for checking pattern defect |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0254375A true JPH0254375A (en) | 1990-02-23 |
Family
ID=16503382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63205219A Pending JPH0254375A (en) | 1988-08-18 | 1988-08-18 | Method and device for checking pattern defect |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0254375A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0469777A (en) * | 1990-07-10 | 1992-03-04 | Dainippon Screen Mfg Co Ltd | Pattern inspecting device for printed board |
| JPH07325046A (en) * | 1994-05-31 | 1995-12-12 | Nec Corp | Appearance inspection method and appearance inspection apparatus |
| JP2009236550A (en) * | 2008-03-26 | 2009-10-15 | Aisin Seiki Co Ltd | Flaw detection method |
-
1988
- 1988-08-18 JP JP63205219A patent/JPH0254375A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0469777A (en) * | 1990-07-10 | 1992-03-04 | Dainippon Screen Mfg Co Ltd | Pattern inspecting device for printed board |
| JPH07325046A (en) * | 1994-05-31 | 1995-12-12 | Nec Corp | Appearance inspection method and appearance inspection apparatus |
| JP2009236550A (en) * | 2008-03-26 | 2009-10-15 | Aisin Seiki Co Ltd | Flaw detection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02148180A (en) | Method and device for inspecting pattern | |
| US10475179B1 (en) | Compensating for reference misalignment during inspection of parts | |
| EP1254431B1 (en) | Method and system for detecting defects on a printed circuit board | |
| US5506793A (en) | Method and apparatus for distortion compensation in an automatic optical inspection system | |
| CN106530275A (en) | Method and system for detecting wrong component | |
| US7275006B2 (en) | Workpiece inspection apparatus assisting device, workpiece inspection method and computer-readable recording media storing program therefor | |
| JPH03191600A (en) | Inspection apparatus provided with automatic formation function of inspection program data | |
| KR960013357B1 (en) | Image data inspecting method and apparatus | |
| US20050190959A1 (en) | Drill hole inspection method for printed circuit board fabrication | |
| KR100821038B1 (en) | Differential comparison inspection method and apparatus thereof | |
| JPH0723847B2 (en) | Printed circuit board pattern inspection method | |
| US5163128A (en) | Method and apparatus for generating a multiple tolerance, three state data base for use with automatic optical inspection systems | |
| JPH0254375A (en) | Method and device for checking pattern defect | |
| JP3575512B2 (en) | Pattern inspection method and apparatus | |
| JP3579247B2 (en) | Pattern alignment method | |
| JP3116438B2 (en) | Inspection apparatus and inspection method for printed wiring board | |
| JP3619075B2 (en) | Pattern inspection method | |
| JPH04184244A (en) | Method for inspecting pattern of printed circuit board | |
| TW202338745A (en) | Inspection system, training data generation apparatus, training data generation method, and program | |
| JP3511456B2 (en) | Pattern inspection method | |
| JPH01193633A (en) | Method and apparatus for inspecting pattern defect | |
| JPH0328744A (en) | Patter inspecting method for printed board | |
| JPH0772089A (en) | Inspecting apparatus for defect of pattern | |
| JPH07129646A (en) | Mask pattern data inspecting device for printed wiring board | |
| JP2532110B2 (en) | Electron beam exposure method |