JPH025113A - Microcomputer - Google Patents

Abstract

PURPOSE:To temporarily connect a microcomputer to a slow memory while using a rapid clock signal by changing the duty of a clock signal of the microcomputer from one original oscillation on the basis of a program. CONSTITUTION:When a CPU 7 sets a flag 15 to '1' by its own instruction, the output of an inverter 16 goes '0', a T flip flop(FF) 17 divides an input to a terminal T into two parts and outputs the divided outputs from a terminal Q and a clock obtained by dividing an original oscillation into 4 parts is outputted from the FF 17. When the 4-divided clock and a 2-divided clock outputted from a T FF 14 are inputted to an AND circuit 18, a clock with 25% duty can be obtained. In this case, the 'H' period goes 25% and the 'L' period goes 75%, and when the flag 15 is '1', the 'L' period is increased 3 times as compared to '0' flag 15. Thereby, signal 10 inputted to the inverse of OE terminal of a memory 11 also increases its 'L' period 3 times, so that even when the access time of the memory 11 is delayed, the microcomputer can be allowed to correspond to the delayed access time.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマイクロコンピュータのクロック発生回路に
関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a clock generation circuit for a microcomputer.

〔従来の技術〕[Conventional technology]

第２図はマイクロコンピュータとメモリの従来の一般的
な接続状態を示す描成図で、図において、１１１汀発振
子、１２１は発振回路のバイアス抵抗、１３１は発振回
路び）増電器で、このｆｉｌ　、　＋２１　、　＋３１
で発振回路（！７構成する。そしてこの発振回路の出力
はＴフリップ７０ツブ＋４１に入力される・Ｔフリップ
フロップ（４１の出力をインバータ＋５１で反転した信
号（６）と、０ＰＵｔ７１のリードライトステータス信
号（８）は、ＮＡＮＤゲート（９）に入力され。Figure 2 is a diagram showing the conventional general connection state between a microcomputer and memory. fil, +21, +31
The oscillation circuit (!7 is configured.The output of this oscillation circuit is input to the T flip-flop 70 +41. The signal (6) obtained by inverting the output of the T flip-flop (41) with the inverter +51 and the read/write status of 0PUt71. The signal (8) is input to the NAND gate (9).

リードパルス出力信号ＲＤＩＯＩとなり、メモリー〇の
ＯＫに入力される。This becomes the read pulse output signal RDIOI and is input to OK in memory 〇.

このように山＊　ｊ２１　ｔ　１３１からなる発振回路
で発生された信号はＴフリップフロップ１４１で２分間
さｈ、ｃ　Ｐ　Ｕ　＋７１の基本クロック信号となる。In this way, the signal generated by the oscillation circuit consisting of the peak * j21 t 131 is run for 2 minutes by the T flip-flop 141, and becomes the basic clock signal c P U +71.

この基本クロック信号はマイクロコンピュータ全体ｔ１
４の同期信号となる。This basic clock signal is applied to the entire microcomputer t1.
4 synchronization signal.

メモリＵυの読み出しサイクルではＣＰ　Ｕ　＋７１か
ら出力されるリードライトステータス信号（８）がハイ
レベルであり、Ｔフリップ７０ツブ＋４１の出力がロウ
レベルの時にのみＲＤ信号＋１０１がロウレベルとなる
。In the read cycle of the memory Uυ, the read/write status signal (8) output from the CPU +71 is at a high level, and the RD signal +101 is at a low level only when the output of the T flip 70 tube +41 is at a low level.

このＲＤ倍信号ｌＯ）のロウレベルの時してメモリリυ
かラデータがデータバス１Ｊ３１５−通してマイクロコ
ンビュータレで送られる。When this RD double signal lO) is at low level, the memory υ
Color data is sent to the microcomputer via data bus 1J315-.

マイクロコンピュータからはＲＤ　ハルスに先立って信
効なアドレスがアドレスバス（Ｊ２Ｊ’ｒ：通してメモ
ＩＪ　Ｉｌｌに与えられている。A valid address is given to the memory IJIll from the microcomputer through the address bus (J2J'r) prior to the RD Hals.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来のマイクロコンピュータでは発振μノ路に接続され
た発振子が決まれば、リード・ライトのパルスｊ扁が決
まり、低速メモリと接続するため上記パルス幅を広げる
ためには、発振子自身？より低周波数のものに変更しな
ければならず、そのためマイクロコンピュータ全体の速
度ヲ落とさなければならないという間迦点があった。In conventional microcomputers, once the oscillator connected to the oscillation μ path is determined, the read/write pulse width is determined, and in order to widen the pulse width for connection with low-speed memory, the oscillator itself must be selected. There was a point in time when we had to change to a lower frequency one, and therefore the speed of the entire microcomputer had to be slowed down.

この発明のマイクロコンピュータは同一の発振子による
原発振で、高速なメモリにも低速なメモリにもアクセス
することが可能なマイクロコンピュータを得ることを目
的とする。The purpose of the microcomputer of the present invention is to obtain a microcomputer that can access both high-speed memory and low-speed memory using the same oscillator for original oscillation.

〔課題を解決するための手段〕[Means to solve the problem]

この発明のマイクロコンピュータはチップに内蔵されて
いる発損回路に続く分８１０］路ｔ／Ｃｆｉたな［５Ｊ
路を付加し、この回路の動作をマイクロコンピュータ自
身の命令によって制−可能とじたものである。The microcomputer of this invention follows the power dissipation circuit built into the chip.
The operation of this circuit can be controlled by the microcomputer's own instructions.

〔作用〕[Effect]

この発明の新たな１川路がマイクロコンピュータの基本
クロックのデユティ金町変にする。A new feature of this invention changes the duty cycle of the basic clock of a microcomputer.

〔実施例〕〔Example〕

以下、この発明の一実施例？図について説明する。図に
おいてｔｅ６１〜１１＆が析たに付加された１０１路で
、［＋５１はＯＰ　Ｕ　１７１によってセット、リセッ
ト可能なフラグ、（Ｉυはフラグａωの出力に接続され
たインバータ、Ｏηはプリセット可能なＴフリップフロ
ップで、インバータｌＪυの出力がプリセット入力とな
っている。ｔｌｓ（／ｊＴプリップ７０ツブ４）とａη
の出力を入力とする２人力ＡＮＤ（ロ）路である。Is the following an example of this invention? The diagram will be explained. In the figure, te61 to 11& are added to the 101 paths, [+51 is a flag that can be set and reset by OPU 171, (Iυ is an inverter connected to the output of flag aω, and Oη is a presettable T flip-flop. The output of the inverter lJυ is the preset input.
This is a two-person AND (b) road with the output of .

次に作用について説明する。Next, the effect will be explained.

即ち、７ラグｕ５１が１０１である場合はインバータ・
１６１の出力が１１１となシ、Ｔフリッグ７０ツブ１Ｉ
７１はプリセット状態であるので、出力Ｑは常ＶＣ＠　
ｐであｆ）Ｔフリップ７０ツブ１４１の出力がそのまま
ＡＮＤ回路ａ〜の出力となる。この状態ではＡＮＤ回路
（＋８１の出力はデユティ５０％であり通常と同じ動作
をする。That is, if the 7 lag u51 is 101, the inverter
The output of 161 is 111, Tflig 70 tube 1I
Since 71 is in the preset state, the output Q is always VC@
At p, f) The output of the T-flip 70 tube 141 becomes the output of the AND circuit a~. In this state, the output of the AND circuit (+81) has a duty of 50% and operates in the same way as normal.

ＣＰ　Ｕ　１７１が自己のは今によって、フラグ（１〜
を１１１にすると、インバータｕ６１の出力は１ｏ−と
なシ、Ｔフリップ７０ッＯηはＴの入力を２分間して（
１：、？出力する様になる。っまりＴフリッグ７０ツブ
０ηの出力は原発振（３１の４分間クロックが出力され
る。この４分間クロックと、Ｔフリップ７０ツブ１４１
の２分周クロックの出力ｉ　ＡＮＤ＠賂（１珊に入力す
ると、デユティ２５％のタロツクが得られる。CPU 171 now has its own flag (1~
When set to 111, the output of inverter u61 becomes 1o-, and T-flip 70-Oη takes the input of T for 2 minutes (
1:,? It will start outputting. The output of the T flip 70 knob 0η is the original oscillation (31 4 minute clock is output.This 4 minute clock and the T flip 70 knob 141
The output of the 2-frequency divided clock i AND@Gift (If input to 1 channel, a tarok with a duty of 25% will be obtained.

この場合ＩＨＩ期間が２５％４Ｌ１期間が７５％となり
、フラグ州が１１１の時はｇｇｌの時に比べて１Ｌ′期
間が３倍に伸びたことになる。結局、メモリｔｌｌのｏ
ｍ入力信号ＲＤ　＋１０１についてもＩＬ″期間が３倍
になり、このメモリリ漫のアクセスタイムが遅い場合に
も対応できることになる。In this case, the IHI period is 25% and the 4L1 period is 75%, meaning that when the flag state is 111, the 1L' period is three times longer than when it is ggl. After all, the memory tll o
The IL'' period is also tripled for the m input signal RD+101, making it possible to cope with the case where the access time of this memory space is slow.

なお、上記実施例ではマイクロコンピュータａ４の基本
クロックを水晶発振器＋Ｉｌ　、　１２１　、　＋３１
の２分周にした場合を示したが、分間比に特に制限けな
い。また、外部からのクロック入力を用りても同様のク
ロック信号が作れる。In the above embodiment, the basic clock of the microcomputer a4 is a crystal oscillator +Il, 121, +31.
Although the case where the frequency is divided into two is shown, there is no particular restriction on the minute ratio. A similar clock signal can also be created using an external clock input.

メモリａ〃ハマイクロコンピュータの外に付加する場合
を示したが、マイクロコンピュータ本体（Ｉυと同一テ
ップ上に作成することも可能である。Although the case where the memory a and c are added outside the microcomputer is shown, it is also possible to create it on the same step as the main body of the microcomputer (Iυ).

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明によれば１つの原発振からプログ
ラムによりマイクロコンピュータのクロック信号のデユ
ティが変化させられる４５［したので、リード・ライト
のパルス＝ｅ−時的ＶＣ幅広くすることができ、高速な
りロウク信号を用いながら一時的ＶＣ低速なメモリと接
続することが可能となる効果がある。As described above, according to the present invention, the duty of the clock signal of the microcomputer can be changed by a program from one source oscillation. Therefore, the read/write pulse = e - temporal VC width can be widened, and high speed This has the effect of making it possible to temporarily connect a low-speed VC memory while using a low-speed signal.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明の一実施例ＶＣよるマイクロコンピュ
ータの構成図、第２図は従来のマイクロコンピュータの
構成図である。 図において、（４）は２分１ｑＴフリツプ７０ツブ、＋
７１はＣＰＵ、α４１ｉｊマイクロコンピユ一タ本体、
１Ｊ５）ｌｄＣＰＵによって制御できるフラグ、１１η
はプリセット可能な２分間Ｔフリップ７０ツブを示す。 なお、図中、同一符号は同一　寸たは相当部分を示−１
゜FIG. 1 is a block diagram of a microcomputer based on a VC according to an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional microcomputer. In the figure, (4) is a 2/1 qT flip with 70 tubes, +
71 is the CPU, α41ij microcomputer body,
1J5) Flag that can be controlled by ldCPU, 11η
shows a presettable 2 minute T-flip 70 tube. In addition, in the figures, the same reference numerals indicate the same dimensions or equivalent parts.
゜

Claims (1)

【特許請求の範囲】[Claims] 基本的な１相のクロック信号を持ちその一周期の期間で
メモリーのリード・ライトサイクルが決まるマイクロコ
ンピュータにおいて、このマイクロコンピュータ自身の
命令によつて、上記クロック信号のデユテイを変化させ
ることができることを特徴とする、マイクロコンピュー
タ。In a microcomputer that has a basic one-phase clock signal and the memory read/write cycle is determined by one period of the clock signal, it is possible to change the duty of the clock signal by the microcomputer's own instructions. Features: Microcomputer.