JPH0249456A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0249456A JPH0249456A JP63200742A JP20074288A JPH0249456A JP H0249456 A JPH0249456 A JP H0249456A JP 63200742 A JP63200742 A JP 63200742A JP 20074288 A JP20074288 A JP 20074288A JP H0249456 A JPH0249456 A JP H0249456A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor chip
- sealed
- thin film
- die stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 229920005989 resin Polymers 0.000 title claims abstract description 32
- 239000011347 resin Substances 0.000 title claims abstract description 32
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims abstract description 11
- 239000010432 diamond Substances 0.000 claims abstract description 10
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 10
- 238000007789 sealing Methods 0.000 claims description 10
- 238000000605 extraction Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 10
- 239000012535 impurity Substances 0.000 abstract description 3
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 24
- 239000000945 filler Substances 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
樹脂封止型半導体装置に係り、特に樹脂パッケージ内部
の熱ストレスの軽減と耐湿性を向上させる構造を持たせ
た樹脂封止型半導体装置に関し、パフケージクランクの
発生防止と、耐湿性の向上と、樹脂中のフィラーによる
損傷の軽減を図ることができる樹脂封止型半導体装置の
提供を目的とし、 半導体チップと、該半導体チップが固着されたダイステ
ージと、該半導体チップとボンディングワイヤにより接
続された外部導出用のリードとを有し、該半導体チップ
、ダイステージ、ボンディングワイヤの全表出面及び該
リードの封止領域全表面に少なくとも窒化チタン、炭化
シリコン、ダイヤモンドのいずれかのf!膜が被覆され
、該薄膜が被覆された部分が樹脂で封止されてなるよう
に構成する。
の熱ストレスの軽減と耐湿性を向上させる構造を持たせ
た樹脂封止型半導体装置に関し、パフケージクランクの
発生防止と、耐湿性の向上と、樹脂中のフィラーによる
損傷の軽減を図ることができる樹脂封止型半導体装置の
提供を目的とし、 半導体チップと、該半導体チップが固着されたダイステ
ージと、該半導体チップとボンディングワイヤにより接
続された外部導出用のリードとを有し、該半導体チップ
、ダイステージ、ボンディングワイヤの全表出面及び該
リードの封止領域全表面に少なくとも窒化チタン、炭化
シリコン、ダイヤモンドのいずれかのf!膜が被覆され
、該薄膜が被覆された部分が樹脂で封止されてなるよう
に構成する。
本発明は樹脂封止型半導体装置に係り、特に樹脂パッケ
ージ内部の熱ストレスの軽減と耐湿性を向上させる構造
を持たせた樹脂封止型半導体装置に関する。
ージ内部の熱ストレスの軽減と耐湿性を向上させる構造
を持たせた樹脂封止型半導体装置に関する。
第4図は従来の樹脂封止型半導体装置の断面図を示す。
図において、1は半導体チ・ノブ、震よ半導体チップ1
がグイ付けされたダイステージ、3はリード(ダイステ
ージ2およびリード3は一体的に形成された図示しない
リードフレームの部分である)、4は半導体チ・ツブ1
の電極とり一ド3とを接続するボンディングワイヤー、
5番よ半導体チップ1を封止するための樹脂、<ツケー
ジを示す。
がグイ付けされたダイステージ、3はリード(ダイステ
ージ2およびリード3は一体的に形成された図示しない
リードフレームの部分である)、4は半導体チ・ツブ1
の電極とり一ド3とを接続するボンディングワイヤー、
5番よ半導体チップ1を封止するための樹脂、<ツケー
ジを示す。
かかる樹脂封止型半導体装置はモールド装置を用いる成
形方法によって一度に数十何件られる。
形方法によって一度に数十何件られる。
このような構造の樹脂封止型半導体装置の各@b分はそ
れぞれ異なる材料で作られている。例えGf半導体チチ
タ1はシリコン、ダイステージ24ま4270イ (重
量比にてニッケル42%、鉄58%の合金)また封止の
ための樹脂パフケージ5は、エポキシ樹脂等とフィラー
(酸化珪素等)との混合物力く用いられるので、それぞ
れ膨張係数が異なる。
れぞれ異なる材料で作られている。例えGf半導体チチ
タ1はシリコン、ダイステージ24ま4270イ (重
量比にてニッケル42%、鉄58%の合金)また封止の
ための樹脂パフケージ5は、エポキシ樹脂等とフィラー
(酸化珪素等)との混合物力く用いられるので、それぞ
れ膨張係数が異なる。
また、封止のために用いられる樹脂は、樹月旨封止形成
用の金型より離型し易くする離型剤力(含まれるため、
ダイステージ2やリード3のような金属と樹脂パッケー
ジ5との密着力は、半導体チップlと樹脂パッケージ5
との密着力の1720〜1730程度と小さい。
用の金型より離型し易くする離型剤力(含まれるため、
ダイステージ2やリード3のような金属と樹脂パッケー
ジ5との密着力は、半導体チップlと樹脂パッケージ5
との密着力の1720〜1730程度と小さい。
樹脂パフケージ5は、その使用時において温度変化によ
る熱応力を受け、温度サイクルが繰り返されると、樹脂
パッケージ5と密着力の低いダイステージ2の接合面に
おいては金属と樹脂間の膨張係数の差によりスリップ現
象が発生し、ダイステージ2が樹脂パッケージ5から剥
がれてくる。
る熱応力を受け、温度サイクルが繰り返されると、樹脂
パッケージ5と密着力の低いダイステージ2の接合面に
おいては金属と樹脂間の膨張係数の差によりスリップ現
象が発生し、ダイステージ2が樹脂パッケージ5から剥
がれてくる。
この隙間に水分が侵入すると実装時の熱ストレスで水分
が爆発し、樹脂パッケージ5のその縁部分にクランク(
ひび割れ)が発生する欠点があった。
が爆発し、樹脂パッケージ5のその縁部分にクランク(
ひび割れ)が発生する欠点があった。
また、半導体チップ1の電極(アルミニウム)を剥き出
しにしてボンディングワイヤー4をボンディングした接
続部分における剥き出しのアルミニウムと樹脂パッケー
ジ5とは殆ど密着しない性質がある。この接続部分に樹
脂パフケージ5に含まれた水分や不純物が、リードフレ
ーム、ボンディングワイヤー等を伝わって侵入し、アル
ミニウムを腐食させる欠点がある。
しにしてボンディングワイヤー4をボンディングした接
続部分における剥き出しのアルミニウムと樹脂パッケー
ジ5とは殆ど密着しない性質がある。この接続部分に樹
脂パフケージ5に含まれた水分や不純物が、リードフレ
ーム、ボンディングワイヤー等を伝わって侵入し、アル
ミニウムを腐食させる欠点がある。
また、樹脂封止中に樹脂パッケージ5に含まれるフィラ
ーが比較的硬質の材料であるため半導体チタン1の表面
に損傷を与える欠点がある。
ーが比較的硬質の材料であるため半導体チタン1の表面
に損傷を与える欠点がある。
本発明は上記従来の欠点に鑑みてなされたもので、パッ
ケージクランクの発生防止と、耐湿性の向上と、樹脂中
のフィラーによる損傷の軽減を図ることができる樹脂封
止型半導体装置の提供を目的とする。
ケージクランクの発生防止と、耐湿性の向上と、樹脂中
のフィラーによる損傷の軽減を図ることができる樹脂封
止型半導体装置の提供を目的とする。
第1図は本発明の構成を示す断面図である。半導体チタ
ン1と、該半導体チップ1が固着されたダイステージ2
と、該半導体チップ1とボンディングワイヤ4により接
続された外部導出用のり一ド3とを有し、該半導体チッ
プ1.ダイステージ2、ボンディングワイヤ4の全表出
面及び該り−ド3の封止領域全表面に少なくとも窒化チ
タン炭化シリコン、ダイヤモンドのいずれかの薄膜6が
被覆され、該薄膜6が被覆された部分が、樹脂5で封止
されてなるように構成する。
ン1と、該半導体チップ1が固着されたダイステージ2
と、該半導体チップ1とボンディングワイヤ4により接
続された外部導出用のり一ド3とを有し、該半導体チッ
プ1.ダイステージ2、ボンディングワイヤ4の全表出
面及び該り−ド3の封止領域全表面に少なくとも窒化チ
タン炭化シリコン、ダイヤモンドのいずれかの薄膜6が
被覆され、該薄膜6が被覆された部分が、樹脂5で封止
されてなるように構成する。
ダイステージ2に半導体チップ1をグイボンディングし
、半導体チタン1とリード3とをワイヤーボンディング
したものの封止領域の表出面に、全面的に窒化チタン膜
、炭化シリコン膜、あるいはダイヤモンド膜のいずれか
を被膜し、それを樹脂封止することにより封止樹脂との
密着力を向上させると共に、界面への水分あるいは不純
物の侵゛入を防止し、耐湿性を向上させる。また、窒化
チタン膜、炭化シリコン膜、ダイヤモンド膜は比較的硬
質であるためフィラーによる損傷を防止できる効果があ
る。
、半導体チタン1とリード3とをワイヤーボンディング
したものの封止領域の表出面に、全面的に窒化チタン膜
、炭化シリコン膜、あるいはダイヤモンド膜のいずれか
を被膜し、それを樹脂封止することにより封止樹脂との
密着力を向上させると共に、界面への水分あるいは不純
物の侵゛入を防止し、耐湿性を向上させる。また、窒化
チタン膜、炭化シリコン膜、ダイヤモンド膜は比較的硬
質であるためフィラーによる損傷を防止できる効果があ
る。
〔実施例〕
以下本発明の実施例を図面によって詳述する。
なお、構成、動作の説明を理解し易くするために全図を
通じて同一部分には同一符号を付してその重複説明を省
略する。
通じて同一部分には同一符号を付してその重複説明を省
略する。
第1図は本発明の構成を示す断面図、第2図は本発明の
製造方法を示す工程図、第3図はスパッタリング法によ
る窒化チタン膜形成工程の断面図を示す。以下各図を参
照しながら本発明の説明を行う。
製造方法を示す工程図、第3図はスパッタリング法によ
る窒化チタン膜形成工程の断面図を示す。以下各図を参
照しながら本発明の説明を行う。
第1図において、6は薄膜であって窒化チタンTiN膜
、炭化シリコンSiC膜、またはダイヤモンドC膜のい
ずれか一つにて構成され、その被膜部分をリードフレー
ムの全面にハツチングを施して示す。その製造工程は第
2図に示すように工程■にてリードフレームを用意し、
工程■にて半導体チップ1をダイステージ2にグイボン
ディングする。工程■にて半導体チップ1とリード3と
の間をワイヤーボンディングする。
、炭化シリコンSiC膜、またはダイヤモンドC膜のい
ずれか一つにて構成され、その被膜部分をリードフレー
ムの全面にハツチングを施して示す。その製造工程は第
2図に示すように工程■にてリードフレームを用意し、
工程■にて半導体チップ1をダイステージ2にグイボン
ディングする。工程■にて半導体チップ1とリード3と
の間をワイヤーボンディングする。
工程■にて工程■まで形成されたリードフレームの全面
に窒化チタンTiN膜をスパッタリング法にて被覆する
か、または炭化シリコンSiC膜をプラズマ化学気相成
長法にて被覆するか、またはダイヤモンドC膜をプラズ
マ化学気相成長法にて被覆する。
に窒化チタンTiN膜をスパッタリング法にて被覆する
か、または炭化シリコンSiC膜をプラズマ化学気相成
長法にて被覆するか、またはダイヤモンドC膜をプラズ
マ化学気相成長法にて被覆する。
第3図は窒化チタン膜にて被覆する場合の工程の断面図
であって、図示するようにリードフレームに形成された
半導体チップ1.ダイステージ2゜リード3およびボン
ディングワイヤー4を治具7の上に2個所支持する。そ
の支持個所は被覆を必要としないリード3の露出部分に
対応している。
であって、図示するようにリードフレームに形成された
半導体チップ1.ダイステージ2゜リード3およびボン
ディングワイヤー4を治具7の上に2個所支持する。そ
の支持個所は被覆を必要としないリード3の露出部分に
対応している。
8と9はそれぞれ電極AとB110はチタンのターゲッ
トでこの電極間に所要の電圧が印加され、減圧0.1
Torr (アルゴンガス+窒素ガス)、加熱温度20
0〜250℃の環境にて厚さ1500人程度0スパッタ
リング成膜が行われる。
トでこの電極間に所要の電圧が印加され、減圧0.1
Torr (アルゴンガス+窒素ガス)、加熱温度20
0〜250℃の環境にて厚さ1500人程度0スパッタ
リング成膜が行われる。
炭化シリコン膜にて被覆する場合は、例えばH2゜Si
H4,CJll+ HC1、Ar等のガスを用い、40
0〜500℃、 13.56MH2または4MHzのプ
ラズマ化学気相成長法により厚さ500〜2000人程
度形成する以下た、ダイヤモンド膜により被覆する場合
は、例えばC)It+H2,Ar等のガスを用い、40
0℃程度、数十Torr、 13.56MH2または4
MHzのプラズマ化学的気相成長法により厚さ500〜
2000人程度形成する以下のようにしてリードフレー
ムの全面に所要の被覆が出来上がると工程■にて、例え
ばトランスファモールド金型を用いて樹脂モールドを行
う。
H4,CJll+ HC1、Ar等のガスを用い、40
0〜500℃、 13.56MH2または4MHzのプ
ラズマ化学気相成長法により厚さ500〜2000人程
度形成する以下た、ダイヤモンド膜により被覆する場合
は、例えばC)It+H2,Ar等のガスを用い、40
0℃程度、数十Torr、 13.56MH2または4
MHzのプラズマ化学的気相成長法により厚さ500〜
2000人程度形成する以下のようにしてリードフレー
ムの全面に所要の被覆が出来上がると工程■にて、例え
ばトランスファモールド金型を用いて樹脂モールドを行
う。
このときリード3の露出部分には不要の膜が被覆される
から工程■にてホーニング法によりこれを取り除く。次
に工程■にてリード3の露出部分に半田メツキを施すこ
とにより完了する。
から工程■にてホーニング法によりこれを取り除く。次
に工程■にてリード3の露出部分に半田メツキを施すこ
とにより完了する。
上記の工程を経由してできた樹脂封止型半導体装置の8
チツプのサンプルを無作為にて揃え、検査を行った結果
、塩酸浸漬によるマイクロクラックの初期不良数は零、
2気圧の水中に1008時間浸漬後加熱試験によるパッ
ケージクランクの発生件数は零の成績が得られ、耐湿性
の良好なことが立証された。
チツプのサンプルを無作為にて揃え、検査を行った結果
、塩酸浸漬によるマイクロクラックの初期不良数は零、
2気圧の水中に1008時間浸漬後加熱試験によるパッ
ケージクランクの発生件数は零の成績が得られ、耐湿性
の良好なことが立証された。
とができる効果がある。
第1図は本発明の構成を示す断面図、
第2図は本発明の製造方法を示す工程図、第3図はスパ
ッタリング法による窒化チタン膜形成工程の断面図、 第4図は従来の樹脂封止型半導体装置の断面図を示す。 第1図において、1は半導体チップ、2はダイステージ
、3はリード、4はボンディングワイヤ、5は樹脂パッ
ケージ、6は薄膜(窒化チタン膜、炭化シリコン膜、ま
たはダイヤモンド膜)をそれぞれ示す。 〔発明の効果〕 以上の説明から明らかなように本発明によれば、パッケ
ージクランクの発生防止と、耐湿性の向上と、樹脂中の
フィラーによる損傷の軽減を図るこ第 図 第 図
ッタリング法による窒化チタン膜形成工程の断面図、 第4図は従来の樹脂封止型半導体装置の断面図を示す。 第1図において、1は半導体チップ、2はダイステージ
、3はリード、4はボンディングワイヤ、5は樹脂パッ
ケージ、6は薄膜(窒化チタン膜、炭化シリコン膜、ま
たはダイヤモンド膜)をそれぞれ示す。 〔発明の効果〕 以上の説明から明らかなように本発明によれば、パッケ
ージクランクの発生防止と、耐湿性の向上と、樹脂中の
フィラーによる損傷の軽減を図るこ第 図 第 図
Claims (1)
- 【特許請求の範囲】 半導体チップ(1)と、該半導体チップ(1)が固着さ
れたダイステージ(2)と、該半導体チップ(1)とボ
ンディングワイヤ(4)により接続された外部導出用の
リード(3)とを有し、 該半導体チップ(1)、ダイステージ(2)、ボンディ
ングワイヤ(4)の全表出面及び該リード(3)の封止
領域全表面に少なくとも窒化チタン、炭化シリコン、ダ
イヤモンドのいずれかの薄膜(6)が被覆され、該薄膜
(6)が被覆された部分が、樹脂(5)で封止されてな
ることを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63200742A JPH0249456A (ja) | 1988-08-11 | 1988-08-11 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63200742A JPH0249456A (ja) | 1988-08-11 | 1988-08-11 | 樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0249456A true JPH0249456A (ja) | 1990-02-19 |
Family
ID=16429416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63200742A Pending JPH0249456A (ja) | 1988-08-11 | 1988-08-11 | 樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0249456A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5448106A (en) * | 1991-08-20 | 1995-09-05 | Kabushiki Kaisha Toshiba | Thin semiconductor integrated circuit device assembly |
-
1988
- 1988-08-11 JP JP63200742A patent/JPH0249456A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5448106A (en) * | 1991-08-20 | 1995-09-05 | Kabushiki Kaisha Toshiba | Thin semiconductor integrated circuit device assembly |
US5672908A (en) * | 1991-08-20 | 1997-09-30 | Kabushiki Kaisha Toshiba | Thin semiconductor integrated circuit device assembly |
US5767572A (en) * | 1991-08-20 | 1998-06-16 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device assembly |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5057900A (en) | Electronic device and a manufacturing method for the same | |
US4866505A (en) | Aluminum-backed wafer and chip | |
US6693020B2 (en) | Method of preparing copper metallization die for wirebonding | |
JPH0249456A (ja) | 樹脂封止型半導体装置 | |
JPS6077446A (ja) | 封止半導体装置 | |
US4974052A (en) | Plastic packaged semiconductor device | |
JPH01282844A (ja) | 樹脂封止型半導体装置 | |
JPH11307713A (ja) | 半導体装置用リードフレーム | |
JPS6151950A (ja) | 樹脂封止型半導体装置 | |
JPH01283855A (ja) | 半導体装置 | |
JPS61102758A (ja) | 樹脂封止型半導体装置 | |
JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
JPS58166748A (ja) | 半導体装置 | |
JPH08222585A (ja) | 半導体装置 | |
JPH0685114A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
CN116072645A (zh) | 半导体封装组件及这种半导体封装组件的制造方法 | |
JPS62173743A (ja) | 半導体装置用セラミツク基板 | |
JPH0467346B2 (ja) | ||
JPH01238129A (ja) | 樹脂封止型半導体装置 | |
JPS617637A (ja) | 半導体 | |
WO1987005746A1 (en) | Aluminum-backed wafer and chip | |
JPS613438A (ja) | プラスチツク封止型ic | |
JP3211455B2 (ja) | ガラス部品の接合構造 | |
JPH05218271A (ja) | Icパッケージ | |
JPS63136534A (ja) | 半導体装置 |