JPH024944B2 - - Google Patents
Info
- Publication number
- JPH024944B2 JPH024944B2 JP57169478A JP16947882A JPH024944B2 JP H024944 B2 JPH024944 B2 JP H024944B2 JP 57169478 A JP57169478 A JP 57169478A JP 16947882 A JP16947882 A JP 16947882A JP H024944 B2 JPH024944 B2 JP H024944B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- value
- intermediate value
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012545 processing Methods 0.000 claims description 31
- 230000000295 complement effect Effects 0.000 claims description 25
- 230000008859 change Effects 0.000 claims description 23
- 230000003247 decreasing effect Effects 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 7
- 230000006870 function Effects 0.000 claims description 3
- 230000003252 repetitive effect Effects 0.000 claims description 3
- 230000007935 neutral effect Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 claims 3
- 230000000717 retained effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 8
- 238000012360 testing method Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011410 subtraction method Methods 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/0261—Non linear filters
- H03H17/0263—Rank order filters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Algebra (AREA)
- Bioinformatics & Computational Biology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Operations Research (AREA)
- Probability & Statistics with Applications (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Biology (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Complex Calculations (AREA)
- Image Processing (AREA)
Description
〔発明の技術分野〕
本発明は信号処理装置に係り、特に入力された
データの組の中でM番目に大きな値を決定する信
号処理装置に関する。本発明は、以上のような決
定をリアルタイムで行なうことが望ましい分野、
たとえば画像処理に特に関係がある。 〔従来技術とその問題点〕 序数値フイルタ(ordinal―value filter)は、
R個のデータ値の中からM番目に大きなものを決
定するのに用いられる。Rが奇数でMが((R+
1)/2)に等しい時、M番目に大きな値はその
データの組の中間値となり、その値より大きい残
りのデータ値の数と小さい残りのデータ値の数が
それぞれほぼ同数になる。そのような中間値はメ
ジアン(median)と称される。メジアンフイル
タは入力されたデータの組の中から中間値を決定
または選択する。 画像処理の分野において、メジアンフイルタの
原理とその使用法とはよく知られているが、その
ソフトウエアの処理に長い時間を必要とする装置
が多かつた。 節約型ハードウエア序数値フイルタ
(hardware―economical,ordinal―value
filter)を用いて、入力されるデータの伝送速度
で上記した必要な決定を機械的に行なえるネツト
ワークについては、D.E.Knuthによる書物の第3
巻、The Art of Computer Programming:
Sorting and Searching(1973)に示されている。
特に、241頁の第58図に示されている奇数/偶
数互換分類ネツトワーク(odd―even
transposition sorting network)を参照された
い。 画像の発生につれて、動的画像の序数値処理を
行う場合、序数値は非常に大きくなるが、そのよ
うな状況にあつては、リアルタイムで序数値を選
択できることは大変便利である。 〔発明の目的〕 したがつて、本発明の目的は、最小のハードウ
エアを用いて、かつリアルタイムで効率よく、入
力されたデータ値の組の中からM番目に大きな値
を決定する信号処理装置を提供することである。 〔発明の要約〕 本発明は、中間動作量(intermediate
working quantity)が、入力されたデータの組
の中でM番目に大きいデータのランクに等しいラ
ンクの値に収斂するように値の調整を反復して行
う。試験比較によつて、中間値の相対ランクが非
常に低いと決定された時は、値の調整は、ランク
が高くなる方向に行なわれる。逆の時は、低くな
る方向に行なわれる。可能な値の範囲を予め定め
られた区間に制限されている入力データを処理す
る場合、本発明は、この区間の中間点を初期動作
量とする。第1回目の調整の量は、初期近似値の
いずれかの側の区間の1/2である。以下、調整量
は順次前回の半区間の調整量の1/2である。また、
本発明は、入力されるデータ値の数Rが奇数でM
が((R+1)/2)に等しい時は、メジアンフ
イルタになる。 〔発明の実施例〕 概説 A 概観 図において、レジスタ900に格納されている
信号は、レジスタ100に保持されている入力デ
ータ信号の組の中でM番目に大きいものに等しく
なるか、または極めて近似するまで連続的に調整
される。レジスタ900の信号は、入力信号がと
りうる値の範囲の1/2すなわち中間点の値に初期
化される。相対ランクづけサブネツトワークはコ
ンパレータ200、リードオンリメモリ
(ROM)300およびコンパレータ400から
なり、M以上の入力信号がレジスタ900の値よ
り大きいかどうか決定する。もし、大きい場合
は、格納されている値が求めるM番目に大きい値
に対してまだかなり小さいので、増加の方向へ調
整される。もし小さい場合は、減少する方向に調
整される。半区間値調整サブネツトワークは、シ
フトレジスタ600、マルチプレクサ700およ
び加算器800よりなり、相対ランクづけサブネ
ツトワークからの出力に応じて、レジスタ900
の内容を増加または減少させる。図において、調
整量はレベルが連続して減少する信号を発生する
シフトレジスタ600から出力され、各レベル
は、加算あるいは減算された前回のレベルの1/2
の大きさである。初期調整量は、入力信号がとり
うる区間の1/4である。シフトレジスタ600は、
“1”をシフトさせることによつて、連続したレ
ベル調整信号を発生する。各信号は、Nビツト2
進数でN種類の連続した信号を示す。レジスタ内
の位置によつて決まる数の論理真値は増加させる
ために用いられ、一方では状態移行フリツプフロ
ツプ500からの+“1”のキヤリインと共に論
理補数が、“1”の補数減算に用いられ中間値を
減少させる。相対ランクづけをし、半区間減少を
し、そして量を調整することによつてレジスタ9
00の値が入力データ信号のM番目に大きな値に
収束してゆく。 B 包括的概念 詳細な説明を基数2の8桁2進数で示された値
のデジタルデータ信号の奇数組の中からM番目に
大きいものを決定するために用いられる装置につ
いて行なうが、それは本発明の一実施例にすぎな
い。本発明は、基数Bの数体系のN桁の数の偶数
組にも適用できるし、アナログおよびデジタルデ
ータ信号の奇数と偶数の組のアナログ処理、およ
び光信号レベルの組のアナログおよび光学的処理
にも適用できる。これ等については以下に詳細に
説明する。 C 構成要素 図からも明らかなように、本発明を実施するた
めに必要な各構成要素は当業者にとつて公知であ
るか、あるいは簡単な論理設計技術によつて作れ
るものである。たとえば、リードオンリメモリ
(ROM)を以下に述べる比較カウンタ300と
して用いることは、従来から行なわれていること
である。したがつて、詳細な説明は、各構成要素
の内部的動作については行なわない。 実施例の詳細な説明 A 入力レジスタ 入力レジスタ100はR個のデータ信号の組を
入力する。これ等の信号は以下に行なわれるレベ
ル比較に基準信号として用いられるので、レジス
タ100は残りの回路の反復動作が終るまで保持
する。 図では、7個の信号までの組を処理できるもの
が示されており、各信号はサブレジスタ110〜
170に格納される。これ等のサブレジスタのう
ち適当な数のものからバイアスを取去ることによ
つて、本発明の効果を損ねることなく種々のサイ
ズの信号の組を処理できる。 図では、データ信号は図示しない外部信号源か
ら接続端子111〜171を介して入力される。
サブレジスタ110〜170は、静電結合装置の
ような直接検出記憶装置でもよい。この場合は、
外部信号源が不要になる。本実施例において、外
部信号源からの信号は、8ビツト2進数で示さ
れ、8ラインデータバス113〜173に送出さ
れる。これ等の信号は、8ビツト2進数として各
サブレジスタに入力され格納される。 入力レジスタ100は、連続したサブレジスタ
110〜170を有するシフトレジスタでもよ
い。この場合は、レジスタ8ラインデータバス1
13を介して端子111から直列データ列を入力
する。従来のタイミングと制御技術または以下に
説明する初期化信号によつて、後続のデータ列が
入力されるにつれて、各データ信号は順次連続し
たサブレジスタ内をシフトされる。 シフトレジスタを用いた場合、M番目に大きな
値を求めるべき入力データの組は、入力レジスタ
に格納された時には、連続したR個のデータを形
成している。 B 中間値格納レジスタ 中間値格納レジスタ900は信号形成動作の中
間結果を保持する。その内容は、レジスタ100
に格納されている入力データ信号のM番目に大き
な信号レベルに対して本実施例の次の予測値を示
している。 レベル設定の初めの第1予測または試験値とし
て、中間値格納レジスタは入力データ信号がとり
うる範囲の1/2すなわち中間点のレベルに等しい
信号レベルに初期化される。基数Bの数体系にお
けるN桁の正数を示す信号の場合、初期中間値は
(BN)/2である。基数2で8ビツト2進数の場
合、初期値は2(N-1)すなわち27=178である。レジ
スタ900の初期値は、以下に述べるランク試験
およびレベル調整によつて修正される。 後続の動作が終了してレジスタ900に残る調
整値は、M番目に大きなデータ信号に対する本実
施例装置の最終予測値になる。この装置が信号処
理を終えた時にのみ、出力ゲート950を開くこ
とによつて、最終予測値だけをこの装置から出力
することができる。 レジスタ900およびゲート950は8ビツト
2進信号を処理できる構成であり、この8ビツト
2進信号は8ラインデータバス905と955を
介して伝送される。出力伝送信号“OT”と初期
化信号“1”については以下に説明する。 C 相対的ランクづけネツトワーク このネツトワークの基本的機能の1つは、出力
レジスタ900内に全入力データ信号の中でM番
目に大きなものに対応した信号レベルを形成する
ことである。しかし、どの入力信号が真にM番目
の大きさを有するのか予め知ることができないの
で、目標とするM番目に大きなデータ値につい
て、初めは未知である。そのような予測をするこ
とが本実施例の主たる目的である。目標値は未知
ではあるが、目標とするランクは存在する。した
がつて、本実施例では、直接、値の一致を図るの
ではなく、間接的にランクマツチング法を用いて
目標を達する。ランクマツチング法ではレジスタ
900の信号レベルは、そのランクが重要な未知
のデータ信号の既知のランクに一致するまで連続
的に調整される。 ランクマツチング法は相対的にランクづけサブ
ネツトワークによつて実現される。このサブネツ
トワークはM以上の入力データ信号が中間値より
大きいかどうか決定する。もし、M以上が大きい
場合は、その中間値はM番目に大きな値としては
小さすぎるので、サブネツトワークは値調整信号
を出力し、この信号によつて中間値は増加する。
逆の場合は、中間値は減少する。 また、中間値がM以上のデータ値より大きいか
どうかを決定する類似の相対ランクづけの回路も
上記したネツトワークと等価物であることは明ら
かである。この場合、関連した回路は必要な回路
変更を行わねばならない。 サブネツトワークにおいて、全体の相対ランク
づけは2つのステージで行なわれる。第1に、比
較カウントが行なわれ、現在の中間値よりも大き
な入力データの数について決定が行なわれる。そ
の結果得られた数は、次に相対ランクづけインジ
ケータMと比較される。 比較カウントによる決定は、初めに現在の中間
値をそれぞれの入力データ値と比較し、次に各比
較結果を組合せて所望の比較カウントを示す出力
カウント信号を形成するという2つのステツプで
なされる。図において、コンパレータ210〜2
70は、8ラインデータバス115〜175を介
して入力されたデータと8ラインデータバス90
5を介して入力された中間値との間でそれぞれ比
較を行う。その結果得られる各比較信号は、入力
データ値が中間値より大きい場合は論理1にセツ
トされ、1ビツト出力ライン215〜275を介
して比較カウンタ300に送出される。リードオ
ンリメモリ(ROM)よりなるカウンタ300
は、試験中間値よりも大きな入力データ値の全数
を示す出力カウント信号を出力する。本実施例で
は7入力信号を用いているので、出力カウント信
号を運ぶ出力バスは、最大数73ビツト2進数で表
示するために3ラインを有している。 ランク比較はコンパレータ400で行なわれ
る。このコンパレータは、バス305を介してデ
ータと現在の中間値との各比較結果と、バス41
5を介して選択ランク発生器405から所望のラ
ンク量Mに等しいランクカウント信号を入力す
る。動作中、相対ランク付けコンパレータ400
は、中間値より大きな入力データ信号の数がMよ
り小さい場合は、出力ライン425に論理“1”
をセツトする。このコンパレータは、現在の中間
値より大きい入力値の数が所望のランク付け量M
に等しい時、ライン435に論理“1”をセツト
する。現在の中間値より大きな入力データ値の数
が所望のランク付け量Mより大きい場合は、出力
ライン445に論理“1”がセツトされる。出力
ライン435を出力ライン445に接続すること
によつて、コンパレータ400は、試験中間値よ
り大きい入力データ信号がM以上の時、この中間
値に対して、さらに加算を指示するための予め用
意された決定基準を有することができる。 イコールライン435をライン425に接続す
ることにより異なつた決定基準を用いることもで
きる。この場合は、選択ランク発生器405を調
節してランク付け量(M−1)に等しいランクカ
ウント信号M′を出力するようにする。この基準
を用いても、本実施例の出力に変化はないであろ
う。 ライン425,445により伝達される論理レ
ベルは、相対ランク信号となり、状態移行フリツ
プフロツプ500に供給される。ライン425は
セツト入力に供給され、ライン445はリセツト
入力に供給される。Q出力は2つの出力状態を有
する。すなわち、論理“1”状態と論理“0”状
態である。出力ライン505は、これ等の論理レ
ベルを値調整信号として伝達する。現在の中間値
より大きな入力データ信号がMより小さい時、こ
の信号は論理“1”になる。現在の中間値より大
きい入力データ信号がM以上の時は、値調整信号
は“0”である。以下に述べるように、論理レベ
ルが“1”の時、現在の中間値は減少し、“0”
の時、中間値は増加する。 D 半区間値調整サブネツトワーク この値調整サブネツトワークは、現在の中間値
を変える量を出力し、中間値からこの量を引いた
りあるいは加えたりすることによつて変更を行
う。全体のフイルタは、選択できる反復数(N−
1)で相対ランクづけおよび値の調整を反復して
行う。増加ないし減少量は反復数によつて変わ
る。一般に、変更は半区間法に基づいて行なわれ
る。この方法では、装置は、入力データのとりう
る合計値の範囲の1/2すなわち中間点に設定され
た中間値から第1の反復が始まる。第1の変更量
は、初期量の一方の側の残りの半区間の1/2また
は合計値のとりうる範囲の1/4である。その後は、
反復数より“1”だけ大きい数で(1/2)を累乗
した数に等しい全区間に対する分数値が変更量で
ある。したがつて、2番目の反復の場合、(1/2)
の累乗数は3である。そして、その結果得られる
変更量は全区間の(1/8)である。最終の半区間
値調整は、全区間Tの((1/2)N)に等しい量を加
えるか引くかによつて行なわれる。 本実施例の動作について、後に詳しく説明され
るけれども、サブネツトワークの機能を明らかに
するために重要な2つの処理条件について述べ
る。第1に、値がとりうる範囲は、零とある最大
値Tとの間の正数をカバーしている。したがつ
て、初期中間値はこの区間の中間点すなわち
(T/2)に設定され、第4字目の値調整量はT
の1/4すなわち(T/4)である。第2の条件は
信号値のとりうる範囲は−(T/2)から+(T/
2)まで拡大できる条件である。第1番目の半区
間値調整量が(T/4)で、この区間の初期値と
しての中間点は零である。 正のNビツトデジタルデータの場合、合計値が
とりうる範囲は、零から(2N)−1)までの2Nの
正数である。本実施例はT/2値を2(N-1)に初期
化し、第1の半区間値調整値(T/4)を2(N-2)
にする。以下、半区間量は(N−3)から1まで
の2つの累乗として表現できる。8ビツトデジタ
ルデータの場合、全区間は零から(28−1)の28
値であり、初期中間値は27で、初期半区間値調整
量は26である。 シフトレジスタ600は量の選択を行う。この
ジスタ各位置の内容は、量調整量における量の
種々の大きさを示す係数になり、第1番目、2番
目の順にそれぞれ小さくなつてゆく。このレジス
タは、少なくとも用いられるデータのビツト数に
等しいレジスタの位置を有する。本実施例では8
つの位置である。(後述するように、データのビ
ツト数より“1”少ないレジスタの位置で動作す
ることができる)従来のシフトレジスタと同様
に、レジスタ600は2組の出力を有する。すな
わち、1つは、8つの論理真の出力の組であり、
シフトレジスタ位置で論理真の内容を通過させ
る。もう1つは、8つの補数の出力の組であり、
シフトレジスタ位置の内容の論理補数を通過させ
る。後述するように、補数出力はキヤリインビツ
トと共に、減算の際に用いられる。 上記レジスタは、第2のレジスタ位置に1を置
く以外は、全てのレジスタ位置を“0”にするこ
とで初期化される。以下の反復動作では、“1”
は残りのレジスタ位置をシフトされる。このよう
に初期化されたレジスタの合成出力は求められた
半区間量の2進表示となり、2の累乗減少する。 最終の半区間量は、真にM番目に大きなデータ
入力と本実施例装置の最終出力値との間に存在す
ると考えられる最大偏位を示すので、数形成過程
の精度値を示す。精度は、必要な変化量を示す信
号を発生するように構成される値調整サブネツト
ワークの条件によつて、必要なだけ小さくするこ
とができる。Nビツトデジタルデータを用い、反
復数を(N−1)ビツトに設定した場合、真のM
番目に大きい値に対する予測値は、最下位のビツ
トの精度範囲にある。これについては後で詳しく
述べる。 値調整サブネツトワークの加減算は、マルチプ
レクサ700と加算器800とで行なわれる。マ
ルチプレクサ700はライン605を介して値調
整量の正の値を入力し、ライン615を介して上
記値の負の補数を入力する。後述の出力選択コマ
ンドはこれ等の値のうち一方をライン705を介
して加算器800へ送出する。 加算器800は、入力した量信号とライン90
5を介してレジスタ900から供給される現在の
中間値を組合せる。加算の結果は、ライン805
を介して出力レジスタ900に送出される。そし
て、それは、相対ランクづけおよび値調整動作に
おいて次の中間値として用いられる。 値調整信号が、現在の中間値を減少させるべき
であると指示した時、“1”の補数を用いた減算
が用いられる。この減算法では、レジスタ600
の量の論理補数がレジスタ900の現在の値に加
算され、そして加算値の最下位ビツトに1が加え
られる。値調整信号が、現在の中間値を増加させ
るべきであると指示した時、レジスタ600の量
の真の論理値がレジスタ900の現在の値に加算
され、和の最下位ビツトはそのままである。 適切な量が次のように選択され組合わされる。
ライン505を介して送出される値調整信号は加
算器のキヤリーイン入力“CI”とマルチプレク
サの出力選択入力“OS”に入力される。キヤリ
ーイン接続によつて、ライン505の論理レベル
は加算器の和(A+B)の最下位ビツトに加算さ
れる。出力選択接続によつて、ライン505の論
理レベルが1の時、マルチプレクサのB入力が出
力ライン705に送出され、それ以外の時は、A
入力が送出される。その結果、値調整信号が論理
“0”のニユートラル出力状態にあり、現在の中
間値を増加させねばならない事を指示している
時、シフトレジスタ600の論理真出力が加算器
800に供給されるが、最下位ビツトは論理
“0”なので、和の値は変らない。相対ランクづ
けが現在の中間値を減少させるべきであると指示
している時は、値調整信号は論理“1”の肯定出
力となつて、レジスタ600の補数出力を加算器
800に供給し、かつ論理“1”を和の最上位ビ
ツトに加える。上述したマルチプレクサ選択およ
びキヤリーイン接続によつて、自動的に値調整信
号が、格納されている中間値を増加させるか減少
させるかを指示することができる。 シフトレジスタ600は、所望の精度の量を形
成するために最小限必要とされるレジスタ位置に
加えて、さらに2つのレジスタ位置を有する。ど
ちらのレジスタ位置も、他のレジスタ位置が初期
化される時に、初期化されて“0”になる。第1
の付加位置からの出力は、出力伝送信号“OT”
として用いられる。この信号は、装置全体の相互
動作が終了した時、出力ゲート950を動作させ
るものである。この第1の付加位置によつて出力
伝送が行なわれるのは、装置の前回の相互動作中
に他の全てのレジスタ位置を移動する論理“1”
を入力した時である。出力伝送を行つた後、この
論理“1”は第2の付加レジスタ位置にシフトさ
れ、ここから装置全体に対して初期化信号“1”
が送出される。この初期化信号“1”は入力レジ
スタ100、シフトレジスタ600の第2レジス
タ位置およびレジスタ900に送出される。 入力データが並列に入力される場合、入力レジ
スタ100は、初期化信号により現在格納されて
いるデータ信号がクリアされ、次の入力データ組
に対して処理が行なわれるように装置全体を準備
することができるように構成される。入力データ
が直列的入力される場合、レジスタ100は、初
期化信号によつて現在格納されているデータ信号
が次の連続したサブレジスタ位置にシフトされ
る。これにより、サブレジスタ110は次のデー
タ信号を入力するためにクリアされ、装置全体は
前回のデータの組と1つの要素だけ異なる新しい
データの組を処理する準備がなされる。 量発生シフトレジスタ600の第2最上位ビツ
ト位置に初期化信号“1”を置くと、正の2進デ
ータに関して初期値調整量を全信号値区間の1/4
にすることができる。 レジスタ900は、初期化信号を入力した時、
現在の内容をクリアし、論理“1”を最上位レジ
スタ位置にセツトするように構成されている。 第2の付加位置から送出される初期化信号は、
フイルタが動作した後に出力されるので、実際の
装置では第1番目のデータの組が入力される時
は、第1の初期化が必要であることは当業者にと
つて明らかである。この第1の初期化は従来の制
御手段と技術により容易に実現できる。 また、シフトレジスタ600の最上位ビツト位
置は常に“0”であることは明らかである。した
がつて、シフトレジスタの大きさを1だけ小さく
することができ、そしてマルチプレクサの最上位
の論理真入力を論理“0”にバイアスし、最上位
の論理補数入力を論理“1”にバイアスすること
によつて行なわれる消去を補償することができ
る。 E 動作上の長所 入力の数Rが奇数で相対ランク付けインジケー
タが(R+1)/2の量に設定されている時、上
記したネツトワークはメジアンフイルタになる。
このフイルタは入力データの組からそのデータ値
よりも大きなデータの数と小さなデータの数が等
しいものを選ぶ。このようなメジアンフイルタの
特徴は、リアルタイムのデータ速度でメジアン値
を形成できることである。これは、画像処理にお
いては極めて重要な特徴である。 動作例 5つの入力データ値からなる組のメジアンを3
ビツトで示すことが求められたデジタル装置につ
いて4つの実施例を説明する。3つのデジタルデ
ータ場合と1つのアナログデータの場合について
説明する。3つのデジタルデータの場合につい
て、第1はメジアンが一般的な奇数、第2はメジ
アンが一般的な偶数で、第3は可能な値の範囲の
中点である特定の偶数の場合である。 4つのケースについて、表1から4に示してあ
る。各表の一番上には、ケース番号、目標ランク
M、2進および10進表示された初期に未知でM番
目に大きな目標値が表示されている。 はじめに各表は、任意のケースで処理される5
つの入力データ値を示す。理解を容易にするため
に、代表的な動作条件ではデータ値は順序がばら
ばらであるけれども、入力は数が大きくなる順に
配置される。 装置全体の通常の動作時における内部の機能を
調べるために、各表の第2の部分は数形成動作時
に種々の信号およびレジスタがとる値を示してい
る。この部分では、第1列は反復数1、第2列は
レジスタ900の内容を示す。レジスタ900の
内容は、各反復において現在の中間値を示す。第
3列は、リードオンリメモリ出力を示し、この出
力は、各反復における現在レジスタ900に保持
されている値より大きな入力データの数を示す。
第4列は、ライン505に出力される値調整信号
によつて与えられる加減算信号を示す。シフトレ
ジスタ600の内容は、第5列に示されている。
マルチプレクサを介して選択的に伝達される真ま
たは補数シフトレジスタ出力は第6列に示されて
いる。第7列は、加算器800での経過加算結果
を示す。連続する反復でのレジスタ900の内容
は、“1”の補数キヤリーインによつて、変化を
示す。前述した規則に従つて、3ビツト2進数に
関しては、2回の反復が行なわる。反復3につい
て示されているレジスタ900の量は数形成全過
程の事実上の最終出力である。 各表の最後の部分には、全区間の大きさが示さ
れている。数形成過程に3ビツト2進数を用いる
とすると、全区間によつてカバーされるのは
“0”から“7”の8個の正数である。これ等の
8個の数の2進および対応した基数10の表示が示
されている。 前述したように、5個の入力信号の中からメジ
アン信号を見つけるという見方で解析を行う。し
たがつて、ランク付け量は整数3になる。入力さ
れた組の中で3番目に大きい“0”から“7”の
中の値は各スケールの次に角型かつこされたM番
目のランク付けポインタによつて示される。 また各表の最後の部分に、一連の点と矢印とに
よつて、数形成プロセスが進行するにつれてレジ
スタ900内の現在の中間値がとる値の経過を示
す。上記した半区間初期化に従つて、初めの中間
値は4になることがわかる。
データの組の中でM番目に大きな値を決定する信
号処理装置に関する。本発明は、以上のような決
定をリアルタイムで行なうことが望ましい分野、
たとえば画像処理に特に関係がある。 〔従来技術とその問題点〕 序数値フイルタ(ordinal―value filter)は、
R個のデータ値の中からM番目に大きなものを決
定するのに用いられる。Rが奇数でMが((R+
1)/2)に等しい時、M番目に大きな値はその
データの組の中間値となり、その値より大きい残
りのデータ値の数と小さい残りのデータ値の数が
それぞれほぼ同数になる。そのような中間値はメ
ジアン(median)と称される。メジアンフイル
タは入力されたデータの組の中から中間値を決定
または選択する。 画像処理の分野において、メジアンフイルタの
原理とその使用法とはよく知られているが、その
ソフトウエアの処理に長い時間を必要とする装置
が多かつた。 節約型ハードウエア序数値フイルタ
(hardware―economical,ordinal―value
filter)を用いて、入力されるデータの伝送速度
で上記した必要な決定を機械的に行なえるネツト
ワークについては、D.E.Knuthによる書物の第3
巻、The Art of Computer Programming:
Sorting and Searching(1973)に示されている。
特に、241頁の第58図に示されている奇数/偶
数互換分類ネツトワーク(odd―even
transposition sorting network)を参照された
い。 画像の発生につれて、動的画像の序数値処理を
行う場合、序数値は非常に大きくなるが、そのよ
うな状況にあつては、リアルタイムで序数値を選
択できることは大変便利である。 〔発明の目的〕 したがつて、本発明の目的は、最小のハードウ
エアを用いて、かつリアルタイムで効率よく、入
力されたデータ値の組の中からM番目に大きな値
を決定する信号処理装置を提供することである。 〔発明の要約〕 本発明は、中間動作量(intermediate
working quantity)が、入力されたデータの組
の中でM番目に大きいデータのランクに等しいラ
ンクの値に収斂するように値の調整を反復して行
う。試験比較によつて、中間値の相対ランクが非
常に低いと決定された時は、値の調整は、ランク
が高くなる方向に行なわれる。逆の時は、低くな
る方向に行なわれる。可能な値の範囲を予め定め
られた区間に制限されている入力データを処理す
る場合、本発明は、この区間の中間点を初期動作
量とする。第1回目の調整の量は、初期近似値の
いずれかの側の区間の1/2である。以下、調整量
は順次前回の半区間の調整量の1/2である。また、
本発明は、入力されるデータ値の数Rが奇数でM
が((R+1)/2)に等しい時は、メジアンフ
イルタになる。 〔発明の実施例〕 概説 A 概観 図において、レジスタ900に格納されている
信号は、レジスタ100に保持されている入力デ
ータ信号の組の中でM番目に大きいものに等しく
なるか、または極めて近似するまで連続的に調整
される。レジスタ900の信号は、入力信号がと
りうる値の範囲の1/2すなわち中間点の値に初期
化される。相対ランクづけサブネツトワークはコ
ンパレータ200、リードオンリメモリ
(ROM)300およびコンパレータ400から
なり、M以上の入力信号がレジスタ900の値よ
り大きいかどうか決定する。もし、大きい場合
は、格納されている値が求めるM番目に大きい値
に対してまだかなり小さいので、増加の方向へ調
整される。もし小さい場合は、減少する方向に調
整される。半区間値調整サブネツトワークは、シ
フトレジスタ600、マルチプレクサ700およ
び加算器800よりなり、相対ランクづけサブネ
ツトワークからの出力に応じて、レジスタ900
の内容を増加または減少させる。図において、調
整量はレベルが連続して減少する信号を発生する
シフトレジスタ600から出力され、各レベル
は、加算あるいは減算された前回のレベルの1/2
の大きさである。初期調整量は、入力信号がとり
うる区間の1/4である。シフトレジスタ600は、
“1”をシフトさせることによつて、連続したレ
ベル調整信号を発生する。各信号は、Nビツト2
進数でN種類の連続した信号を示す。レジスタ内
の位置によつて決まる数の論理真値は増加させる
ために用いられ、一方では状態移行フリツプフロ
ツプ500からの+“1”のキヤリインと共に論
理補数が、“1”の補数減算に用いられ中間値を
減少させる。相対ランクづけをし、半区間減少を
し、そして量を調整することによつてレジスタ9
00の値が入力データ信号のM番目に大きな値に
収束してゆく。 B 包括的概念 詳細な説明を基数2の8桁2進数で示された値
のデジタルデータ信号の奇数組の中からM番目に
大きいものを決定するために用いられる装置につ
いて行なうが、それは本発明の一実施例にすぎな
い。本発明は、基数Bの数体系のN桁の数の偶数
組にも適用できるし、アナログおよびデジタルデ
ータ信号の奇数と偶数の組のアナログ処理、およ
び光信号レベルの組のアナログおよび光学的処理
にも適用できる。これ等については以下に詳細に
説明する。 C 構成要素 図からも明らかなように、本発明を実施するた
めに必要な各構成要素は当業者にとつて公知であ
るか、あるいは簡単な論理設計技術によつて作れ
るものである。たとえば、リードオンリメモリ
(ROM)を以下に述べる比較カウンタ300と
して用いることは、従来から行なわれていること
である。したがつて、詳細な説明は、各構成要素
の内部的動作については行なわない。 実施例の詳細な説明 A 入力レジスタ 入力レジスタ100はR個のデータ信号の組を
入力する。これ等の信号は以下に行なわれるレベ
ル比較に基準信号として用いられるので、レジス
タ100は残りの回路の反復動作が終るまで保持
する。 図では、7個の信号までの組を処理できるもの
が示されており、各信号はサブレジスタ110〜
170に格納される。これ等のサブレジスタのう
ち適当な数のものからバイアスを取去ることによ
つて、本発明の効果を損ねることなく種々のサイ
ズの信号の組を処理できる。 図では、データ信号は図示しない外部信号源か
ら接続端子111〜171を介して入力される。
サブレジスタ110〜170は、静電結合装置の
ような直接検出記憶装置でもよい。この場合は、
外部信号源が不要になる。本実施例において、外
部信号源からの信号は、8ビツト2進数で示さ
れ、8ラインデータバス113〜173に送出さ
れる。これ等の信号は、8ビツト2進数として各
サブレジスタに入力され格納される。 入力レジスタ100は、連続したサブレジスタ
110〜170を有するシフトレジスタでもよ
い。この場合は、レジスタ8ラインデータバス1
13を介して端子111から直列データ列を入力
する。従来のタイミングと制御技術または以下に
説明する初期化信号によつて、後続のデータ列が
入力されるにつれて、各データ信号は順次連続し
たサブレジスタ内をシフトされる。 シフトレジスタを用いた場合、M番目に大きな
値を求めるべき入力データの組は、入力レジスタ
に格納された時には、連続したR個のデータを形
成している。 B 中間値格納レジスタ 中間値格納レジスタ900は信号形成動作の中
間結果を保持する。その内容は、レジスタ100
に格納されている入力データ信号のM番目に大き
な信号レベルに対して本実施例の次の予測値を示
している。 レベル設定の初めの第1予測または試験値とし
て、中間値格納レジスタは入力データ信号がとり
うる範囲の1/2すなわち中間点のレベルに等しい
信号レベルに初期化される。基数Bの数体系にお
けるN桁の正数を示す信号の場合、初期中間値は
(BN)/2である。基数2で8ビツト2進数の場
合、初期値は2(N-1)すなわち27=178である。レジ
スタ900の初期値は、以下に述べるランク試験
およびレベル調整によつて修正される。 後続の動作が終了してレジスタ900に残る調
整値は、M番目に大きなデータ信号に対する本実
施例装置の最終予測値になる。この装置が信号処
理を終えた時にのみ、出力ゲート950を開くこ
とによつて、最終予測値だけをこの装置から出力
することができる。 レジスタ900およびゲート950は8ビツト
2進信号を処理できる構成であり、この8ビツト
2進信号は8ラインデータバス905と955を
介して伝送される。出力伝送信号“OT”と初期
化信号“1”については以下に説明する。 C 相対的ランクづけネツトワーク このネツトワークの基本的機能の1つは、出力
レジスタ900内に全入力データ信号の中でM番
目に大きなものに対応した信号レベルを形成する
ことである。しかし、どの入力信号が真にM番目
の大きさを有するのか予め知ることができないの
で、目標とするM番目に大きなデータ値につい
て、初めは未知である。そのような予測をするこ
とが本実施例の主たる目的である。目標値は未知
ではあるが、目標とするランクは存在する。した
がつて、本実施例では、直接、値の一致を図るの
ではなく、間接的にランクマツチング法を用いて
目標を達する。ランクマツチング法ではレジスタ
900の信号レベルは、そのランクが重要な未知
のデータ信号の既知のランクに一致するまで連続
的に調整される。 ランクマツチング法は相対的にランクづけサブ
ネツトワークによつて実現される。このサブネツ
トワークはM以上の入力データ信号が中間値より
大きいかどうか決定する。もし、M以上が大きい
場合は、その中間値はM番目に大きな値としては
小さすぎるので、サブネツトワークは値調整信号
を出力し、この信号によつて中間値は増加する。
逆の場合は、中間値は減少する。 また、中間値がM以上のデータ値より大きいか
どうかを決定する類似の相対ランクづけの回路も
上記したネツトワークと等価物であることは明ら
かである。この場合、関連した回路は必要な回路
変更を行わねばならない。 サブネツトワークにおいて、全体の相対ランク
づけは2つのステージで行なわれる。第1に、比
較カウントが行なわれ、現在の中間値よりも大き
な入力データの数について決定が行なわれる。そ
の結果得られた数は、次に相対ランクづけインジ
ケータMと比較される。 比較カウントによる決定は、初めに現在の中間
値をそれぞれの入力データ値と比較し、次に各比
較結果を組合せて所望の比較カウントを示す出力
カウント信号を形成するという2つのステツプで
なされる。図において、コンパレータ210〜2
70は、8ラインデータバス115〜175を介
して入力されたデータと8ラインデータバス90
5を介して入力された中間値との間でそれぞれ比
較を行う。その結果得られる各比較信号は、入力
データ値が中間値より大きい場合は論理1にセツ
トされ、1ビツト出力ライン215〜275を介
して比較カウンタ300に送出される。リードオ
ンリメモリ(ROM)よりなるカウンタ300
は、試験中間値よりも大きな入力データ値の全数
を示す出力カウント信号を出力する。本実施例で
は7入力信号を用いているので、出力カウント信
号を運ぶ出力バスは、最大数73ビツト2進数で表
示するために3ラインを有している。 ランク比較はコンパレータ400で行なわれ
る。このコンパレータは、バス305を介してデ
ータと現在の中間値との各比較結果と、バス41
5を介して選択ランク発生器405から所望のラ
ンク量Mに等しいランクカウント信号を入力す
る。動作中、相対ランク付けコンパレータ400
は、中間値より大きな入力データ信号の数がMよ
り小さい場合は、出力ライン425に論理“1”
をセツトする。このコンパレータは、現在の中間
値より大きい入力値の数が所望のランク付け量M
に等しい時、ライン435に論理“1”をセツト
する。現在の中間値より大きな入力データ値の数
が所望のランク付け量Mより大きい場合は、出力
ライン445に論理“1”がセツトされる。出力
ライン435を出力ライン445に接続すること
によつて、コンパレータ400は、試験中間値よ
り大きい入力データ信号がM以上の時、この中間
値に対して、さらに加算を指示するための予め用
意された決定基準を有することができる。 イコールライン435をライン425に接続す
ることにより異なつた決定基準を用いることもで
きる。この場合は、選択ランク発生器405を調
節してランク付け量(M−1)に等しいランクカ
ウント信号M′を出力するようにする。この基準
を用いても、本実施例の出力に変化はないであろ
う。 ライン425,445により伝達される論理レ
ベルは、相対ランク信号となり、状態移行フリツ
プフロツプ500に供給される。ライン425は
セツト入力に供給され、ライン445はリセツト
入力に供給される。Q出力は2つの出力状態を有
する。すなわち、論理“1”状態と論理“0”状
態である。出力ライン505は、これ等の論理レ
ベルを値調整信号として伝達する。現在の中間値
より大きな入力データ信号がMより小さい時、こ
の信号は論理“1”になる。現在の中間値より大
きい入力データ信号がM以上の時は、値調整信号
は“0”である。以下に述べるように、論理レベ
ルが“1”の時、現在の中間値は減少し、“0”
の時、中間値は増加する。 D 半区間値調整サブネツトワーク この値調整サブネツトワークは、現在の中間値
を変える量を出力し、中間値からこの量を引いた
りあるいは加えたりすることによつて変更を行
う。全体のフイルタは、選択できる反復数(N−
1)で相対ランクづけおよび値の調整を反復して
行う。増加ないし減少量は反復数によつて変わ
る。一般に、変更は半区間法に基づいて行なわれ
る。この方法では、装置は、入力データのとりう
る合計値の範囲の1/2すなわち中間点に設定され
た中間値から第1の反復が始まる。第1の変更量
は、初期量の一方の側の残りの半区間の1/2また
は合計値のとりうる範囲の1/4である。その後は、
反復数より“1”だけ大きい数で(1/2)を累乗
した数に等しい全区間に対する分数値が変更量で
ある。したがつて、2番目の反復の場合、(1/2)
の累乗数は3である。そして、その結果得られる
変更量は全区間の(1/8)である。最終の半区間
値調整は、全区間Tの((1/2)N)に等しい量を加
えるか引くかによつて行なわれる。 本実施例の動作について、後に詳しく説明され
るけれども、サブネツトワークの機能を明らかに
するために重要な2つの処理条件について述べ
る。第1に、値がとりうる範囲は、零とある最大
値Tとの間の正数をカバーしている。したがつ
て、初期中間値はこの区間の中間点すなわち
(T/2)に設定され、第4字目の値調整量はT
の1/4すなわち(T/4)である。第2の条件は
信号値のとりうる範囲は−(T/2)から+(T/
2)まで拡大できる条件である。第1番目の半区
間値調整量が(T/4)で、この区間の初期値と
しての中間点は零である。 正のNビツトデジタルデータの場合、合計値が
とりうる範囲は、零から(2N)−1)までの2Nの
正数である。本実施例はT/2値を2(N-1)に初期
化し、第1の半区間値調整値(T/4)を2(N-2)
にする。以下、半区間量は(N−3)から1まで
の2つの累乗として表現できる。8ビツトデジタ
ルデータの場合、全区間は零から(28−1)の28
値であり、初期中間値は27で、初期半区間値調整
量は26である。 シフトレジスタ600は量の選択を行う。この
ジスタ各位置の内容は、量調整量における量の
種々の大きさを示す係数になり、第1番目、2番
目の順にそれぞれ小さくなつてゆく。このレジス
タは、少なくとも用いられるデータのビツト数に
等しいレジスタの位置を有する。本実施例では8
つの位置である。(後述するように、データのビ
ツト数より“1”少ないレジスタの位置で動作す
ることができる)従来のシフトレジスタと同様
に、レジスタ600は2組の出力を有する。すな
わち、1つは、8つの論理真の出力の組であり、
シフトレジスタ位置で論理真の内容を通過させ
る。もう1つは、8つの補数の出力の組であり、
シフトレジスタ位置の内容の論理補数を通過させ
る。後述するように、補数出力はキヤリインビツ
トと共に、減算の際に用いられる。 上記レジスタは、第2のレジスタ位置に1を置
く以外は、全てのレジスタ位置を“0”にするこ
とで初期化される。以下の反復動作では、“1”
は残りのレジスタ位置をシフトされる。このよう
に初期化されたレジスタの合成出力は求められた
半区間量の2進表示となり、2の累乗減少する。 最終の半区間量は、真にM番目に大きなデータ
入力と本実施例装置の最終出力値との間に存在す
ると考えられる最大偏位を示すので、数形成過程
の精度値を示す。精度は、必要な変化量を示す信
号を発生するように構成される値調整サブネツト
ワークの条件によつて、必要なだけ小さくするこ
とができる。Nビツトデジタルデータを用い、反
復数を(N−1)ビツトに設定した場合、真のM
番目に大きい値に対する予測値は、最下位のビツ
トの精度範囲にある。これについては後で詳しく
述べる。 値調整サブネツトワークの加減算は、マルチプ
レクサ700と加算器800とで行なわれる。マ
ルチプレクサ700はライン605を介して値調
整量の正の値を入力し、ライン615を介して上
記値の負の補数を入力する。後述の出力選択コマ
ンドはこれ等の値のうち一方をライン705を介
して加算器800へ送出する。 加算器800は、入力した量信号とライン90
5を介してレジスタ900から供給される現在の
中間値を組合せる。加算の結果は、ライン805
を介して出力レジスタ900に送出される。そし
て、それは、相対ランクづけおよび値調整動作に
おいて次の中間値として用いられる。 値調整信号が、現在の中間値を減少させるべき
であると指示した時、“1”の補数を用いた減算
が用いられる。この減算法では、レジスタ600
の量の論理補数がレジスタ900の現在の値に加
算され、そして加算値の最下位ビツトに1が加え
られる。値調整信号が、現在の中間値を増加させ
るべきであると指示した時、レジスタ600の量
の真の論理値がレジスタ900の現在の値に加算
され、和の最下位ビツトはそのままである。 適切な量が次のように選択され組合わされる。
ライン505を介して送出される値調整信号は加
算器のキヤリーイン入力“CI”とマルチプレク
サの出力選択入力“OS”に入力される。キヤリ
ーイン接続によつて、ライン505の論理レベル
は加算器の和(A+B)の最下位ビツトに加算さ
れる。出力選択接続によつて、ライン505の論
理レベルが1の時、マルチプレクサのB入力が出
力ライン705に送出され、それ以外の時は、A
入力が送出される。その結果、値調整信号が論理
“0”のニユートラル出力状態にあり、現在の中
間値を増加させねばならない事を指示している
時、シフトレジスタ600の論理真出力が加算器
800に供給されるが、最下位ビツトは論理
“0”なので、和の値は変らない。相対ランクづ
けが現在の中間値を減少させるべきであると指示
している時は、値調整信号は論理“1”の肯定出
力となつて、レジスタ600の補数出力を加算器
800に供給し、かつ論理“1”を和の最上位ビ
ツトに加える。上述したマルチプレクサ選択およ
びキヤリーイン接続によつて、自動的に値調整信
号が、格納されている中間値を増加させるか減少
させるかを指示することができる。 シフトレジスタ600は、所望の精度の量を形
成するために最小限必要とされるレジスタ位置に
加えて、さらに2つのレジスタ位置を有する。ど
ちらのレジスタ位置も、他のレジスタ位置が初期
化される時に、初期化されて“0”になる。第1
の付加位置からの出力は、出力伝送信号“OT”
として用いられる。この信号は、装置全体の相互
動作が終了した時、出力ゲート950を動作させ
るものである。この第1の付加位置によつて出力
伝送が行なわれるのは、装置の前回の相互動作中
に他の全てのレジスタ位置を移動する論理“1”
を入力した時である。出力伝送を行つた後、この
論理“1”は第2の付加レジスタ位置にシフトさ
れ、ここから装置全体に対して初期化信号“1”
が送出される。この初期化信号“1”は入力レジ
スタ100、シフトレジスタ600の第2レジス
タ位置およびレジスタ900に送出される。 入力データが並列に入力される場合、入力レジ
スタ100は、初期化信号により現在格納されて
いるデータ信号がクリアされ、次の入力データ組
に対して処理が行なわれるように装置全体を準備
することができるように構成される。入力データ
が直列的入力される場合、レジスタ100は、初
期化信号によつて現在格納されているデータ信号
が次の連続したサブレジスタ位置にシフトされ
る。これにより、サブレジスタ110は次のデー
タ信号を入力するためにクリアされ、装置全体は
前回のデータの組と1つの要素だけ異なる新しい
データの組を処理する準備がなされる。 量発生シフトレジスタ600の第2最上位ビツ
ト位置に初期化信号“1”を置くと、正の2進デ
ータに関して初期値調整量を全信号値区間の1/4
にすることができる。 レジスタ900は、初期化信号を入力した時、
現在の内容をクリアし、論理“1”を最上位レジ
スタ位置にセツトするように構成されている。 第2の付加位置から送出される初期化信号は、
フイルタが動作した後に出力されるので、実際の
装置では第1番目のデータの組が入力される時
は、第1の初期化が必要であることは当業者にと
つて明らかである。この第1の初期化は従来の制
御手段と技術により容易に実現できる。 また、シフトレジスタ600の最上位ビツト位
置は常に“0”であることは明らかである。した
がつて、シフトレジスタの大きさを1だけ小さく
することができ、そしてマルチプレクサの最上位
の論理真入力を論理“0”にバイアスし、最上位
の論理補数入力を論理“1”にバイアスすること
によつて行なわれる消去を補償することができ
る。 E 動作上の長所 入力の数Rが奇数で相対ランク付けインジケー
タが(R+1)/2の量に設定されている時、上
記したネツトワークはメジアンフイルタになる。
このフイルタは入力データの組からそのデータ値
よりも大きなデータの数と小さなデータの数が等
しいものを選ぶ。このようなメジアンフイルタの
特徴は、リアルタイムのデータ速度でメジアン値
を形成できることである。これは、画像処理にお
いては極めて重要な特徴である。 動作例 5つの入力データ値からなる組のメジアンを3
ビツトで示すことが求められたデジタル装置につ
いて4つの実施例を説明する。3つのデジタルデ
ータ場合と1つのアナログデータの場合について
説明する。3つのデジタルデータの場合につい
て、第1はメジアンが一般的な奇数、第2はメジ
アンが一般的な偶数で、第3は可能な値の範囲の
中点である特定の偶数の場合である。 4つのケースについて、表1から4に示してあ
る。各表の一番上には、ケース番号、目標ランク
M、2進および10進表示された初期に未知でM番
目に大きな目標値が表示されている。 はじめに各表は、任意のケースで処理される5
つの入力データ値を示す。理解を容易にするため
に、代表的な動作条件ではデータ値は順序がばら
ばらであるけれども、入力は数が大きくなる順に
配置される。 装置全体の通常の動作時における内部の機能を
調べるために、各表の第2の部分は数形成動作時
に種々の信号およびレジスタがとる値を示してい
る。この部分では、第1列は反復数1、第2列は
レジスタ900の内容を示す。レジスタ900の
内容は、各反復において現在の中間値を示す。第
3列は、リードオンリメモリ出力を示し、この出
力は、各反復における現在レジスタ900に保持
されている値より大きな入力データの数を示す。
第4列は、ライン505に出力される値調整信号
によつて与えられる加減算信号を示す。シフトレ
ジスタ600の内容は、第5列に示されている。
マルチプレクサを介して選択的に伝達される真ま
たは補数シフトレジスタ出力は第6列に示されて
いる。第7列は、加算器800での経過加算結果
を示す。連続する反復でのレジスタ900の内容
は、“1”の補数キヤリーインによつて、変化を
示す。前述した規則に従つて、3ビツト2進数に
関しては、2回の反復が行なわる。反復3につい
て示されているレジスタ900の量は数形成全過
程の事実上の最終出力である。 各表の最後の部分には、全区間の大きさが示さ
れている。数形成過程に3ビツト2進数を用いる
とすると、全区間によつてカバーされるのは
“0”から“7”の8個の正数である。これ等の
8個の数の2進および対応した基数10の表示が示
されている。 前述したように、5個の入力信号の中からメジ
アン信号を見つけるという見方で解析を行う。し
たがつて、ランク付け量は整数3になる。入力さ
れた組の中で3番目に大きい“0”から“7”の
中の値は各スケールの次に角型かつこされたM番
目のランク付けポインタによつて示される。 また各表の最後の部分に、一連の点と矢印とに
よつて、数形成プロセスが進行するにつれてレジ
スタ900内の現在の中間値がとる値の経過を示
す。上記した半区間初期化に従つて、初めの中間
値は4になることがわかる。
【表】
【表】
(a)に示された5個の入力は入力レジスタ100
に格納される。レジスタ900は反復1に関して
(b)の列2に示されるように2進数100(10進数で
4)に初期化される。レジスタ900の数はバス
905を介して個別コンパレータ200に送出さ
れる。そこで入力データの1個が現在の中間値よ
り大きいことが検出される。このコンパレータか
らの出力信号はROM300で合計される。
ROM300は列3に示されるように“1”を出
力する。選択可能ランクジエネレータからランク
カウント信号3が送出されると、コンパレータ4
00はライン415のランクカウント信号がライ
ン305の比較カウント出力信号よりも大きいこ
とを検出し、出力ライン425に信号を送出す
る。これにより、ステートトランジシヨンフリツ
プフロツプ500がセツトされライン505が論
理“1”になる。値調整信号として、この論理
“1”は、第1の半区間値調整は表の列4に示し
たように減算であることを示す。シフトレジスタ
600は第2最上位ビツト位置を“1”にするこ
とにより初期化され、列5に示したように2進
010(10進で2)を出力する。これは必要な1/4区
間調整量である。ライン505の論理“1”によ
つて補数が得られると、シフトレジスタの補数出
力はマルチプレクサ700を介して送出される。
そして列6の信号101はライン705を介して
加算器に送出される。レジスタ900からの2進
100とマルチプレクサからの2進101が組合され
て、列7の2進和001が得られる。ライン505
からの論理“1”キヤリーインによつて動作が終
了すると、上記和はレジスタ900の中で列1の
反復2の2進010(10進で2)になる。反復2にお
いて、上記した動作が、今回の中間値と全ての入
力データ信号との比較結果から反復される。そし
て、入力信号の1つだけが現在の中間値より大き
いことを示すリードオンリメモリからの“1”出
力がある。これは、ランクカウント信号より小さ
いので、値調整ラインは再び論理“1”にセツト
され、現在の中間値から調整量をさらに減じる。
シフトレジスタ600は、論理“1”信号を最下
位のシフトレジスタ位置にシフトしている。この
量の補数はマルチプレクサ700を介して加算器
800に供給される。そして、マルチプレクサか
らの2進110とレジスタ900からの2進010の和
をとることによつて、新しい2進数000が得られ
る。補数が得られた後、和001(10進で1)は装置
の最終出力となりこれはこの場合真のメジアン値
と等しい。表1の(c)の線は開始初期値4から2の
経過値を経て最終値1へ移る様子を示している。 次に述べる2つのケースでは、現在のフイルタ
にある小さな制限を設けることによつて得られる
効果が示されている。初めに、反復して調整量を
減少させる値調整であるので、装置の大まかな傾
向として、中間値を真の第M最大値に小さくする
方向で近づけることであるが、その反対に真の第
M最大値に、大きくする方向で近づける場合もあ
る。これは主に、次のような場合に見られる。す
なわち、数形成過程の予め定められた完成点の前
の反復動作中、中間値が目標値と等しくなるかこ
の装置で得られる最小精度よりもそれに近づいた
場合である。この場合は、発散エラーが値調整ス
テツプにおいて導入される。このステツプは任意
の相対ランク付けの後に行なわれる。これは、真
の目標値に対して上記した予測を欠いているの
で、早期停止/無変更選択を有しない装置に固有
の制限である。しかし、固有であるけれども、制
限による効果は結局最小になる。というのは、装
置の収斂傾向は、常に最終の形成値を装置の予め
選択された最小精度内に入る程度に優勢である。 この第1の制限からの類推で、メジアン値が偶
数の場合、2進デジタル装置が値“1”の差異を
出力し、これはデータの最下位ビツトの大きさの
量に等しい。
に格納される。レジスタ900は反復1に関して
(b)の列2に示されるように2進数100(10進数で
4)に初期化される。レジスタ900の数はバス
905を介して個別コンパレータ200に送出さ
れる。そこで入力データの1個が現在の中間値よ
り大きいことが検出される。このコンパレータか
らの出力信号はROM300で合計される。
ROM300は列3に示されるように“1”を出
力する。選択可能ランクジエネレータからランク
カウント信号3が送出されると、コンパレータ4
00はライン415のランクカウント信号がライ
ン305の比較カウント出力信号よりも大きいこ
とを検出し、出力ライン425に信号を送出す
る。これにより、ステートトランジシヨンフリツ
プフロツプ500がセツトされライン505が論
理“1”になる。値調整信号として、この論理
“1”は、第1の半区間値調整は表の列4に示し
たように減算であることを示す。シフトレジスタ
600は第2最上位ビツト位置を“1”にするこ
とにより初期化され、列5に示したように2進
010(10進で2)を出力する。これは必要な1/4区
間調整量である。ライン505の論理“1”によ
つて補数が得られると、シフトレジスタの補数出
力はマルチプレクサ700を介して送出される。
そして列6の信号101はライン705を介して
加算器に送出される。レジスタ900からの2進
100とマルチプレクサからの2進101が組合され
て、列7の2進和001が得られる。ライン505
からの論理“1”キヤリーインによつて動作が終
了すると、上記和はレジスタ900の中で列1の
反復2の2進010(10進で2)になる。反復2にお
いて、上記した動作が、今回の中間値と全ての入
力データ信号との比較結果から反復される。そし
て、入力信号の1つだけが現在の中間値より大き
いことを示すリードオンリメモリからの“1”出
力がある。これは、ランクカウント信号より小さ
いので、値調整ラインは再び論理“1”にセツト
され、現在の中間値から調整量をさらに減じる。
シフトレジスタ600は、論理“1”信号を最下
位のシフトレジスタ位置にシフトしている。この
量の補数はマルチプレクサ700を介して加算器
800に供給される。そして、マルチプレクサか
らの2進110とレジスタ900からの2進010の和
をとることによつて、新しい2進数000が得られ
る。補数が得られた後、和001(10進で1)は装置
の最終出力となりこれはこの場合真のメジアン値
と等しい。表1の(c)の線は開始初期値4から2の
経過値を経て最終値1へ移る様子を示している。 次に述べる2つのケースでは、現在のフイルタ
にある小さな制限を設けることによつて得られる
効果が示されている。初めに、反復して調整量を
減少させる値調整であるので、装置の大まかな傾
向として、中間値を真の第M最大値に小さくする
方向で近づけることであるが、その反対に真の第
M最大値に、大きくする方向で近づける場合もあ
る。これは主に、次のような場合に見られる。す
なわち、数形成過程の予め定められた完成点の前
の反復動作中、中間値が目標値と等しくなるかこ
の装置で得られる最小精度よりもそれに近づいた
場合である。この場合は、発散エラーが値調整ス
テツプにおいて導入される。このステツプは任意
の相対ランク付けの後に行なわれる。これは、真
の目標値に対して上記した予測を欠いているの
で、早期停止/無変更選択を有しない装置に固有
の制限である。しかし、固有であるけれども、制
限による効果は結局最小になる。というのは、装
置の収斂傾向は、常に最終の形成値を装置の予め
選択された最小精度内に入る程度に優勢である。 この第1の制限からの類推で、メジアン値が偶
数の場合、2進デジタル装置が値“1”の差異を
出力し、これはデータの最下位ビツトの大きさの
量に等しい。
【表】
上記入力の組は入力レジスタ100に供給され
る。レジスタ900は2進100で初期化され、レ
ジスタ600は2進010で初期化される。中間値
と入力との比較によつて、3入力が中間値より大
きいことがわかる。この条件によつて、加算値調
整コマンドが出力される。シフトレジスタ600
の内容をレジスタ900の内容に加えると、2進
和110が得られ、これが次の反復の出発点になる。
この場合、入力値のうち2個だけがこの新しい中
間値より大きい。主決定基準では、減算が行なわ
れ、2進101(10進で5)が最終の中間値として得
られる。 中間値は、出発値4から真のメジアン値6を介
して最終出力値5まで進むので、このケースは、
真のメジアン値が、反復動作が終了する前に、適
用されている。前述したように、装置が反復を続
けても、最終出力は真のメジアンとたいして変わ
らない。8ビツト2進データを用いた代表的な動
作条件では、最下位ビツトの不一致の影響は最小
になる。
る。レジスタ900は2進100で初期化され、レ
ジスタ600は2進010で初期化される。中間値
と入力との比較によつて、3入力が中間値より大
きいことがわかる。この条件によつて、加算値調
整コマンドが出力される。シフトレジスタ600
の内容をレジスタ900の内容に加えると、2進
和110が得られ、これが次の反復の出発点になる。
この場合、入力値のうち2個だけがこの新しい中
間値より大きい。主決定基準では、減算が行なわ
れ、2進101(10進で5)が最終の中間値として得
られる。 中間値は、出発値4から真のメジアン値6を介
して最終出力値5まで進むので、このケースは、
真のメジアン値が、反復動作が終了する前に、適
用されている。前述したように、装置が反復を続
けても、最終出力は真のメジアンとたいして変わ
らない。8ビツト2進データを用いた代表的な動
作条件では、最下位ビツトの不一致の影響は最小
になる。
【表】
このような入力の組の場合、レジスタ900の
初期値は真のメジアンである。初期値調整によつ
て真値4から中間値2へ遠ざかるが、装置はこの
発散を値3に戻ることによつて最小にとどめてい
る。値3は、2進演算で全フイルタの最下位ビツ
トの精度である。
初期値は真のメジアンである。初期値調整によつ
て真値4から中間値2へ遠ざかるが、装置はこの
発散を値3に戻ることによつて最小にとどめてい
る。値3は、2進演算で全フイルタの最下位ビツ
トの精度である。
【表】
【表】
このケースは、アナログ入力信号であつても、
本装置は中間値を発生することができることを示
している。真のメジアンからのずれは前述した最
小精度の範囲内にある。 等しいデータによる曖味さ R個のデータの組に等しいデータ値があると、
量の数とデータの組が有する信号の数との不一致
を生じるという曖味さが考えられる。 用語の点から、そのような曖味さは特別の定義
づけによつて解決できる。この定義に基づいて、
第M最大値(M番目に大きな量)は、大きさの順
に並べたデータ信号の組の中でM番目の位置を占
めるデータの組の要素と特に定義する。さらに、
回路動作の点から、そのような曖味さによつて本
発明に重大な問題が生じることはない。 なお、本発明は上記した一実施例に限定され
ず、その要旨を逸脱しない範囲で種々変形実施で
きることは勿論である。
本装置は中間値を発生することができることを示
している。真のメジアンからのずれは前述した最
小精度の範囲内にある。 等しいデータによる曖味さ R個のデータの組に等しいデータ値があると、
量の数とデータの組が有する信号の数との不一致
を生じるという曖味さが考えられる。 用語の点から、そのような曖味さは特別の定義
づけによつて解決できる。この定義に基づいて、
第M最大値(M番目に大きな量)は、大きさの順
に並べたデータ信号の組の中でM番目の位置を占
めるデータの組の要素と特に定義する。さらに、
回路動作の点から、そのような曖味さによつて本
発明に重大な問題が生じることはない。 なお、本発明は上記した一実施例に限定され
ず、その要旨を逸脱しない範囲で種々変形実施で
きることは勿論である。
図は本発明の一実施例の構成を示したブロツク
図である。 100…レジスタ、200…コンパレータ、3
00…リードオンリメモリ、400…コンパレー
タ、500…フリツプフロツプ、600…シフト
レジスタ、700…マルチプレクサ、800…加
算器、900…レジスタ、950…出力ゲート。
図である。 100…レジスタ、200…コンパレータ、3
00…リードオンリメモリ、400…コンパレー
タ、500…フリツプフロツプ、600…シフト
レジスタ、700…マルチプレクサ、800…加
算器、900…レジスタ、950…出力ゲート。
Claims (1)
- 【特許請求の範囲】 1 区間Tの値をとることのできるR個の入力デ
ータ信号の組に関して、反復カウントJによつて
各反復演算サイクルが示され、前記入力データ信
号の組の中の第M番目に大きいものに近似した信
号を形成する信号処理装置において、 (A) R個の信号からなるセツトを入力し、格納す
る入力記憶手段と; (B) サイクル演算の始めに中間値を前記区間Tの
中央値に初期化し、前記信号を形成するにつれ
て各演算サイクルにおいて前記近似信号のとる
値を中間信号値として記憶する中間値記憶手段
と; (C) 前記R個の記憶されたデータ信号と中間値と
に基づいて、 (1) 前記R入力データ信号のうちM以上が前記
中間値より大きいか、またはM以下が大きい
かを決定し; (2) この決定の一方を示す値調整信号を発生す
る相対ランクづけ手段と; (D) 各反復演算サイクルJにおいて、前記値調整
信号と中間値とに基づいて、 (1) Kの値が前記反復カウントJより1大きい
場合、(1/2)Kに等しいT区間の部分に等しい
量変化値を発生し; (2) 前記値調整信号が前記R入力信号のうちM
以上が前記中間値より大きい場合、前記量変
化値を前記中間値に加え、この中間値を増加
させ; (3) 前記値調整信号が前記R入力信号のうちM
以下が前記中間値より大きい場合、前記量変
化値を前記中間値から減じ; (4) 量を変えた中間値として、増加または減少
させた中間値を出力する半区間値調整手段を
具備し; 前記中間値記憶手段は、前記半区間値調整手段
の出力に基づいて、新しい中間値として量変化さ
れた中間値を入力し; 前記中間値記憶手段によつて新しい値が入力さ
れると、J番目の演算サイクルが終了し、本装置
は前記相対ランクづけ手段がこの新しい中間値を
用いて決定および出力動作を行うことによつて次
の演算サイクルを実行し; このような動作によつて、選択数(N―1)回
の反復演算サイクルを終了すると、(1/2)Nに等し
い区間Tの部分の精度を有する所望のM番目に大
きいデータに近似した中間値が前記中間値記憶手
段に記憶されることを特徴とする信号処理装置。 2 相対ランクづけ手段は、 (a) (i) 前記R個の信号のうち何個が前記中間値
より大きいかを決定し、 (ii) この決定値を示す出力カウント信号を発生
する比較カウンタ手段と; (b) 前記比較カウンタ手段からの出力カウント信
号に基づいて (i) 前記序数Mと前記カウント信号によつて示
される量とを比較し、 (ii) Mが前記カウント量より大きいかどうかを
示す相対ランク信号を発生するランク比較手
段とを有することを特徴とする特許請求の範
囲第1項記載の信号処理装置。 3 比較カウンタ手段は、 (i) (a) 前記中間値を前記R個の入力信号のそれ
ぞれと個別に比較し、 (b) 各比較に関し、特定の入力信号が前記中間
値より大きいかどうかを示す比較信号を発生
する個別比較手段と; (ii) 前記個別比較手段からの全ての個別比較信号
に基づいて、 (a) 前記中間値より大きな前記入力信号を示す
前記比較信号の全数を計算し、 (b) この総数を示す出力カウント信号を発生す
る加算手段とを有することを特徴とする特許
請求の範囲第2項記載の信号処理装置。 4 ランク比較手段は、前記相対ランク信号に基
づき、Mが前記カウント量より大きくて前記中間
値が減少されるべきであることを示す肯定状態
と、Mが前記カウント量より小さいか同じで前記
中間値が増加されるべきであることを示す中立状
態とを設けることによつて、前記値調整信号を発
生する状態移行手段を有することを特徴とする特
許請求の範囲第2項記載の信号処理装置。 5 半区間値調整手段は、 (A) 前記区間の部分に等しい量調整値を発生する
量を発生する量選択手段と; (B) 前記中間値と値調整信号と量調整値に基づい
て、前記値調整信号の選択指令に応じて前記中
間値に前記量変化値を加減算することにより増
減動作を行う加算/減算手段とを有することを
特徴とする特許請求の範囲第1項記載の信号処
理装置。 6 (a) 前記R個の入力信号は、それぞれN桁の
デジタル2進数であり; (b) 前記区間Tは“0”から((2N)―1)の
(2N)個の数よりなり; (c) 前記初期中間値は((2N)/2)または
(2N―1)であり; (d) 量選択手段は、 (i) 各反復動作ごとに出力され、J番目のサイ
クルで発生される信号(2N)/(2K)に等し
い第1の出力信号列を発生し、かつ (ii) 各信号が、第1の出力信号列の信号のN桁
否定である第2の出力信号を、第1の出力信
号列と同期して発生させるシフトレジスタ手
段を有することを特徴とする特許請求の範囲
第5項記載の信号処理装置。 7 加算/減算手段は、 (i) 前記値調整信号と第1および第2の出力信号
列とに基づいて、 (a) 前記値調整信号が前記中間値が増加される
べきであると示した時、前記比較の後に前記
第1の出力信号列を出力し、 (b) 前記値調整信号が前記中間値が減少される
べきであると示した時前記比較の後に前記第
2の出力信号列を出力するマルチプレクサ手
段と; (ii) このマルチプレクサ手段の出力と前記中間値
とに基づいて、このマルチプレクサの出力を前
記中間値に加え、その結果を前記半区間値調整
手段の出力とする加算手段とを有することを特
徴とする特許請求の範囲第6項記載の信号処理
装置。 8 (a) シフトレジスタは、第1から第Nのシフ
トレジスタ位置と2Nの出力を有し、 (i) この出力のうち第1のNは、 /a/ 前記第1〜第Nのシフトレジスタ位
置の論理真の内容を示し; /b/ 最上位のビツトが第1のシフトレジ
スタ位置の内容であるN桁の2進数に対応
し; /c/ 所定の時間に加算され、前記第1の
出力列の個々の信号によつて構成され; (ii) この出力のうち第2のNは、 /a/ 前記Nシフトレジスタ位置の論理補
数を示し; /b/ 所定の時間に加算され、第2の出力
列の個々の信号によつて構成され; (iii) 前記第1の出力列の個々の信号は、1つの
シフトレジスタ位置に論理“1”を有する以
外は、全て“0”であり、この論理“1”
は、 /a/ 第2上位桁に対応した第2のシフト
レジスタ位置に初めにセツトされ、 /b/ 連続した全シフトレジスタ位置を
(N―1)回連続的にシフトされて、各シ
フトにおいて、前記第1の出力列の残りの
信号を形成し; (b) 加算手段は、前記値調整信号が前記中間値が
減少されるべきであると示す時、前記加算結果
の最小位桁を“1”だけ増加させる“1”の補
数手段を有することを特徴とする特許請求の範
囲第7項記載の信号処理装置。 9 (a) 値調整信号は、前記中間値が減少される
べき時は論理“1”で、増加させられるべき時
は論理“0”であり; (b) マルチプレクサ手段は、前記値調整信号の論
理状態に基づいて、 /a/ 前記論理状態が“0”の時、出力とし
て前記第1の信号列を選択し、 /b/ 前記論理状態が“1”の時、出力とし
て前記第2の信号列を選択する出力選択手段
を有し; (c) “1”の補数手段は、前記値調整信号の論理
状態に基づいて、その状態にかかわらずその論
理信号を前記加算結果の最下位ビツトに加算
し、これにより、中間値を減少させる場合、前
記“1”の補数手段の加算値増加機能を自動的
に実行するキヤリーイン手段を有することを特
徴とする特許請求の範囲第8項記載の信号処理
装置。 10 (1) 前記中間値記憶手段の内容に基づき、
前記(N―1)回の演算サイクルの後に前記記
憶手段に格納されている最終近似信号を入力
し、記憶し、出力する出力手段をさらに有し; (2) 前記シフトレジスタ手段に、 (a) 近似演算の初めに論理“0”にセツトさ
れ、この近似演算の終了後にシフト用の論理
“1”信号を入力する(N+1)番目のシフ
トレジスタ位置をさらに有し、 (b) このレジスタ位置の(N+1)番目の出力
は (i) 前記出力手段に接続され、 (ii) 論理“1”へ移行する時、 前記出力手段から出力させる出力伝送信号を
形成することを特徴とする特許請求の範囲第9
項記載の信号処理装置。 11 シフトレジスタ手段は、 (a) 前記近似演算の初めで論理“0”にセツトさ
れ、前記出力伝送を終了した後シフト用論理
“1”信号を入力する(N+2)番目のシフト
レジスタ位置を有し、 (b) このレジスタの(N+2)番目の出力は、 (i) 前記入力記憶手段、中間値記憶手段、およ
びシフトレジスタ手段とに接続され、 (ii) これ等の各手段に入力されると、 /a/ 前記入力記憶手段に新しいデータが
入力され、 /b/ 前記シフトレジスタ手段の第2シフ
トレジスタ位置に論理“1”がセツトさ
れ、 /c/ 前記近似記憶手段の最上行ビツト位
置に論理“1”がセツトされ、 これにより、前記論理“1”が前記(N+2)
番目のレジスタ位置へシフトした時、本装置は、
前記入力記憶手段が新しいR個のデータ信号の組
を格納し、前記中間値記憶手段は初期近似の
2(N-1)を格納し、前記シフトレジスタ手段は2(N-2)
の初期値調整量を格納することにより、新しいM
番目に大きい値を形成することを特徴とする特許
請求の範囲第10項記載の信号処理装置。 12 R個の入力データ数の組のそれぞれは、基
数Bの数体系でN桁を有し、入力データのとりう
る値の範囲は区間Tであり、この区間Tは、入力
データが正の値だけの場合“0”から(BN)で
あり、その他の場合は−(BN)から+(BNであり、
R個のデータ数の所定の組に関し反復カウントJ
によつてサイクルが示される反復演算サイクルを
選択可能回数(N−1)回行うことによつて、前
記R個の入力データ数の中でM番目に大きいもの
に近似した数を形成する信号処理装置において、 (A) R個の入力数の組を入力し記憶するための入
力記憶手段と; (B) 反復演算の初めで区間Tの中央点の値に初期
化され、前記信号が形成されるにつれて、各反
復演算サイクルの間前記近似信号がとる値を、
中間信号値として記憶する中間値記憶手段と; (C) 前記R個の数と中間値とに基づいて、 (1) R個の入力された数のうち何個が前記中間
値より大きいかを決定し、 (2) この決定結果を示す出力カウント信号を発
生する比較カウンタ手段と; (D) 前記比較カウンタ手段からの出力カウント信
号に基づいて、 (1) 序数Mと前記カウント信号とを比較し、 (2) 前記カウント量がMより小さいかどうかを
示す相対ランク値調整信号を発生するランク
比較手段と; (E) Kの値が前記反復カウントJより1大きい場
合、入力データが正の値のみをとる時は
(BN)/(2K)に等しい量変化値を発生し、そ
れ以外の時は(BN)/(2(K-1))に等しい量変
化値を発生する量選択手段と; (F) 前記中間値と、相対ランク値調整信号と、量
変化値に基づいて、 (1) 前記ランク調整信号が前記カウント量がM
より小さくないことを示す時、前記量変化値
を前記中間値に加え; (2) 前記ランク調整信号が前記カウント量がM
より小さいことを示す時、前記量変化値を中
間値から減じ; (3) 量を変更された中間値としてこの加算値ま
たは減算値を出力することにより; R個の入力数のうちM以上のものが前記中間値
より大きい時は、前記値は増加させ、一方、R個
の入力数のうちMより小さいものが前記中間値よ
り大きい時は、前記値は減少させる加算/減算手
段とを具備し; 前記中間値記憶手段は前記加算/減算手段の出
力に基づき、前記量を変更された中間値を新しい
中間値として入力し、前記中間値記憶手段がこの
新しい値を入力した時、J番目の演算サイクルが
終了し、次に、前記決定および信号発生動作を行
うために前記比較カウンタ手段が新しい中間値を
用いることから始まる次の演算サイクルを本装置
が実行することによつて; 選択できる数(N−1)回の反復演算サイクル
が終了すると、(1/2)Nに等しい区間Tの部分の精
度で、所望のM番目に大きいデータ値に近似した
中間値が前記中間値記憶手段に格納されることを
特徴とする信号処理装置。 13 直列的に連続して発生されたR個のデータ
数からなる組の各データ数は正のN桁2進数で、
Rは奇数であり、R個のデータ数からなる所定の
組に関し、(N−1)回の反復演算サイクルで数
の形成は終了し、新しいデータの発生および供給
の前に任意の近似数の形成が終了するリアルタイ
ムデータ速度で動作することにより、一連のNビ
ツト2進数を形成する信号処理装置において、 (A) R個の記憶位置を有し、連続するR個のデー
タからなる組を順次入力して記憶するR位置入
力シフトレジスタと; (B) 第1から第Nの記憶位置とこれに対応した出
力とを有し、前記第1から第Nの連続した記憶
位置に前記中間値の連続した最上位から最下位
ビツトを記憶し、任意のデータの組に関するサ
イクル演算の初めに、中間値を(2N)/2また
は2(N-1)に初期化し、メジアンが形成されるに
つれて、前記(N−1)回の反復演算のおのお
のの間、前記近似数によつてとられる値を中間
値として記憶する中間値記憶レジスタと; (C) それぞれが、 (1) 前記中間値と前記シフトレジスタ位置のそ
れぞれに格納された入力データ値とに基づい
て、 (2) 所定の入力データ値と前記中間値とを比較
し、この所定の入力データ値が前記中間値よ
り大きい時、論理“1”の個別の比較信号を
発生し、それ以外の時は論理“0”の個別の
比較信号を発生するR個の個別コンパレータ
と; (D) 前記個別比較信号の全てに基づき、これ等の
信号のうち論理“1”を全て加算し、その結果
の合計値を示す出力カウント信号を発生する加
算ネツトワークと; (E) 中間のランク量M=(R+1)/2を示すラ
ンクカウント信号を発生する選択可能ランクジ
エネレータと; (F) 前記出力カウント信号とランクカウント信号
とを比較し、前記ランクカウント信号が前記出
力カウント信号より大きい時、論理レベル
“1”の相対ランク信号を発生し、前記ランク
カウント信号が前記出力カウント信号より小さ
いか等しい時、論理レベル“0”の相対ランク
信号を発生し、かつ前記相対ランク信号の反対
の論理レベルの補数相対ランク信号を発生する
ランクコンパレータと; (G) 第1入力端に前記相対ランク信号を入力し、
第2の入力端に前記補数相対ランク信号を入力
し、前記ランクカウント信号が前記出力カウン
ト信号より大きい時、論理“1”の値調整出力
信号を発生し、その他の時は論理“0”の値調
整出力信号を発生する状態移行フリツプフロツ
プと; (H) 第1から第(N+2)のシフトレジスタ位置
を有し、それぞれがこれ等のレジスタ位置が論
理真値であることを示す第1から第(N+2)
の量出力信号を発生し、かつ少なくとも、それ
ぞれが第1から第Nのシフトレジスタ位置の論
理補数値である第1から第Nの補数量出力信号
を発生し第(N+1)出力信号は出力伝送信号
として用いられかつ第(N+2)出力信号は初
期化信号として用いられ、前記連続する第1か
ら第N量出力信号を量変化値の連続する最上位
から最下位ビツトで構成し、任意の入力データ
の組に関する演算サイクルの初めで、第2番目
のレジスタ位置に“1”をおく以外は、全ての
位置に“0”をおくことによつて前記量レジス
タを初期化し、演算サイクルの終了時、前記論
理“1”は次の連続するレジスタ位置にシフト
される量変化シフトレジスタと; (I) 前記第1から第Nの論理真量出力信号と、前
記第1から第Nの論理補数量出力信号と、前記
状態移行フリツプフロツプからの値調整信号と
に基づき、前記値調整信号が論理“0”の時、
前記第1から第Nの論理真信号に等しい信号を
出力し、前記値調整信号が論理“1”の時、前
記第1から第Nの論理補数信号に等しい信号を
出力するマルチプレクサと; (J) 前記第1から第Nのマルチプレクサ出力信
号、前記中間値記憶レジスタからの前記中間値
を示す第1から第Nの出力信号、および前記状
態移行フリツプフロツプからの前記値調整信号
とに基づいて、 (1) 前記マルチプレクサ信号と前記中間値信号
とを加算し、一方では前記値調整論理“1”
または論理“0”と前記2組の出力信号を加
えることによつて得られた加算値の最小位ビ
ツトとを加算し、 (2) その結果を示すNビツト出力を発生し、こ
の出力は 前記中間値記憶レジスタに新しい中間値とし
て入力されて1つの演算サイクルは終了し、こ
の新しい中間値が信号比較および発生動作のた
めに、前記R個のコンパレータに使用されるこ
とから始まる次の演算サイクルが本装置によつ
て実行されるような値調整加算器と; (K) 前記中間値記憶レジスタの前記中間値を示す
第1から第Nの出力ビツト位置と、前記量変化
シフトレジスタの前記(N+1)シフトレジス
タ位置からの出力伝送信号とに基づき、前記量
レジスタが前記論理“1”を前記(N+1)の
シフトレジスタ位置にシフトした時、前記出力
伝送信号を入力すると、前記(N−1)回の反
復演算サイクルの終了後、前記中間値記憶レジ
スタに保持され、かつ±1の精度で所望のメジ
アンデータ値に近似した中間値を出力する出力
レジスタと; (m) 前記入力シフトレジスタ、中間値記憶レジス
タおよび量変化シフトレジスタは、前記初期化
信号に基づいて動作し、 (1) 前記入力シフトレジスタはこの信号によつ
て現在のデータがシフトされ、データ列の次
の数が入力され、 (2) 前記中間値記憶レジスタは、この信号によ
つて現在の内容がクリアされ、そして第1の
記憶位置に論理“1”を置き、その他の記憶
位置に論理“0”を置くことによつて初期化
され、 (3) 前記量変化シフトレジスタは、この信号に
よつて、前記第2のレジスタ位置に論理
“1”を置き、その他のレジスタ位置に論理
“0”を置いて初期化され、 これにより、前記量変化レジスタの前記論理
“1”が前記第(N+2)のレジスタ位置へシフ
トした時、本装置は前記入力レジスタがR個のデ
ータ数からなる新しい組を格納し、前記中間値レ
ジスタが2(N-1)の初期近似値を格納し、前記量変
化レジスタが2(N-2)の初期量変化値を格納して次
のメジアン値を形成する準備を行うことを特徴と
する信号処理装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US306279 | 1981-09-28 | ||
US06/306,279 US4456968A (en) | 1981-09-28 | 1981-09-28 | Real-time ordinal-value filter utilizing half-interval ranking |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5870370A JPS5870370A (ja) | 1983-04-26 |
JPH024944B2 true JPH024944B2 (ja) | 1990-01-31 |
Family
ID=23184591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57169478A Granted JPS5870370A (ja) | 1981-09-28 | 1982-09-28 | 信号処理装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4456968A (ja) |
EP (1) | EP0075684B1 (ja) |
JP (1) | JPS5870370A (ja) |
DE (1) | DE3278590D1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4933978A (en) * | 1986-02-28 | 1990-06-12 | Rca Licensing Corporation | Method and apparatus for determining the value of a sample in the mth position of an ordered list of a plurality of samples |
US5712807A (en) * | 1987-10-21 | 1998-01-27 | Bangham; James Andrew | Pulse analyzing method and apparatus |
US5408675A (en) * | 1992-12-23 | 1995-04-18 | Grumman Aerospace Corporation | Programmable rank order filter |
US7275058B2 (en) * | 2003-02-18 | 2007-09-25 | Seiko Epson Corporation | Method and system for finding a k order statistic in a union of sorted sets |
US8738678B2 (en) | 2009-10-29 | 2014-05-27 | Raytheon Company | Methods and systems for determining an enhanced rank order value of a data set |
US8416986B2 (en) * | 2009-10-29 | 2013-04-09 | Raytheon Company | Methods and systems for processing data using non-linear slope compensation |
US11842168B2 (en) * | 2021-09-25 | 2023-12-12 | Xilinx, Inc. | Circuit architecture for determining threshold ranges and values of a dataset |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB747811A (en) * | 1950-09-29 | 1956-04-18 | Standard Telephones Cables Ltd | Improvements in or relating to electrical information storage circuits |
GB958831A (en) * | 1959-02-02 | 1964-05-27 | Gerhard Dirks | Improvements in apparatus for sorting recorded digital data |
US3336580A (en) * | 1963-06-14 | 1967-08-15 | Philip N Armstrong | Sorting system for multi-bit binary digital records |
US3328769A (en) * | 1964-04-21 | 1967-06-27 | Burroughs Corp | Information sorting device |
US3428946A (en) * | 1965-08-26 | 1969-02-18 | Goodyear Aerospace Corp | Means for merging data |
US3493939A (en) * | 1967-04-10 | 1970-02-03 | Us Army | Priority sequencing device |
US3571705A (en) * | 1968-12-09 | 1971-03-23 | United Aircraft Corp | Analog signal amplitude distribution measuring apparatus |
GB1248681A (en) * | 1969-01-08 | 1971-10-06 | Int Computers Ltd | Improvements in or relating to digital electrical information processing apparatus |
US3587057A (en) * | 1969-06-04 | 1971-06-22 | Philip N Armstrong | Data sorting system |
US3748449A (en) * | 1971-12-02 | 1973-07-24 | Litton Systems Inc | Device for determining the median number in a series of numbers |
US3760356A (en) * | 1971-12-17 | 1973-09-18 | Honeywell Inf Systems | Technique for determining the extreme binary number from a set of binary numbers |
US3927391A (en) * | 1975-03-25 | 1975-12-16 | Us Navy | Technique for ranking data observations |
US4110837A (en) * | 1976-12-30 | 1978-08-29 | International Business Machines Corporation | Apparatus for the sorting of records overlapped with loading and unloading of records into a storage apparatus |
US4209845A (en) * | 1977-01-25 | 1980-06-24 | International Business Machines Corporation | File qualifying and sorting system |
US4101968A (en) * | 1977-04-04 | 1978-07-18 | The Singer Company | Sorter with overlap operation |
-
1981
- 1981-09-28 US US06/306,279 patent/US4456968A/en not_active Expired - Fee Related
-
1982
- 1982-08-09 EP EP82107177A patent/EP0075684B1/en not_active Expired
- 1982-08-09 DE DE8282107177T patent/DE3278590D1/de not_active Expired
- 1982-09-28 JP JP57169478A patent/JPS5870370A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
US4456968A (en) | 1984-06-26 |
EP0075684A2 (en) | 1983-04-06 |
EP0075684A3 (en) | 1984-09-26 |
EP0075684B1 (en) | 1988-06-01 |
DE3278590D1 (en) | 1988-07-07 |
JPS5870370A (ja) | 1983-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5600813A (en) | Method of and circuit for generating zigzag addresses | |
JPH08321779A (ja) | アナログディジタル変換器 | |
US7543008B1 (en) | Apparatus and method for providing higher radix redundant digit lookup tables for recoding and compressing function values | |
US4135249A (en) | Signed double precision multiplication logic | |
JPH05216627A (ja) | 乗算器および乗算方法 | |
US5132925A (en) | Radix-16 divider using overlapped quotient bit selection and concurrent quotient rounding and correction | |
US5023827A (en) | Radix-16 divider using overlapped quotient bit selection and concurrent quotient rounding and correction | |
EP0192419B1 (en) | Method and apparatus for effecting range transformation in a digital circuitry | |
US4802108A (en) | Circuit for providing a select rank-order number from a plurality of numbers | |
JPH024944B2 (ja) | ||
JPS63278411A (ja) | 多段デジタル・フィルタ | |
JPS6135575B2 (ja) | ||
US5339267A (en) | Preprocessor of division device employing high radix division system | |
US4364115A (en) | Apparatus for digital division computation | |
US5867413A (en) | Fast method of floating-point multiplication and accumulation | |
US5400271A (en) | Apparatus for and method of calculating sum of products | |
US5008850A (en) | Circuitry for multiplying binary numbers | |
US6073155A (en) | Floating-point accumulator | |
US5886911A (en) | Fast calculation method and its hardware apparatus using a linear interpolation operation | |
JP2732673B2 (ja) | 離散的コサイン変換装置 | |
US5031137A (en) | Two input bit-serial multiplier | |
Mandelbaum | A method for calculation of the square root using combinatorial logic | |
JP2606326B2 (ja) | 乗算器 | |
JP2508286B2 (ja) | 平方根演算装置 | |
KR100256463B1 (ko) | 임의의 베이스의 심볼을 가산하거나 감산하는 프로세스 및 시스템 |