JPH0249248A - リフアレンス信号形成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は８ミリビデオに採用して有効なリファレンス信
号形成回路に関する。

Ｃ口）従来の技術 ８ミリビデオと称ばれるビデオテープレコーダは記録に
際して４種類のパイロット信号を記録トラック毎に切換
えてＦＭ映像信号に多重記録している。この８ミリビデ
オは、再生に際し、リファレンス信号を形成し再生パイ
ロット信号とのビート成分を形成し、２種類のビート周
波数成分を個別に分離しそのレベルを比較してエラー信
号を形成し、このエラー信号に基いてトラッキングエラ
ーを解消すべくテープの走行を制御している。更に８ミ
リビデオは、記録に際してテープ速度を標準速度とその
２の速度の２速度に切換え可能にしており、再生時にテ
ープの記録速度を判別する必要がある。そこで、例えば
、特開昭６０−１３６９３２号公報（Ｇ１１Ｂ　１５１
０８７　）では、１トラツクを再生走査する期間の一部
に於て、リファレンス信号周波数を切換えてエラー信号
を形成する一方のビート信号周波数を発生せしめるリフ
ァレンス信号周波数を一時的に発生せしめ、その期間に
於けるエラー信号に基づいて記録テープ速度を常時検出
している。

＄４図は、前述する従来技術に係る８ミリビデオのトラ
ッキングサーボ回路を示す。まず、再生パイロット信号
とリファレンス発生回路（２）のリファレンス信号はミ
キサー（１）に入力される。通常再生時に再生パイロッ
ト信号周波数はｈ　、　ｆｚ　、　Ｅ５．Ｅｓ・・・の
順に切換えられる。また、リファレンス信号周波数は再
生パイミツト信号の切換に同期してｆ＋。

ｆａ、ｆｇ、ｆｚ　・・・の順に切換えられる。更に、
リファレンス信号周波数は各走査の中央に於て、それぞ
れｆ！、　ｆｔ　、　ｆ４．　ｉｓ・・・の順に切換え
られる。第５図中、（５）はヘッド出力切換パルス、俤
）は再生パイロット信号の切換順序、（ｑはリファレン
ス信号の基本切換順序、（［））はミキサ（１）に実際
に入力されるリファレンス信号の切換順序を示している
。

第５図中）は、リファレンス信号が再生走査のほぼ中央
に於て一時的にテープの記録速度検出期間を形成してお
り、それ以外の期間でトラッキングエラー検出期間を形
成していることを示している。

従って、トラッキングサーボ回路は、トラッキングエラ
ー検出期間ｌこ於てトラッキングエラーを検出し、記録
テープ速度検出期間に於て記録テープ速度を検出してい
る。

前述するリファレンス信号と再生パイロット信号は、ミ
キサ（１）に入力されてビート成分が形成される。ミキ
サ（１）より導出されるビート成分は、４６ＫＨｚを分
離する第１バンドパスフイルタ（３）ト、１６ＫＨｚを
分離するｊｇ２バンドパスフィルタ（４）に入力される
。各バンドパス出力はそれぞれ第１、第２検波回路ｔ５
＋　＋６１に入力された後、比較回路（７）に入力され
る。この比較回路（７）からは、両横波出力のレベル差
に応じたエラー信号が形成導出される。

第５図（Ｅ）は、記録テープ速度と再生テープ速度が一
致している場合のエラー信号波形を示す。このエラー信
号波形は記録速度検出期間に於て１６Ｕ（Ｚのビート成
分が多く発生するためにマイナスベルになり、トラッキ
ングエラー検出期間に於て０レベルに近いトラッキング
エラーを形成していることを示している。そこで、従来
は、比較回路（７）の後段に、記録速度検出期間中サン
プルホールドを為す第１サンプルホールド回路（８）と
、トラッキングエラー信号検出期間中にサンプルホール
ドラ為す第２サンプルホールド回路（９）を配している
。第５図（Ｆ）及びｑは、第１．第２サンプルホールド
回路＋８１　＋９１にそれぞれ入力する第１，９Ｊ２制
御パルス波形を示し、両サンプルホールド回路＋８１（
９１はハイレベル期間に入力信号を通過せしめ、ローレ
ベル期間に入力信号をホールドすべ（機能する。その結
果第５図ｐ）卸に示す様に第１サンプルホールド回路（
８）からはトラッキングエラーに関Ｔる工５−信号が、
また第２サンプルホールド回路（９）からは速度切換に
関するエラー信号が導出される。第１サンプルホールド
出力は、ノイズ除去用のローパスフィルタＣ１１ｍに入
力された後、ＡＤ変換回路ｆｌｌｌに入力されトラッキ
ングエラー検出とテープ速度の切換を為すサーボ用マイ
クロコンピュータに入力される。また、第２サンプルホ
ールド出力は、そのレベルが変動したときに再生テープ
速度が記録テープ速度に一致しないものと看做せる。そ
こで、図示していないが第２サンプルホールド回路（９
）に後続するテープ速度判別回路は、サンプルホールド
出力の大幅なレベル変動を検出して再生テープ速度を切
換えている。

よって、上述する従来回路によれば、記録速度検出期間
のエラー信号によりテープ速度の切換が為サレ、トラッ
キングエラー検出期間のエラー信号によりテープの走行
（位相）が制御される。

ｅ→　発明が解決しようとする問題点 しかし、前述する従来技術に於て、第１サンプルホール
ド回路（８）を省略してエラー信号を直接ローパスフィ
ルタに入力する場合、ローノ寸スフイルタの時定数が比
較的長く設定されているため、言己録速度検出期間後の
ローパス出力レベルが元のレベルに復帰する迄正しいＡ
Ｄ変換が出来ず、ＡＤ変換出来る期間が短かく制限され
正しｆｚ”ｌｌ−ラフキングエラーを検出出来ない。ま
たローノイスフィルタの時定数が１フィールド近く又は
それ以上となルト、エラー出力レベルの直流成分が低下
し全期間に亘ってＡＤ変換が困難となる。

そこで、本発明は上述する点に鑑み、第１サンプルホー
ルド回路（８）を省略してもエラー出力の直流成分が低
下又は上昇しない様にすることを特徴とする。

に）問題点を解決するための手段 そこで、本発明では上述する点に鑑み記録速度検出期間
に続いてエラー信号が記録速度検出期間とは逆極性とな
る様にリファレンス信号周波数を選択する緩衝期間を設
けることを特徴とする。

（ホ）作　用 よって、本発明によれば、記録速度検出期間のエラー信
号に起因して発生するエラー信号の直流レベルの変動が
緩衝期間のエラー信号によってキャンセルされ直流レベ
ルの変動が解消される。

（へ）実施例 以下、本発明を図示せる一実施例に従い説明する。第１
図は本実施例のトラッキングサーボ回路の回路ブロック
図を示す。本実施例の特徴とするところは、第４図に示
す従来回路に比し第１サンプルホールド回路を省略する
点と、この省略に伴ってリファレンス発生回路（２）の
回路構造を変更してリファレンス信号の配列を変更する
点にある。

本実施例のリファレンス信号はトラッキングエラー検出
期間の中央に於て、１００μｓｅｃの記録速度検出期間
と１００μｓｅｃの緩衝期間を形成し、記録速度検出期
間には先のフィールドに於けるリファレンス信号周波数
を、また緩衝期間には後のフィールドに於けるリファレ
ンス信号周波数を選択することを特徴とする（第３図ｆ
参照）。

そこで、本実施例では第２図に図示する様なブロックか
ら成るリファレンス発生回路を形成している。まずフィ
ールド周期で反転するヘッド出力切換パルス（第５図Ａ
参照）をフィールドパルス発生回路（ｌ′ｌに入力して
おり、ヘッド出力切換／ぐルスの立上り及び立下りに位
相同期するフィールドパルスＣＰ）ヲ導出し、でいる。

このフィールドパルス（Ｐ）を入力する２　ｂｉｔのダ
ウンカウンタ（１３はヘッド出力切換に同期してダウン
カウントを為しており、フィールドパルス伊）を入力す
る第１．第２ラッチ回路＋１４！　（１５１はシフトレ
ジスタとして機能すべく１フイールド前と２フイールド
前のカウント出力をラッチしている。従って、ダウンカ
ウンタ（１３１，及び第１．第２ラッチ回路（１４１α
シは連続する３種のカウント出力を導出することになる
。

一方、スイッチングパルス（Ｐ）を入力するゲート制御
回路（１印は、フィールドの中央付近で１００μｓｅｃ
の第３ゲート制御パルス（ｇ３）と、第３ゲート制御パ
ルス（ｇ３）に続（ＩＱＱμｓｅＣのＳ１ゲート制御パ
ルス（ｇｌ）とを形成し、第１．第３ゲート制御パルス
（ｇｌ）（ｇ３）以外の期間に第２ゲート制御パルス（
ｇｌ）を形成している。従って第３ゲート制御パルス（
ｇ３）は記録速度検出期間−第２ゲート制御パルスはト
ラッキングエラー検出期間、第１ゲート制御パルス（ｇ
ｌ）は緩衝期間をそれぞれ形成する。第１．第２．第３
ゲート制御パルス（ｇｌ　）（ｇｌ）　（ｇ３）の発生
タイミングは第３図に示す様な関係となる。従って、第
２ゲート制御信号（ｇｌ）は第１ラツチ出力を入力する
第２ゲート回路側に入力され、第１ゲート制御パルス（
ｇｌ）はダウンカウンタ出力を入力する第１ゲート回路
α９に入力され、第３ゲート制御パルス（ｇ３）は第２
ラ一方、マスタクロック発振回路のの発振出力は、分周
回路として機能する各Ｅ１・ｆ２・Ｅ３・ｆ４発生回路
ｒ２℃■■（財）に入力され、それぞれ４種類のリファ
レンス信号を形成導出しており、第１リフアレンス信号
は第１スイツチ■に第２リフアレンス信号は第２スイツ
チ■に、第３リフアレンス信号は第３スイッチ（至）に
、更に第４リフアレンス信号は第４スイツチツに入力さ
れる。これら各スイッチは、デコーダより導出されるス
イッチング制御信号（Ｓｌ）（Ｓｌ）（Ｓ３）（Ｓ４）
によってコントロールされる。

即ち、カウント出力値が＠００”のとき前記デコーダ囚
は第」スイッチング出力（Ｓｌ）を発して第１リフアレ
ンス信号を選択し、“０１”のとき第２スイツチング出
力（Ｓｌ）を発して第２リフアレンス信号を選択し、′
１０”のとき第３スイツチング出力（Ｓ３）を発して第
３リフアレンス信号を選択し、“１１”のとき第４スイ
ツチング出力（３４）を発して第４リフアレンス信号を
選択している。その結果、リファレンス信号は第３図ｆ
に示す様な順序で切換導出される。前述するリファレン
ス発生回路（２）の具体的構成はあくまでも１列に過ぎ
ず、他にも種々の構成が考えられ、ハードウェアばかり
ではなくマイクロコンピュータによってソフトウェアと
して構成することも可能である。

上述する配列より成るリファレンス信号がミキサ（２）
に入力されると、エラー信号（ｅ）は第３図（ｅ）に示
す様な波形となる。即ち速度検出期間と緩衝期間のエラ
ー信号の極性は逆になり、期間も等しいので、時定数４
６ｍ５ｅｃのノイズ除去用のローパスフィルタ（ＩＩに
入力すれば直流レベルを変動せしめることな（頂度キャ
ンセルされる。即ち、ローパスフィルタロ■の出力は、
速度検出期間のエラー信号によって生ずる直流レベルの
変動を、緩衝期間のエラー信号によってキャンセルする
。

従ッて、ローパスフィルタ出力を入力するＡＤ変換回路
（１１１はＡＤ変換を全期間で休止することな（ＡＤ変
換出来る。但し、本実施例では、８９３ｋｋのキャプス
タンのＦＣパルスをＡＤ変換パルスとしており、速度検
出期間及び緩衝期間の２００μｓｅｃ近傍に於けるＡＤ
変換を１回だけ休止している。

本実施例では、このＡＤ変換出力をマイクロコンピュー
タに入力しており、マイクロコンピュータ内でディジタ
ル的に位相補償をした上で、キャプスタンモータのドラ
イブ電圧をディジタル値で導出上でいる。従って、キャ
プスタンドライブ回路は導出されるディジタル値をアナ
ログ化してキャプスタンモータのドライブ電圧を形成し
ている。

尚、第２サンプルホールド回路の出力に付いても基準レ
ベル（０レベル）との比較が為され２値化された上でマ
イクロコンピュータ内に入力され、記録速度と再生速度
が不一致となったときにはキャプスタンドライブ電圧と
して導出するデータ値を切換えている。

（ト）効　果 よって、本発明によれば、サンプルホールド回路を省略
してもエラー信号をそのままトラッキングエラー検出用
のエラー信号として利用出来、回路の簡略化が可能とな
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路ブロック図、第２
図は同要部回路ブロック図、第３図は同要部信号波形図
、第４図は従来回路の回路ブロック図、第５図は同要部
信号波形図を、それぞれ示す。 （２Ｊ・・・リファレンス発生回路、（８）・・・第１
サンプルホールド回路、００・・・ローパスフィルタ、
（１１）・・・ＡＤ変換回路。

Claims (2)

【特許請求の範囲】
1. （１）記録トラック毎に４種類のパイロット信号を所定
   の順序で切換え、該パイロット信号とＦＭ映像信号とを
   多重記録して成るビデオテープを再生すべく、リフアレ
   ンス信号周波数を再生パイロット信号周波数の切換に連
   動して切り換えてトラッキングエラー検出期間を形成す
   ると共に、各記録トラックの一部に於て再生パイロット
   信号とのビート成分がエラー信号形成のための一方の周
   波数となる様にリフアレンス信号周波数を一時的に選択
   して記録速度検出期間を形成し、前記再生パイロット信
   号と前記リフアレンス信号とのビート成分を周波数分離
   してレベル比較することによりエラー信号を形成し、前
   記トラッキングエラー検出期間のエラー信号に基づいて
   テープの速度制御信号を形成し、前記記録速度検出期間
   のエラー信号に基づいてテープの速度切換信号を形成す
   る方式のビデオテープレコーダに於て 前記記録速度検出期間直後に再生パイロット信号とのビ
   ート成分が前記エラー信号を形成するための他方の周波
   数となるリフアレンス信号周波数を選択して緩衝期間を
   形成することを特徴とするリフアレンス信号形成回路。
2. （２）前記緩衝期間は、前記記録速度検出期間に等しい
   ことを特徴とする特許請求の範囲第１項記載のリフアレ
   ンス信号形成回路。