JPH0248766A - プロセッサインタフェース制御システム - Google Patents
プロセッサインタフェース制御システムInfo
- Publication number
- JPH0248766A JPH0248766A JP63199325A JP19932588A JPH0248766A JP H0248766 A JPH0248766 A JP H0248766A JP 63199325 A JP63199325 A JP 63199325A JP 19932588 A JP19932588 A JP 19932588A JP H0248766 A JPH0248766 A JP H0248766A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- slave processor
- interface
- command
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
挟歪豆皿
本発明はプロセッサインタフェース制御システムに関し
、特に同等機能のハードウェアを互いに有するマスタプ
ロセッサとスレーブプロセッサとの間のインタフェース
制御システムに関するものである。
、特に同等機能のハードウェアを互いに有するマスタプ
ロセッサとスレーブプロセッサとの間のインタフェース
制御システムに関するものである。
従来技術
従来、この種のプロセッサ間のインタフェースは−例え
ば′ＩＭ２ＢＱに示すように、マスタプロセッサ１と、
スレーブプロセッサ２と、マスタプロセッサ１が命令を
デコードして、スレーブプロセッサ２が実行する命令の
場合に命令デコード結果を格納したり、マスタプロセッ
サ１とスレーブプロセッサ２が同期をとるためにマスタ
プロセッサ１のステータスを格納するコマンドインタフ
ェーステーブル７と、マスタプロセッサ１がスレーブプ
ロセッサ２にコマンドインタフェーステーブル７の内容
の受けとり、実行要求をするコマンドインタフェース信
号１５と、コマンドインタフェース信号１５によって、
スレーブプロセッサ２が実行中であることを示すとジー
信号１３と、スレーブプロセッサ２の実行結果が不正で
あったことを示す割込み信号１４と、スレーブプロセッ
サ２の実行後のステータスや、実行結果の不正が発生し
た場合の情報を格納するステータストラップテーブル８
とにより構成されている。
ば′ＩＭ２ＢＱに示すように、マスタプロセッサ１と、
スレーブプロセッサ２と、マスタプロセッサ１が命令を
デコードして、スレーブプロセッサ２が実行する命令の
場合に命令デコード結果を格納したり、マスタプロセッ
サ１とスレーブプロセッサ２が同期をとるためにマスタ
プロセッサ１のステータスを格納するコマンドインタフ
ェーステーブル７と、マスタプロセッサ１がスレーブプ
ロセッサ２にコマンドインタフェーステーブル７の内容
の受けとり、実行要求をするコマンドインタフェース信
号１５と、コマンドインタフェース信号１５によって、
スレーブプロセッサ２が実行中であることを示すとジー
信号１３と、スレーブプロセッサ２の実行結果が不正で
あったことを示す割込み信号１４と、スレーブプロセッ
サ２の実行後のステータスや、実行結果の不正が発生し
た場合の情報を格納するステータストラップテーブル８
とにより構成されている。
マスタプロセッサ１が命令をコードして情報をコマンド
インタフェース７に書込み、コマンドインタフェース信
号１５によってスレーブプロセッサ２を起動させ、起動
直後にとジー信号１３を送る。マスタプロセッサ１は次
に続く命令をデコードして実行を行う。
インタフェース７に書込み、コマンドインタフェース信
号１５によってスレーブプロセッサ２を起動させ、起動
直後にとジー信号１３を送る。マスタプロセッサ１は次
に続く命令をデコードして実行を行う。
次に、スレーブプロセッサ２が実行を終了すると、ステ
ータストラップテーブル８にステータスを書込み、とジ
ー信号１３を送るのを止める。実行結果が不正の場合、
不正情報をステータストラップテーブル８に書込み、割
込み信号１４を送る。
ータストラップテーブル８にステータスを書込み、とジ
ー信号１３を送るのを止める。実行結果が不正の場合、
不正情報をステータストラップテーブル８に書込み、割
込み信号１４を送る。
実行結果が不正の場合、マスタプロセッサ１は割込み信
号１４によって割込み処理を行う０割込み処理は別のタ
スクで走行されるので、コマンドインタフェーステーブ
ル７にマスタプロセッサ１のステータス情報を書込み、
その情報をスレーブプロセッサ２が受取って割込み処理
を実行するのである。
号１４によって割込み処理を行う０割込み処理は別のタ
スクで走行されるので、コマンドインタフェーステーブ
ル７にマスタプロセッサ１のステータス情報を書込み、
その情報をスレーブプロセッサ２が受取って割込み処理
を実行するのである。
上述した従来のプロセッサインタフェース制御システム
では、マスタプロセッサとスレーブプロセッサとのイン
タフェースのテーブルとして、命令実行の要求とステー
タス情報の受渡し情報とが同一のテーブルとなっている
ために、スレーブプロセッサの割込みによるプログラム
の再実行によりインタフェースのテーブルが書換えられ
てしまい、かつマスタプロセッサではスレーブプロセッ
サの命令よりも数命令先の命令が実行されているために
、割込み時点からの再実行が行えず、プログラムの初め
から再実行を行わなければならないという欠点がある。
では、マスタプロセッサとスレーブプロセッサとのイン
タフェースのテーブルとして、命令実行の要求とステー
タス情報の受渡し情報とが同一のテーブルとなっている
ために、スレーブプロセッサの割込みによるプログラム
の再実行によりインタフェースのテーブルが書換えられ
てしまい、かつマスタプロセッサではスレーブプロセッ
サの命令よりも数命令先の命令が実行されているために
、割込み時点からの再実行が行えず、プログラムの初め
から再実行を行わなければならないという欠点がある。
１匪立亘ヱ
本発明の目的は、スレーブプロセッサの実行結果の不正
の報告のための割込み要求に応答して、マスタプロセッ
サがこの割込み時点からの命令の再実行を行い得るよう
にしたプロセッサインクフェース制御システムを提供す
ることである。
の報告のための割込み要求に応答して、マスタプロセッ
サがこの割込み時点からの命令の再実行を行い得るよう
にしたプロセッサインクフェース制御システムを提供す
ることである。
九匪座旦羞
本発明によれば、マスタプロセッサとスレーブプロセッ
サとの間のインタフェースの制御を行うプロセッサイン
タェース制御システムであって、前記マスタプロセッサ
から前記スレーブプロセッサへの命令実行要求を格納す
る第１格納手段と、前記マスタプロセッサのステータス
を前記スレーブプロセッサへ受渡すための情報を格納す
る第２格納手段と、前記スレーブプロセッサの実行結果
を前記マスタプロセッサへ受渡すために格納する第３格
納手段と、前記スレーブプロセッサの実行結果に不正が
発生したときの情報を格納する第４格納手段とを夫々個
別に設けたことを特徴とするプロセッサインタフェース
制御システムが得られる。
サとの間のインタフェースの制御を行うプロセッサイン
タェース制御システムであって、前記マスタプロセッサ
から前記スレーブプロセッサへの命令実行要求を格納す
る第１格納手段と、前記マスタプロセッサのステータス
を前記スレーブプロセッサへ受渡すための情報を格納す
る第２格納手段と、前記スレーブプロセッサの実行結果
を前記マスタプロセッサへ受渡すために格納する第３格
納手段と、前記スレーブプロセッサの実行結果に不正が
発生したときの情報を格納する第４格納手段とを夫々個
別に設けたことを特徴とするプロセッサインタフェース
制御システムが得られる。
Ｋ土コ
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。
本発明によるプロセッサのインタフェース制御システム
は、マスタプロセッサ１と、スレーブプロセッサ２と、
命令実行要求情報を格納するコマンドテーブル３と、マ
スタプロセッサ１のステータスをスレーブプロセッサ２
へ受は渡すインタフェーステーブル４と、命令実行を要
求するコマンド信号１１と、ステータスの受は渡し要求
をするインタフェース信号１２と、コマンド信号１１と
インタフェース信号１２とで要求されたスレーブプロセ
ッサ２が実行中であることを示すビジー信号１３と、命
令実行によって変化するスレーブプロセッサ２のステー
タスを書込むステータステーブル５と、命令実行によっ
て実行結果の不正を通知する割込み信号１４と、実行結
果の不正情報を書込むトラップテーブル６とにより構成
されている。
は、マスタプロセッサ１と、スレーブプロセッサ２と、
命令実行要求情報を格納するコマンドテーブル３と、マ
スタプロセッサ１のステータスをスレーブプロセッサ２
へ受は渡すインタフェーステーブル４と、命令実行を要
求するコマンド信号１１と、ステータスの受は渡し要求
をするインタフェース信号１２と、コマンド信号１１と
インタフェース信号１２とで要求されたスレーブプロセ
ッサ２が実行中であることを示すビジー信号１３と、命
令実行によって変化するスレーブプロセッサ２のステー
タスを書込むステータステーブル５と、命令実行によっ
て実行結果の不正を通知する割込み信号１４と、実行結
果の不正情報を書込むトラップテーブル６とにより構成
されている。
マスタプロセッサ１がスレーブプロセッサ命令をデコー
ドすると、デコード結果をコマンドテーブル３に書込み
、コマンド信号１１を初期値″０”から１ｎにする。ス
レーブプロセッサ２はコマンド信号１１が“０″から１
ｎに切換わると、ビジー信号１３を初期値“Ｏ″から“
１′にする。
ドすると、デコード結果をコマンドテーブル３に書込み
、コマンド信号１１を初期値″０”から１ｎにする。ス
レーブプロセッサ２はコマンド信号１１が“０″から１
ｎに切換わると、ビジー信号１３を初期値“Ｏ″から“
１′にする。
その後、スレーブプロセッサ２はコマンドテーブル３か
ら情報を取り出して、命令実行を開始する。
ら情報を取り出して、命令実行を開始する。
マスタプロセッサ１はとジー検出後コマンド信号１１を
“１”から“０”にして次の命令実行を開始する。
“１”から“０”にして次の命令実行を開始する。
次にスレーブプロセッサ２は実行処理終了後ステータス
テーブル５に実行結果のステータスを書込みとジー信号
１３を“１”から“０”にする。
テーブル５に実行結果のステータスを書込みとジー信号
１３を“１”から“０”にする。
スレーブプロセッサ２の実行結果が不正となった場合は
、トラップテーブル６に不正情報を書込み、割込み信号
１４をパルス信号として出力してビジー信号１３を“１
”から“０”にする。
、トラップテーブル６に不正情報を書込み、割込み信号
１４をパルス信号として出力してビジー信号１３を“１
”から“０”にする。
マスタプロセッサ１が割込み信号１４からパルス信号が
入力されると、実行中の命令後側込み処理ルーチンの実
行を開始する０割込みが検出されると、スレーブプロセ
ッサ２が書込んだトラップテーブル６の情報を引取り、
割込み処理を実行する。マスタプロセッサ１は割込み処
理中にスレーブプロセッサ２ヘステータスを受は渡すた
めに、インタフェーステーブル４に書込みインタフェー
ス信号！２を初期値“０”から“１”にする、スレーブ
プロセッサ２がインタフェース信号１２の１″を検出す
ると、ビジー信号１３を０″から“１″にして、インタ
フェーステーブル４からマスタプロセッサ２のステータ
スを引取る。マスタプロセッサ１はビジー検出後インタ
フェース信号１２を“１”から“０″にして、割込み処
理を続行し、スレーブプロセッサ２はステータス引取り
後とジー信号１３を“１”から“Ｏ”にする。
入力されると、実行中の命令後側込み処理ルーチンの実
行を開始する０割込みが検出されると、スレーブプロセ
ッサ２が書込んだトラップテーブル６の情報を引取り、
割込み処理を実行する。マスタプロセッサ１は割込み処
理中にスレーブプロセッサ２ヘステータスを受は渡すた
めに、インタフェーステーブル４に書込みインタフェー
ス信号！２を初期値“０”から“１”にする、スレーブ
プロセッサ２がインタフェース信号１２の１″を検出す
ると、ビジー信号１３を０″から“１″にして、インタ
フェーステーブル４からマスタプロセッサ２のステータ
スを引取る。マスタプロセッサ１はビジー検出後インタ
フェース信号１２を“１”から“０″にして、割込み処
理を続行し、スレーブプロセッサ２はステータス引取り
後とジー信号１３を“１”から“Ｏ”にする。
次にマスタプロセッサ１の割込み処理終了後、再実行に
入る時、コマンド信号１１を“０”から“１”にしてス
レーブプロセッサ２を起動させておいて、マスタプロセ
ッサ１は割込み時点の命令から再実行を実現できる。
入る時、コマンド信号１１を“０”から“１”にしてス
レーブプロセッサ２を起動させておいて、マスタプロセ
ッサ１は割込み時点の命令から再実行を実現できる。
１凹しと宛玉
以上説明したように、本発明によれば、コマンドインタ
フェーステーブルとステータステーブルとを分割して、
コマンドテーブル、インタフェーステーブル、ステータ
ステーブル、トラップテーブルに夫々個別に分け、コマ
ンドインタフェース信号をコマンド信号とインタフェー
ス信号とに分割することによって、スレーブプロセッサ
の実行不正によって再実行を行う時、例えば、メモリ再
構築して再実行をする時に、マスタプロセッサとスレー
ブプロセッサとの間の命令の再実行がプログラムの最初
からではなく、途中から再実行出来るという効果があり
、再実行時間も短縮できるという効果がある。
フェーステーブルとステータステーブルとを分割して、
コマンドテーブル、インタフェーステーブル、ステータ
ステーブル、トラップテーブルに夫々個別に分け、コマ
ンドインタフェース信号をコマンド信号とインタフェー
ス信号とに分割することによって、スレーブプロセッサ
の実行不正によって再実行を行う時、例えば、メモリ再
構築して再実行をする時に、マスタプロセッサとスレー
ブプロセッサとの間の命令の再実行がプログラムの最初
からではなく、途中から再実行出来るという効果があり
、再実行時間も短縮できるという効果がある。
第１図は本発明の実施例のシステムブロック図、第２図
は従来のプロセッサインタフェース制御システムを示す
ブロック図である。 主要部分の符号の説明 １・・・・・・マスタプロセッサ ２・・・・・・スレーブプロセッサ ３・・・・・・コマンドテーブル ４・・・・・・インタフェーステーブル５・・・・・・
ステータステーブル ６・・・・・・トラップテーブル
は従来のプロセッサインタフェース制御システムを示す
ブロック図である。 主要部分の符号の説明 １・・・・・・マスタプロセッサ ２・・・・・・スレーブプロセッサ ３・・・・・・コマンドテーブル ４・・・・・・インタフェーステーブル５・・・・・・
ステータステーブル ６・・・・・・トラップテーブル
Claims (1)
- （１）マスタプロセッサとスレーブプロセッサとの間の
インタフェースの制御を行うプロセッサインタェース制
御システムであって、前記マスタプロセッサから前記ス
レーブプロセッサへの命令実行要求を格納する第１格納
手段と、前記マスタプロセッサのステータスを前記スレ
ーブプロセッサへ受渡すための情報を格納する第２格納
手段と、前記スレーブプロセッサの実行結果を前記マス
タプロセッサへ受渡すために格納する第３格納手段と、
前記スレーブプロセッサの実行結果に不正が発生したと
きの情報を格納する第４格納手段とを夫々個別に設けた
ことを特徴とするプロセッサインタフェース制御システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63199325A JPH0248766A (ja) | 1988-08-10 | 1988-08-10 | プロセッサインタフェース制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63199325A JPH0248766A (ja) | 1988-08-10 | 1988-08-10 | プロセッサインタフェース制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0248766A true JPH0248766A (ja) | 1990-02-19 |
Family
ID=16405921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63199325A Pending JPH0248766A (ja) | 1988-08-10 | 1988-08-10 | プロセッサインタフェース制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0248766A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5215173A (en) * | 1991-06-29 | 1993-06-01 | Fichtel & Sachs Ag | Hydrodynamic torque converter |
-
1988
- 1988-08-10 JP JP63199325A patent/JPH0248766A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5215173A (en) * | 1991-06-29 | 1993-06-01 | Fichtel & Sachs Ag | Hydrodynamic torque converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7178062B1 (en) | Methods and apparatus for executing code while avoiding interference | |
| US6799236B1 (en) | Methods and apparatus for executing code while avoiding interference | |
| JPH096636A (ja) | チェックポイント取得システム | |
| JPH0248766A (ja) | プロセッサインタフェース制御システム | |
| JP2005521937A (ja) | コンピュータオペレーティングシステムにおけるコンテキスト切り替え方法及び装置 | |
| JPS6336023B2 (ja) | ||
| JPH01205343A (ja) | 電子計算機システムにおけるプロセスの中断再開方式 | |
| JPH0443301B2 (ja) | ||
| JPS6212538B2 (ja) | ||
| JPH0133856B2 (ja) | ||
| JPS59133655A (ja) | アドレス・ストツプ制御回路 | |
| JP2860990B2 (ja) | プログラムの再実行用データ退避／復元方式 | |
| JPH03103924A (ja) | データ処理装置 | |
| JPS61233838A (ja) | 情報処理装置 | |
| JPH0433127A (ja) | チェックポイント制御方式 | |
| JPH0371235A (ja) | マルチタスク中断再起動装置 | |
| JPS62171040A (ja) | 命令再実行装置 | |
| JPS60140440A (ja) | 中央処理装置 | |
| JPS6154542A (ja) | タスク制御方式 | |
| JPS58166454A (ja) | デ−タ処理装置 | |
| JPS6029840A (ja) | 実行プログラムの中断方式 | |
| JPS61282937A (ja) | 情報処理装置 | |
| JPH04171539A (ja) | 二重化計算機システム | |
| JPS6380335A (ja) | バツクグランドジヨブ起動方式 | |
| JPH0652482B2 (ja) | シーケンスコントローラ |