JPH0242725A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0242725A
JPH0242725A JP19271688A JP19271688A JPH0242725A JP H0242725 A JPH0242725 A JP H0242725A JP 19271688 A JP19271688 A JP 19271688A JP 19271688 A JP19271688 A JP 19271688A JP H0242725 A JPH0242725 A JP H0242725A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
gas
oxide film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19271688A
Other languages
English (en)
Inventor
Taijo Nishioka
西岡 泰城
Yuzuru Oji
譲 大路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19271688A priority Critical patent/JPH0242725A/ja
Publication of JPH0242725A publication Critical patent/JPH0242725A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高集積微細MOSデバイスの製造方法に係り、
特に耐放射線、耐ホツトキャリア現象に対して優れた半
導体装置の製造方法に関する。
〔従来の技術〕
従来の報告例によれば、耐放射線特性、耐ホツトキャリ
ア特性の優れたゲート絶縁膜が、常圧下での乾燥酸化中
あるいは酸化前のSiの表面にF又はClを適当な量導
入することによって得られることが示されている。
これらの報告の例としては1例えば、アイ・イー・イー
・イー、エレクトロンデバイス レター第9巻(198
8年)第38頁から40頁(IE[1EIElectr
on Device Letter、 EDL−9(1
988)。
pp38−40)において論じられている。
〔発明が解決しようとする課題〕
上記従来技術はlMOSトランジスタのゲート絶縁膜の
信頼性向上を目的としている。したかつ\ 1て、酸化膜は乾燥(ドライ)酸化法によって形成され
た500Å以下の簿膜であって、MOSデバイスのアイ
ソレーション等で必要とされる5000人−1μm程度
の厚膜を形成できる水蒸気中での酸化(ウェット)法に
ついてハロゲンの効果については配慮されていなかった
Siデバイスにおいては浅接合化が必要であるが、その
さい、Siデバイスの製造工程における熱処理温度を低
く抑えることも重要になってきた。
従来の大気圧中の酸化法に比べて、高圧の酸素ガス中で
酸化することにより、酸化速度を増大させる方法(高圧
酸化法)がある。この高圧酸化方法によって、低温でも
MOSデバイスの実現に必要な酸化膜厚を得ることがで
きる。
この高圧酸化法におけるハロゲンの効果についても配慮
されていなかった。
本発明の目的は、MOSデバイス中等のアイソレーショ
ン等で必要とされる高信頼性のウェット酸化膜や低温で
形成できる高圧酸化膜を製造することにある。
〔課題を解決するための手段〕
上記目的は、ウェット酸化膜または高圧酸化膜と基板S
iとの界面に微量のハロゲンを8人することにより、達
成される。
〔作用〕
絶縁膜とSiとの界面の信頼性は、この絶縁膜(通常は
5iOz)とSiの結合の格子不整合による歪に大きく
依存すると考えられる。この歪を持つ界面での5i−0
結合は、放射線ダメージ。
ホットキャリア注入で生ずる欠陥の該Si/SiO2界
面に拡散により切断される。この切断された結合によっ
て、界面準位、固定電荷トラップ中心などが形成される
ことが知られている。これに対して、Siと結合力の強
いF、CI2などのハロゲン元素をSi/SiOx界面
に適当な量導入することによって、この界面での歪を緩
和することができ、これによって高信頼のSi/SiO
x界面を形成できると考えられる。
本発明によって、ドライ酸化膜が確かめられていた、ハ
ロゲン導入によるS i / S i O2の信頼性の
向上が、ウェット酸化法によって形成されたSi/Si
Oxの界面においても同様に起こることが明らかになっ
た。
〔実施例〕
以下、実施例によって、本発明の概念を詳細に説明する
(実施例1) 本実施例においては、本発明の効果を明確に示すために
、従来法を用いて形成した酸化膜と本発明を用いた絶縁
膜とを形成して、キャパシタを作り、耐ホツトキャリア
特性を調べた。
従来技術を用いたMOSキャパシタは例えば、Si基板
の洗浄後に1000℃の乾燥酸素中で約50分酸化して
約500人のドライ酸化膜を形成したのち、1000℃
の水蒸気を含む酸素中で約30分酸化して合計約500
0人の酸化膜を形成した。
一方、本発明の方法を用いたMOSキャパシタは、Si
基板の洗浄後に、この基板を2.5%の弗化水素酸の水
溶液に約5分間侵し、そのまま乾燥させる。そのさい、
このSi基板の表面には、多量の弗素が吸着されている
。このSi基板を1000℃の乾燥雰囲気で50分間酸
化して500人の酸化膜を形成する。さらに、この50
0人の弗素を導入したドライ酸化膜を1000℃の水蒸
気を含む酸素中で約30分酸化することによって合計約
5000人の膜厚の酸化膜を形成する。
上記の方法によって i)通常のドライ酸化膜500人 ii)ドライ+ウェット酸化膜5000人1ii)ウェ
ット酸化膜5000人 iy)フッ素を含むドライ酸化膜500人V)フッ素を
含むドライ+ウェット酸化膜5000人 の5種類の膜を形成して、この絶縁膜(SiO2)上に
AQ組電極形成してキャパシタを作成し、そのホットキ
ャリア注入による界面準位の発生量を比較した。
ホットキャリア注入は、Si基板から酸化膜中に電子を
注入するF−Nトンネル法で行った。電流密度は6 x
 10””A/ciで、注入時間は200秒である。界
面準位の測定は、高周波(I M Hz )と準静的容
量−電圧測定により行った。
第1図に、ホットキャリア注入後に発生した界面準位密
度のSiのバンドキャップ中での分布を、比較して示す
。第1図の1は弗素を含まない500人の膜厚のドライ
酸化膜、2は弗素を含まない5000人の膜厚のドライ
+ウェット酸化膜、3は弗素を含まない5000人のウ
ェット酸化膜、4は弗素を含む500人のドライ酸化膜
、5は本発明の実施例の弗素を含む500人の膜厚のド
ライ+ウェット酸化膜をそれぞれ示す。
1と4を比較するとすでに知られているように、弗素を
含むドライ酸化膜の界面準位の発生量が、弗素を含まな
いドライ酸化膜の約1/1oになっている。5の弗素を
含むドライ+ウェット酸化膜は、4の弗素を含むドライ
酸化膜に比べて、やや界面準位の量が多くなっているが
、これは、ウェット酸化によって、酸化膜中に水素や水
酸基が導入されたためと考えられる。しかし、2,3の
ドライ+ウェット酸化膜、ウェット酸化膜に比較すると
本発明の方法によって形成した。5の酸化膜の信頼性の
高さが極めて著るしいことが明らかとなる。
なお、本実施例において、ドライ酸化+ウェット酸化と
いうやや複雑な酸化工程を用いたが、このドライ酸化工
程を省略して、直接ウェット酸化中に弗素を導入しても
、まったく同等の効果が得られた。このドライ+ウェッ
ト法によって本発明を応用するさいには、通常ゲート絶
縁膜として用いる薄いドライ酸化膜にも弗素を導入する
ことによって、高信頼性のデバイスが形成できるためで
ある。
(実施例2) 上記の実施例1に比べてさらに制御性の良いFの酸化膜
中への導入法の一つにNFa酸化法がある。
この方法において、ウェット酸化の初期にN F aガ
スの02中での濃度が0.05% となるようにして、
流し、このN F aガスの4入を行なっている時間を
変えて、酸化膜中のFの量を調節した。
第2図は、ホットキャリア注入によって発生した界面準
位の密度(ミツドギャップより高エネルギー側にあるピ
ークの高さ)を、NFaガス導入時間の関数として示し
たものである。界面準位密度は、NFa導入時間が10
0秒以下で著しく減少する。また、この界面準位の少な
い領域は、NF3ガス感度(%)とNFa導入時間の積
が5%X秒以下に現れることがさらに一般的に明らかと
なった。
本実施例では、NFaは、ウェット酸化中に導入したが
、このN F sはドライ酸化中に導入して、さらにウ
ェット酸化工程を導入してもまったく同等の効果が得ら
れる。
上記の2つの実施例1と2において、酸化膜中にFを導
入する方法について述べたが、はとんど同等な効果が塩
素(Cl)を導入することによっても得られた。以下、
WN単に説明する。
ウェットあるいは、ドライ酸化中にトリクロルエタンC
xHsCla(通称TCA)を導入するさいには、02
中のTCAの濃度と導入時間との積が。
1000℃の酸化温度においては、30%・秒以下で界
面準位の著しい減少が認められた。
また、HClガス導入によってClを酸化膜中に導入す
るさいには、02中のHClの濃度とこのHClガスの
酸化炉中への導入時間との積が10%・秒以下とするこ
とによって著しい界面準位の低下が実現する。なお1本
実施例中で示した酸化は大気圧下で行った。
また、本実施例と同様な効果は、F、Clの代りに同じ
ハロゲン族のBr、Iを用いても期待できる。
なお1本発明によって、界面準位の減少効果のみではな
く、さらに、絶縁膜中の固定電荷も少なくすることがで
きた。
また、本実施例において、ホットキャリア法によって5
iOz/Si  系の信頼性の評価を行ったが、まった
く同等な効果が、X線、電子線照射による界面準位の発
生過程においても確認された。
また1本実施例において、ウェット酸化は水蒸気を含む
酸素による酸化法を用いた結果を示したが、本発明の実
施例とまったく同等の効果が、H2と02を酸化炉に導
入して酸化を行なうパイロジェニック酸化法においても
確認された。
(実施例3) 上記のウェット酸化膜にF、Clを導入する方法に加え
て、ここでは、乾燥酸素中で行なうシリコンの高圧酸化
においても実施例1,2と同様な改善効果があったので
照合する。
本発明の方法を用いたMOSゲート酸化膜は。
Si基板の洗浄後に、この基板を2.5%の弗化水素酸
の水溶液に約5分間侵し、そのまま乾燥させた。この基
板を850℃の高圧酸素雰囲気(4−7気圧)中で酸化
した。この方法によって、約20nm−50nmの膜厚
の酸化膜が形成された。
この方法によって形成した酸化膜のホットキャリア注入
または放射線照射による界面準位の発生量は、従来の高
圧酸化膜に比べて約1/10以下であった。
これと同様な高圧酸化膜の改善効果は、実施例1と2に
示した。F、Clの導入条件下でも得られた。
〔発明の効果〕
本発明によれば、アイソレーション等に用いられる厚い
2酸化シリコン中の界面準位の発生量を従来法によって
形成した2酸化シリコンの1/10程度以下ば減らすこ
とができる。これによって、酸化シリコンとSiの界面
に発生する界面準位、固定電荷によって生ずる表面リー
クを防ぎ。
高信頼性(例えば、Xi、 fIi子線などによるラジ
エーション、ホットキャリヤ注入に対する)のMOSデ
バイスを形成できる。
【図面の簡単な説明】
第1図は、本発明の一実施例と従来例におけるホットキ
ャリア注入によって発生した界面準位のエネルギー分布
を示す図、第2図は、ホットキャリア注入によって発生
した界面準位密度のN F aガス導入時間依存性を示
す図である。 1・・・従来法によるドライ酸化膜、2・・・従来法に
よるドライ+ウェット酸化膜、3・・・従来法によるウ
ェット酸化膜、4・・・弗素を含むドライ酸化膜、5・
・・弗素を含むドライ+ウェット酸化膜(本発明)。 鴇 口 B−Eη<ev) 第 図 Fl 導入時間(#)

Claims (1)

  1. 【特許請求の範囲】 1、微量のハロゲン原子をSi基板の乾燥酸化法によつ
    て形成されたSiO_2との界面に含む半導体装置を、
    水蒸気を含む酸素雰囲気中または、パイロジエニツク雰
    囲気中、または高圧の酸素中で酸化することを特徴とす
    る半導体装置の製造方法。 2、上記の半導体装置の製造方法において、ハロゲン原
    子はFであり、該F原子は、上記乾式酸化の前に上記S
    i基板を弗化水素酸の水溶液を塗布し乾燥させた後に、
    乾燥酸素雰囲気中で該Si基板を酸化することにより導
    入することを特徴とする請求項第1項記載の半導体装置
    の製造方法。 3、上記の半導体装置の製造方法において、ハロゲン原
    子はFであり、該F原子は、上記乾燥酸化中に、NF_
    3ガスのO_2ガス中での濃度(%)と該NF_3ガス
    の導入時間の積が、5%・秒以下の条件で導入されるこ
    とを特徴とする請求項第1項記載の半導体装置の製造方
    法。 4、上記の半導体装置の製造方法において、ハロゲン原
    子はClであり、上記乾式酸化中に、トリクロルエタン
    (TCA)ガスのO_2ガス中の濃度と該TCAガスの
    導入時間の積が、30%・秒以下で導入することを特徴
    とする請求項第1項記載の半導体装置の製造方法。 5、ハロゲン原子はClであり、上記乾燥酸化中に、O
    _2ガス中HClの濃度と該HClの導入時間の積が1
    0%・秒以下であることを特徴とする請求項第1項記載
    の半導体装置の製造方法。 6、Si基板を酸化する前の該Si基板の表面にハロゲ
    ン原子を吸着させるか、もしくは、酸化中に微量のハロ
    ゲン原子を酸化炉中に導入し、該Si基板を水蒸気を含
    む酸素雰囲気中又は、パイロジエニツク雰囲気中で酸化
    することを特徴とする半導体装置の製造方法。 7、上記ハロゲン原子はFであり、該F原子はSi基板
    表面に弗化水素酸の水溶液を塗布し、乾燥させることに
    より吸着させることを特徴とする請求項第6項記載の半
    導体装置の製造方法。 8、上記ハロゲン原子はFであり、該F原子量は、上記
    の水蒸気を含む酸素中のNF_3ガス濃度(%)と導入
    時間の積が5%・秒以下であることを特徴とする請求項
    第6項記載の半導体装置の製造方法。 9、上記ハロゲン原子はClであり、上記の水蒸気を含
    む酸素中に、トリクロルエタン(TCA)ガスのO_2
    ガス中での濃度と該TCAガスの導入時間との積が30
    %・秒以下で導入することを特徴とする請求項第6項記
    載の半導体装置の製造方法。 10、上記ハロゲン原子はClであり、上記の水蒸気を
    含む酸素中に、O_2ガス中のHCl濃度(%)と該H
    Clの導入時間との積が10%・秒以下であることを特
    徴とする請求項第6項記載の半導体装置の製造方法。
JP19271688A 1988-08-03 1988-08-03 半導体装置の製造方法 Pending JPH0242725A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19271688A JPH0242725A (ja) 1988-08-03 1988-08-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19271688A JPH0242725A (ja) 1988-08-03 1988-08-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0242725A true JPH0242725A (ja) 1990-02-13

Family

ID=16295872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19271688A Pending JPH0242725A (ja) 1988-08-03 1988-08-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0242725A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428265A (ja) * 1990-05-23 1992-01-30 Seiko Instr Inc 半導体装置およびその製造方法
JPH0456223A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp シリコン酸化膜の形成方法および薄膜形成装置
US5846888A (en) * 1996-09-27 1998-12-08 Micron Technology, Inc. Method for in-situ incorporation of desirable impurities into high pressure oxides
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007158371A (ja) * 2007-02-02 2007-06-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2014103175A (ja) * 2012-11-16 2014-06-05 Fuji Electric Co Ltd 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428265A (ja) * 1990-05-23 1992-01-30 Seiko Instr Inc 半導体装置およびその製造方法
JPH0456223A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp シリコン酸化膜の形成方法および薄膜形成装置
US5846888A (en) * 1996-09-27 1998-12-08 Micron Technology, Inc. Method for in-situ incorporation of desirable impurities into high pressure oxides
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007158371A (ja) * 2007-02-02 2007-06-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2014103175A (ja) * 2012-11-16 2014-06-05 Fuji Electric Co Ltd 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Similar Documents

Publication Publication Date Title
Carter et al. Passivation and interface state density of SiO 2/HfO 2-based/polycrystalline-Si gate stacks
US5880040A (en) Gate dielectric based on oxynitride grown in N2 O and annealed in NO
Nissan-Cohen et al. The effect of hydrogen on trap generation, positive charge trapping, and time-dependent dielectric breakdown of gate oxides
EP0690487B1 (en) Methods for forming oxide films
US6033998A (en) Method of forming variable thickness gate dielectrics
US4725560A (en) Silicon oxynitride storage node dielectric
US6603181B2 (en) MOS device having a passivated semiconductor-dielectric interface
US5814562A (en) Process for semiconductor device fabrication
EP0685115A1 (en) Semiconductor device comprising deuterium atoms
JP2007515078A (ja) 酸窒化シリコン層を形成する方法
Singh et al. Oxidation of silicon in the presence of chlorine and chlorine compounds
US6544908B1 (en) Ammonia gas passivation on nitride encapsulated devices
US6372581B1 (en) Process for nitriding the gate oxide layer of a semiconductor device and device obtained
JPH0242725A (ja) 半導体装置の製造方法
US5880031A (en) Method for vapor phase wafer cleaning
CN1656606A (zh) 半导体基片的uv增强的氧氮化
JP4124675B2 (ja) シリコンウェハを低温酸化する方法およびその装置
Lo et al. Effects of post‐nitridation anneals on radiation hardness in rapid thermal nitrided gate oxides
Choi et al. Cleaning of Si and properties of the HfO 2–Si interface
JP3210370B2 (ja) 酸化膜の形成方法
JPH09260372A (ja) 半導体装置の絶縁膜の形成方法
JPH0794678A (ja) キャパシタおよびその形成方法
US5175129A (en) Method of fabricating a semiconductor structure having an improved polysilicon layer
JP3090089B2 (ja) 半導体装置の製造方法
JPH03280471A (ja) 半導体装置の製造方法