JPH0241947B2 - - Google Patents
Info
- Publication number
- JPH0241947B2 JPH0241947B2 JP56079295A JP7929581A JPH0241947B2 JP H0241947 B2 JPH0241947 B2 JP H0241947B2 JP 56079295 A JP56079295 A JP 56079295A JP 7929581 A JP7929581 A JP 7929581A JP H0241947 B2 JPH0241947 B2 JP H0241947B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- supplied
- area
- red
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 description 34
- 238000003708 edge detection Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 239000003086 colorant Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 101150015547 SDL1 gene Proteins 0.000 description 6
- 101100076570 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MER1 gene Proteins 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 101100368146 Arabidopsis thaliana SYNC2 gene Proteins 0.000 description 5
- 240000005926 Hamelia patens Species 0.000 description 5
- 102100037709 Desmocollin-3 Human genes 0.000 description 4
- 101000880960 Homo sapiens Desmocollin-3 Proteins 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 101100296544 Caenorhabditis elegans pbo-5 gene Proteins 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000013144 data compression Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 101100288015 Arabidopsis thaliana HSK gene Proteins 0.000 description 2
- 101100129750 Arabidopsis thaliana MDN1 gene Proteins 0.000 description 2
- 101150000533 CCM1 gene Proteins 0.000 description 2
- 101100296545 Caenorhabditis elegans pbo-6 gene Proteins 0.000 description 2
- 101000968043 Homo sapiens Desmocollin-1 Proteins 0.000 description 2
- 101000968042 Homo sapiens Desmocollin-2 Proteins 0.000 description 2
- 101000821257 Homo sapiens Syncoilin Proteins 0.000 description 2
- 101100049029 Rattus norvegicus Atp6v0e1 gene Proteins 0.000 description 2
- 101100327317 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CDC1 gene Proteins 0.000 description 2
- 101100273578 Schizosaccharomyces japonicus (strain yFS275 / FY16936) dmr1 gene Proteins 0.000 description 2
- 101100273579 Schizosaccharomyces pombe (strain 972 / ATCC 24843) ppr3 gene Proteins 0.000 description 2
- 102100021919 Syncoilin Human genes 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 101150013423 dsl-1 gene Proteins 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000001454 recorded image Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/38—Circuits or arrangements for blanking or otherwise eliminating unwanted parts of pictures
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Ink Jet (AREA)
- Combination Of More Than One Step In Electrophotography (AREA)
- Control Or Security For Electrophotography (AREA)
- Color Image Communication Systems (AREA)
- Image Input (AREA)
- Image Processing (AREA)
- Facsimile Scanning Arrangements (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【発明の詳細な説明】
本発明は原稿画像を処理する画像処理装置に関
するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image processing device that processes original images.
例えば、記録装置において、原稿のある領域の
みを記録する場合、あるいは原稿2頁のそれぞれ
におけるある領域を1頁の記録紙に記録する場合
がある。このようなトリミングあるいはオーバレ
イを行うのに従来例では、原稿の全読取画像を一
旦CRTによつて出力表示し、カーソル、ライト
ペン等で領域指定した後に画像処理を行う方式が
あつた。しかしながら、この方式では、リアルタ
イムの処理が困難であり、高解像度のCRTが必
要となり、構成装置が高価となる欠点があつた。
また、ブライングスポツトをループ状に描かせ、
その軌跡によるループ状の指定領域におけるエツ
ジを2次元的に検出する方式があつた。しかしな
がら、この方式もリアルタイムの処理が困難であ
り、またページメモリが必要となり、装置構成が
複雑かつ高価なものとなる欠点があつた。 For example, a recording apparatus may record only a certain area of a document, or may record certain areas of each of two pages of a document on one page of recording paper. Conventionally, such trimming or overlaying has been performed by first outputting and displaying the entire scanned image of the document on a CRT, then specifying the area with a cursor, light pen, etc., and then performing image processing. However, this method has the disadvantage that real-time processing is difficult, a high-resolution CRT is required, and the component equipment is expensive.
Also, draw blind spots in a loop shape,
There is now a method for two-dimensionally detecting edges in a designated loop-shaped area based on the locus. However, this method also has the disadvantage that real-time processing is difficult, a page memory is required, and the device configuration is complicated and expensive.
複写装置において指定画像の処理を行うための
領域指定手段として、原稿台上にカーソルレバー
を配置するものがあつた。しかしながら、カーソ
ルレバーには形状に限りがあるので、領域指定の
形状に限界があり操作性に乏しいといつた欠点が
あつた。 In some copying apparatuses, a cursor lever is placed on a document table as an area specifying means for processing a specified image. However, since the cursor lever has a limited shape, there is a limit to the shape of the region designation, and there are drawbacks such as poor operability.
また、複数色の画像を帯びた原稿の所望領域内
のある色画像を他の色で、また、所望領域外のあ
る色画像を他の色で再生したい場合にも、前述し
たような複雑な領域指定の機構や面倒な操作を要
するものであつた。 In addition, when you want to reproduce a color image within a desired area of a document with multiple color images in another color, or a color image outside the desired area in another color, the complicated process described above can be used. This required a mechanism for specifying areas and complicated operations.
本発明は以上の点に鑑みてなされたもので、複
雑な領域指定用の機構や面倒な操作を要すること
なく、複数色の画像を帯びた原稿の所望領域内の
ある色画像を他の色で、また、所望領域外のある
色画像を他の色で再生可能とすることを目的と
し、詳しくは、原稿画像を色分解して読取ること
により特定の色信号を出力する読取手段と、前記
読取手段からの特定の色信号の出力に基づいて前
記原稿上で特定の色によつて規定された画像領域
を判別する判別手段と、前記判別手段による領域
判別に従つて前記画像領域内の第1の色画像を他
の色画像に変換し、前記画像領域外の第2の色画
像を他の色画像に変換する処理手段とを有する画
像処理装置を提供するものである。 The present invention has been made in view of the above points, and it is possible to convert a certain color image within a desired area of a document containing images of multiple colors to other colors without requiring a complicated area designation mechanism or troublesome operations. In addition, it is an object of the present invention to make it possible to reproduce a certain color image outside a desired area in other colors. a discriminating means for discriminating an image area defined by a specific color on the document based on the output of a specific color signal from the reading means; The present invention provides an image processing apparatus having processing means for converting one color image into another color image and converting a second color image outside the image area into the other color image.
以下、図面に基づいて本発明を詳細に説明す
る。 Hereinafter, the present invention will be explained in detail based on the drawings.
第1図に本発明を適用したカラーの記録装置を
示す。ここで、原稿MATを、例えばA4版とし、
赤色と黒色との2色印刷原稿とする。原稿MAT
上での領域指定を、一定の太さのループによつて
行う。かような原稿MATを光源SOLによつて光
照射し、その反射光LMを第1反射鏡RM1およ
び第2反射鏡RM2により反射した後、結像レン
ズLNSによつてビームスプリツタBSに照光す
る。このビームスプリツタBSにおいては、短波
長の青色光は透過し、また長波長の赤色光は反射
して、例えばCCDで成る光電変換素子を複数個
ライン状に配列した光電変換器PHBおよびPHR
のそれぞれに至る。従つて、青色光像の明暗を光
電変換器PHBにより、また赤色光像の明暗を光
電変換器PHRによつてそれぞれ検知して電気信
号に変換する。両光電変換器PHBおよびPHRで
検知されたそれぞれの像情報はクロツクパルス
CP1に応じて時系列的に順次出力され、青色信
号SABおよび赤色信号SARとしてそれぞれ増幅
器APBおよびAPRに供給される。増幅後の青色
信号SBを2値化器CDSによつてデジタルの2値
青色信号BSBに変換して色判別器DMCに供給す
る。同様に、増幅後の赤色信号SRを別な2値化
器CDRによつてデジタルの2値赤色信号BSRに
変換して色判別器DMCに供給する。色判別器
DMCは、2値青色信号BSBおよび2値赤色信号
BSRに基づき、色判別を行い、青データDBU、
赤データDREおよび黒データDBKの3色のデー
タをそれぞれ発生する。 FIG. 1 shows a color recording apparatus to which the present invention is applied. Here, let the manuscript MAT be A4 version, for example,
The original is printed in two colors: red and black. Manuscript MAT
The area specified above is specified using a loop of constant thickness. Such a document MAT is irradiated with light by a light source SOL, and the reflected light LM is reflected by a first reflecting mirror RM1 and a second reflecting mirror RM2, and then is irradiated onto a beam splitter BS by an imaging lens LNS. . In this beam splitter BS, short-wavelength blue light is transmitted, and long-wavelength red light is reflected.
to each of them. Therefore, the brightness of the blue light image is detected by the photoelectric converter PHB, and the brightness and darkness of the red light image is detected by the photoelectric converter PHR and converted into electrical signals. Each image information detected by both photoelectric converters PHB and PHR is clock pulse
The signals are sequentially outputted in time series according to CP1 and supplied to amplifiers APB and APR as a blue signal SAB and a red signal SAR, respectively. The amplified blue signal SB is converted into a digital binary blue signal BSB by a binarizer CDS, and is supplied to a color discriminator DMC. Similarly, the amplified red signal SR is converted into a digital binary red signal BSR by another binarizer CDR and supplied to the color discriminator DMC. color discriminator
DMC is a binary blue signal BSB and a binary red signal
Color discrimination is performed based on BSR, blue data DBU,
Three color data of red data DRE and black data DBK are generated respectively.
このようにして得られた青データDBUに基づ
いて指定領域の判別を行う。なお、この青データ
DBUにノイズがあつても領域判別を可能とする
ためにノイズリダクシヨンを行う。つまり、青デ
ータDBUを、先ず主走査圧縮器CDMによつてデ
ータ圧縮し、その圧縮データDCMを副走査圧縮
器CDSによつて更にデータ圧縮して圧縮データ
DCSを得る。この圧縮データDCSをクロツクパ
ルスCP2に従つて第1ラインメモリML1に順
次格納する。また、このラインメモリML1に格
納されたデータは、クロツクパルスCP2に応じ
て読出され、その読出しデータDM1(3ビツ
ト)をエツジ検出器EDEに供給すると共に、そ
のうちの1ビツトを第2ラインメモリML2に供
給する。この第2ラインメモリML2において
も、クロツクパルスCP2に応じてデータDM1
を順次格納し、また格納されたデータは順次読出
される。その読出しデータDM2(3ビツト)を
エツジ検出器EDEに供給すると共に、そのうち
の1ビツトデータを第3ラインメモリML3に供
給する。クロツクパルスCP2に従つて、第3ラ
インメモリML3にデータDM2が格納され、ま
たその読出しデータDM3(3ビツト)をエツジ
検出器EDEに供給する。 The designated area is determined based on the blue data DBU obtained in this way. Furthermore, this blue data
Noise reduction is performed to enable area discrimination even if there is noise in the DBU. In other words, the blue data DBU is first compressed by the main scanning compressor CDM, and the compressed data DCM is further compressed by the sub-scanning compressor CDS to create the compressed data.
Get DCS. This compressed data DCS is sequentially stored in the first line memory ML1 in accordance with the clock pulse CP2. Further, the data stored in this line memory ML1 is read out in response to the clock pulse CP2, and the read data DM1 (3 bits) is supplied to the edge detector EDE, and 1 bit of it is sent to the second line memory ML2. supply This second line memory ML2 also receives data DM1 in response to the clock pulse CP2.
are stored sequentially, and the stored data are read out sequentially. The read data DM2 (3 bits) is supplied to the edge detector EDE, and 1 bit of the data is supplied to the third line memory ML3. According to the clock pulse CP2, data DM2 is stored in the third line memory ML3, and the read data DM3 (3 bits) is supplied to the edge detector EDE.
原稿MAT上において、青色ループによつて領
域指定したその領域の限界、つまりエツジ情報
を、時間的にずらした3つの読出しデータDM
1,DM2およびDM3に基づいてエツジ検出器
EDEによつて検出する。検出されたエツジ情報
を領域検出器DEAに供給し、その出力データた
る領域データDMをループ判別器DCLおよび第4
ラインメモリML4に供給する。この第4ライン
メモリML4は領域データDMを順次格納し、ま
たそこに格納されていたデータは読出されて読出
しデータDM4としてデータ選択器SDTに供給さ
れる。いま、ループ判別器DCLの出力信号であ
るデータ選択制御信号DCRをデータ選択器SDT
に供給する。これにより、第4ラインメモリの読
出しデータDM4あるいは第5ラインメモリML
5の読出しデータDM5のいずれかを選択して出
力信号DOUTとする。この出力信号DOUTを指
定領域を判別した情報として用いるために、デー
タ切換器DSWに供給してデータ切換制御信号と
する。それと共に、第5ラインメモリML5に供
給して、次の1ラインの読取期間中に亘つて格納
しておく。 Three readout data DM with temporally shifted limits of the area specified by the blue loop on the manuscript MAT, that is, edge information.
1. Edge detector based on DM2 and DM3
Detected by EDE. The detected edge information is supplied to the area detector DEA, and the area data DM, which is the output data, is sent to the loop discriminator DCL and the fourth
Supplied to line memory ML4. This fourth line memory ML4 sequentially stores area data DM, and the data stored therein is read out and supplied to the data selector SDT as read data DM4. Now, the data selection control signal DCR, which is the output signal of the loop discriminator DCL, is sent to the data selector SDT.
supply to. As a result, the read data DM4 of the fourth line memory or the read data ML of the fifth line memory
One of the read data DM5 of 5 is selected as the output signal DOUT. In order to use this output signal DOUT as information for determining the specified area, it is supplied to the data switch DSW and used as a data switching control signal. At the same time, it is supplied to the fifth line memory ML5 and stored during the reading period of the next one line.
色判別器DMCから得られる黒データDBKをラ
インメモリMBKに、また赤データDREを別なラ
インメモリMREにそれぞれ格納する。両ライン
メモリMBKおよびMREのそれぞれの読出しデ
ータDMBとDMRとを対とする2組のデータ群
をデータ切換器DSWに供給する。このデータ切
換器DSWは、データ選択器SDTからの出力信号
DOUTの切換制御によつて、例えば黒ヘツド
HEBに黒色データDHBを、また赤ヘツドHER
に赤色データDHRをそれぞれ供給する。ヘツド
HEBを黒色インクのインクジエツトヘツドとし、
またヘツドHERを赤色インクのインクジエツト
ヘツドとする。これら両ヘツドHEBおよびHER
は黒色データDHBおよび赤色データDHRに基づ
いてインク突出し、原稿MATの青色で指定され
た領域にわたつて記録紙(図示せず)に黒色およ
び赤色のカラー記録画像を形成することができ
る。 Black data DBK obtained from color discriminator DMC is stored in line memory MBK, and red data DRE is stored in another line memory MRE. Two sets of data groups consisting of pairs of read data DMB and DMR of both line memories MBK and MRE are supplied to the data switch DSW. This data switch DSW uses the output signal from the data selector SDT.
For example, black head
Black data DHB to HEB, and red head HER
The red data DHR is supplied to each. head
Let HEB be the inkjet head for black ink,
Also, let the head HER be an inkjet head for red ink. Both heads HEB and HER
can project ink based on the black data DHB and the red data DHR, and form a black and red color recorded image on recording paper (not shown) over an area designated in blue on the document MAT.
なお、両ラインメモリMBKおよびMREは、
各ライン毎に、データ圧縮およびエツジ検出によ
つてデータ切換制御信号DOUTを得るデータ処
理との時間関係を整合するために設けたものであ
る。 In addition, both line memories MBK and MRE are
This is provided to match the time relationship with data processing for obtaining the data switching control signal DOUT by data compression and edge detection for each line.
第2図A〜Eに、第1図におけるデータ処理の
各段階におけるデータを模式図的に示す。第2図
Aに示すように、原稿MAT(A4版)上で、例え
ば読取りたい領域AERを囲むように青色でルー
プLPを描いて指定する。なお、MERは原稿
MATの右端、OP1はループLPの欠落部である。
このように領域指定された原稿MATを、主走査
方向mにかつライン毎に副走査方向sで、ループ
LPを光学的に読取る。かような読取によつて得
られた青データDBUを主走査圧縮および副走査
圧縮することによつて得た圧縮データDCSを第
2図Bに示す。ここで、ループLPの欠落部OP1
に対応して1ライン分の欠落部OP2が生じる。
圧縮後のデータDCSに基づいて、エツジ検出器
EDEにより検出したエツジ情報DEを第2図cに
示す。なお、ここで、欠落部OP3は、欠落部OP
2に因る前縁のエツジ情報DEの欠除および誤差
である。 FIGS. 2A to 2E schematically show data at each stage of data processing in FIG. 1. As shown in FIG. 2A, on the manuscript MAT (A4 size), for example, draw a loop LP in blue to surround the area AER to be read. In addition, MER is the manuscript
The right end of MAT, OP1, is the missing part of the loop LP.
The document MAT with the specified area is looped in the main scanning direction m and in the sub-scanning direction s for each line.
Read the LP optically. Compressed data DCS obtained by subjecting the blue data DBU obtained by such reading to main scanning compression and sub-scanning compression is shown in FIG. 2B. Here, the missing part OP1 of the loop LP
Corresponding to this, a missing portion OP2 of one line is generated.
Edge detector based on compressed data DCS
The edge information DE detected by EDE is shown in Fig. 2c. In addition, here, the missing part OP3 is the missing part OP3.
This is the deletion and error of edge information DE of the leading edge due to No. 2.
領域検出器DEAは1つのD形フリツプフロツ
プ(以下FFと称す)で成つており、1ラインに
おける前縁(ループLPの左側部)のエツジ情報
DEでセツトした後、後縁(ループLPの右側部)
のエツジ情報DEでリセツトする。このように、
前縁および後縁による一対のエツジ情報によつて
セツトおよびリセツトされるFFのセツト状態に
ある間TZKが、そのラインにおいて指定領域AER
内であることを示す。なお、1ラインにおいて、
複数対のエツジ情報DEが生じる場合もある。か
ような領域検出器DEAによる領域データDMを
第2図Dに示す。ここで、斜線は、領域検出器
DEAのFFがセツト状態にある間TZKを示す。従
つて、前縁のエツジ情報DEのない欠落部OP3に
よつては、本来のループの左側部にて領域検出器
DEAのFFはセツトされず、むしろループの右側
部による後縁のエツジ情報DEでセツトされてし
まう。そのように誤つたFFのセツト状態は、原
稿MATの右側MERに対応する原稿読取終了端
MER1まで続く。また、第2図Aにおいて、ル
ープLPによる指定領域AERの極めて狭い部分
NAがある。この部分NAに対応する検出エツジ
情報DEは、第2図Cに示す如く、前縁情報NA
1のみであつて、後縁情報の検出はない。そのた
め、前縁情報NA1で領域検出器DEAのFFはセ
ツトされてしまい、原稿読取終了端MER1まで
そのセツト状態は続く。このように、実際には指
定領域AER外の部分が、領域検出器DEAによつ
て指定領域AER内であるとの誤つた領域データ
DMが出力されてしまうことがある。 The area detector DEA consists of one D-type flip-flop (hereinafter referred to as FF), and it detects edge information of the leading edge (left side of loop LP) in one line.
After setting with DE, trailing edge (right side of loop LP)
Reset with the edge information DE. in this way,
While T ZK is in the set state of FF, which is set and reset by a pair of edge information from the leading edge and trailing edge, the specified area AER in that line
Indicates that it is within. In addition, in one line,
Multiple pairs of edge information DE may occur. Area data DM obtained by such an area detector DEA is shown in FIG. 2D. Here, the diagonal line is the area detector
Indicates T ZK while the FF of DEA is in the set state. Therefore, depending on the missing part OP3 where there is no edge information DE of the leading edge, the area detector is installed on the left side of the original loop.
The FF of DEA is not set, but rather is set by the trailing edge information DE from the right side of the loop. The incorrectly set state of FF is the end of document reading corresponding to the right MER of the document MAT.
Continues until MER1. In addition, in Figure 2A, the extremely narrow part of the designated area AER by loop LP
There is NA. The detected edge information DE corresponding to this partial NA is, as shown in FIG. 2C, the leading edge information NA
1, and there is no detection of trailing edge information. Therefore, the FF of the area detector DEA is set by the leading edge information NA1, and this set state continues until the document reading end MER1. In this way, area data that is actually outside the specified area AER is incorrectly determined by the area detector DEA to be within the specified area AER.
DMs may be output.
そこで、このような誤動作を克服するものとし
て、本発明では領域検出器DEAから“指定領域
内である”ことを示す信号を出力している状態で
読取終了端MER1を検出した場合には、1つ前
のラインで検出したエツジ情報DEをそのまま利
用する。例えば、第2図Cにおける欠落部OP3
における4ラインでは、1ライン前の前縁情報
LBFを前縁情報としている。そのため、当該読
取中のラインにおけるエツジ情報DEを第4ライ
ンメモリML4に、またそれよりも1ライン前の
ラインにおける検出エツジ情報DEを第5ライン
メモリML5に一旦格納しておき、読取終了端
MER1が“指定領域内”で検出されたら、メモ
リML5に格納されていた1ライン前のエツジ情
報DEを、データ選択器SDTによつて選択して出
力する。このような処理によつて得た制御出力信
号DOUTとそれによつて指定される領域を斜線
にして第2図Eに示す。これからも明らかな如
く、第2図Aに示すループLPで囲まれる指定領
域AERと近似な形状を示す領域指定情報が得ら
れる。 Therefore, in order to overcome such a malfunction, in the present invention, when the reading end end MER1 is detected while the area detector DEA is outputting a signal indicating that it is "within the specified area", 1. The edge information DE detected in the previous line is used as is. For example, the missing part OP3 in Figure 2C
For the 4th line in , the leading edge information of the previous line is
LBF is used as leading edge information. Therefore, the edge information DE for the line currently being read is temporarily stored in the fourth line memory ML4, and the detected edge information DE for the line one line before it is temporarily stored in the fifth line memory ML5.
When MER1 is detected "within the specified area", the edge information DE of one line before, which was stored in the memory ML5, is selected and outputted by the data selector SDT. The control output signal DOUT obtained through such processing and the area specified thereby are shown in diagonal lines in FIG. 2E. As is clear from this, area designation information indicating a shape similar to the designated area AER surrounded by the loop LP shown in FIG. 2A is obtained.
なお、ループLPを原稿MATに直接描いて領域
AERを指定してもよいが、原稿MATを汚したく
ない場合には不都合である。かような場合、透明
フイルム板を原稿MAT上にあてがい、その上か
ら乾性インクのマーカ等によつてループLPを描
けばよい。原稿MATを汚すこともなく、また、
記録が終了すればインク書のループLPを容易に
消すことができるので好都合である。 In addition, draw the loop LP directly on the manuscript MAT to create an area.
You may specify AER, but this is inconvenient if you do not want to contaminate the manuscript MAT. In such a case, you can place a transparent film plate on the original MAT and draw a loop LP on it using a dry ink marker or the like. It does not stain the manuscript MAT, and
This is convenient because the ink loop LP can be easily erased once recording is completed.
第3図に、第1図における両増幅器APBおよ
びAPRから色判別器DMCまでの回路を具体的に
示す。第4図A〜Kに第3図の各部の信号波形を
示す。両図において、増幅後の青色信号SBを両
比較器CB1およびCB2のそれぞれの反転入力端
子に、また増幅後の赤色信号SRを両比較器CR1
およびCR2のそれぞれの反転入力端子に供給す
る。青色信号レベルの暗レベルに近い第1スライ
スレベルの閾値電圧VB1を比較器CB1の非反
転入力端子に、また明に近い第2スライスレベル
の閾値電圧VB2を比較器CB2の非反転入力端
子にそれぞれ供給する。同様にして、赤色信号レ
ベルの暗レベルに近い第1スライスレベルの閾値
電圧VR1を比較器CR1の非反転入力端子に、
また明レベルに近い第2スライスレベルの閾値電
圧VR2を比較器CR2の非反転入力端子にそれ
ぞれ供給する。両信号SBおよびSRは、これらの
閾値電圧を下まわると比較器の出力が高レベルと
なり、閾値電圧を上まわると低レベルとなること
により2値化される。 FIG. 3 specifically shows the circuit from both amplifiers APB and APR to the color discriminator DMC in FIG. 1. FIGS. 4A to 4K show signal waveforms at each part in FIG. 3. In both figures, the amplified blue signal SB is connected to the respective inverting input terminals of both comparators CB1 and CB2, and the amplified red signal SR is connected to both comparators CR1.
and the respective inverting input terminals of CR2. The threshold voltage VB1 of the first slice level, which is close to the dark level of the blue signal level, is connected to the non-inverting input terminal of the comparator CB1, and the threshold voltage VB2 of the second slice level, which is close to the bright level, is connected to the non-inverting input terminal of the comparator CB2. supply Similarly, the threshold voltage VR1 of the first slice level, which is close to the dark level of the red signal level, is applied to the non-inverting input terminal of the comparator CR1.
Further, a threshold voltage VR2 at a second slice level close to the bright level is supplied to the non-inverting input terminal of the comparator CR2. Both signals SB and SR are binarized by having the output of the comparator go high when it goes below these threshold voltages, and go low when it goes above the threshold voltage.
いま、原稿を第4図Aに示すパターンとする。
スライスレベルはそれぞれの色信号において異な
るので、原稿の画像に相当するパルス幅は、それ
ぞれ第1スライスレベルでスライスしたものが、
第2スライスレベルでスライスしたものよりも狭
い。すなわち、比較器CB1の出力信号BB1は比
較器CB2の出力信号BB2よりも、また比較器
CR1の出力信号BR1は比較器CR2の出力信号
BR2よりもそれぞれそのパルス幅は狭い。 Now, assume that the original has the pattern shown in FIG. 4A.
Since the slice level is different for each color signal, the pulse width corresponding to the image of the original is sliced at the first slice level.
Narrower than those sliced at the second slice level. That is, the output signal BB1 of the comparator CB1 is higher than the output signal BB2 of the comparator CB2.
Output signal BR1 of CR1 is output signal of comparator CR2
Each pulse width is narrower than that of BR2.
このようにデジタル化された信号BB1,BB
2,BR1およびBR2を、それぞれに対応する
FF31,33,35および37のそれぞれのD
入力端子に供給する。これらのFF31〜37の
それぞれのクロツク端子CKにクロツクパルスCP
3を共通に供給する。従つて、比較器の出力信号
BB1,BB2,BR1およびBR2はクロツクパ
ルスCP3の現出時によつてそれぞれの信号に対
応したFF31〜37でラツチされ、またこれら
FF31〜37のそれぞれのQ出力端子より、信
号FB1,FB2,FR1,FR2が出力される。信
号FB2およびFR2をアンドゲートAD1に供給
して、論理演算によつて黒抜き信号SBNを得る。
この信号SBNは、原稿の黒パターンにおいての
み高論理レベルである。黒抜き信号SBNをアン
ドゲートAD2の一方入力端に供給すると共に、
インバータIVで反転した後アンドゲートAD3お
よびAD4のそれぞれの一方入力端に供給する。
更に、信号FB1を両アンドゲートAD2および
AD4の他方入力端に、信号FR1をアンドゲー
トAD3の他方入力端にそれぞれ供給する。する
と、アンドゲートAD2から原稿上で黒パターン
でのみ高論理レベルとなる信号SBK、アンドゲ
ートAD3から赤パターンでのみ高論理レベルと
なる信号SRE、アンドゲートAD4から青パター
ンでのみ高論理レベルとなる信号SBUをそれぞ
れ得て、FF41,43および45のそれぞれの
D入力端子に供給する。これらFF41〜45の
それぞれのクロツク端子CKには共通のクロツク
パルスCP3が供給されており、このクロツクパ
ルスCP3の現出により信号SBK,SREおよび
SBUがFF41〜45にラツチされ、そして黒デ
ータDBK、赤データDREおよび青データDBUと
してそれぞれ得られる。 The signals digitized in this way BB1, BB
2. Correspond to BR1 and BR2 respectively.
D of each of FF31, 33, 35 and 37
Supplied to the input terminal. A clock pulse CP is applied to the clock terminal CK of each of these FF31 to FF37.
3 are commonly supplied. Therefore, the output signal of the comparator
BB1, BB2, BR1 and BR2 are latched by FF31 to FF37 corresponding to each signal depending on the appearance of clock pulse CP3, and these
Signals FB1, FB2, FR1, and FR2 are output from the Q output terminals of FFs 31 to 37, respectively. Signals FB2 and FR2 are supplied to AND gate AD1, and a blackout signal SBN is obtained by logical operation.
This signal SBN is at a high logic level only in the black pattern of the document. While supplying the black signal SBN to one input terminal of the AND gate AD2,
After being inverted by inverter IV, it is supplied to one input terminal of each of AND gates AD3 and AD4.
Furthermore, signal FB1 is connected to both AND gates AD2 and
The signal FR1 is supplied to the other input terminal of AD4, and the signal FR1 is supplied to the other input terminal of AND gate AD3. Then, the signal SBK from AND gate AD2 becomes a high logic level only in black patterns on the document, the signal SRE becomes a high logic level only in red patterns from AND gate AD3, and the signal SRE becomes a high logic level only in blue patterns from AND gate AD4. Signals SBU are obtained and supplied to the D input terminals of FFs 41, 43 and 45, respectively. A common clock pulse CP3 is supplied to the clock terminal CK of each of these FFs 41 to 45, and the appearance of this clock pulse CP3 causes the signals SBK, SRE and
The SBU is latched to FFs 41-45 and obtained as black data DBK, red data DRE and blue data DBU, respectively.
第5図に第1図における主走査圧縮器CDMの
一具体例を示す。ここで、4つのFF51〜54
を縦続接続し、FF51,52および53のQ出
力信号Q1,Q2およびQ3をアンドゲート55
に供給する。また、FF51,52および54の
Q出力信号Q1,Q2およびQ4をアンドゲート
56に、FF51,53および54のQ出力信号
Q1,Q3およびQ4をアンドゲート57に、
FF52,53および54のQ出力信号Q2,Q
3およびQ4をアンドゲート58にそれぞれ供給
する。これらのアンドゲート55〜58の出力信
号に基づいてオアゲート59の論理演算によつて
得た論理信号DMR1を両アンドゲート60およ
び61の一方入力端子に供給する。 FIG. 5 shows a specific example of the main scanning compressor CDM in FIG. 1. Here, four FF51-54
are connected in cascade, and the Q output signals Q1, Q2, and Q3 of FFs 51, 52, and 53 are connected to an AND gate 55.
supply to. Also, Q output signals Q1, Q2 and Q4 of FFs 51, 52 and 54 are sent to an AND gate 56, and Q output signals Q1, Q3 and Q4 of FFs 51, 53 and 54 are sent to an AND gate 57.
Q output signals Q2, Q of FF52, 53 and 54
3 and Q4 are supplied to AND gate 58, respectively. A logic signal DMR1 obtained by a logical operation of an OR gate 59 based on the output signals of these AND gates 55 to 58 is supplied to one input terminal of both AND gates 60 and 61.
16進カウンタCT1のクリア端子CLRに同期信
号SYNC1が供給されると、このカウンタCT1
のカウントデータは0になり、そしてこのカウン
タCT1はそのクロツク端子CKに導入されたクロ
ツクパルスCP3を計数する。カウンタCT1の出
力端子QAから出力される1/2分周信号61と出力
端子QBから出力される1/4分周信号62とをアン
ドゲート63に供給し、その出力信号T1をアン
ドゲート64の一方入力端子に供給すると共に、
インバータ65によつて反転した信号1をアン
ドゲート60の他方入力端子に供給する。両アン
ドゲート60および64の両出力信号に基づきオ
アゲート66によつて得た論理和信号67をFF
68のD入力端子に供給する。FF68のQ出力
端子から得られる論理信号DMR2を両アンドゲ
ート61および64のそれぞれの他方入力端子に
供給する。この主走査圧縮器CDMにおいて青デ
ータDBUから主圧縮データDCMを得る動作は、
上述構成において、FF51〜54,68および
カウンタCT1に共通にクロツクパルスCP3を供
給することによつて行われる。 When synchronization signal SYNC1 is supplied to the clear terminal CLR of hexadecimal counter CT1, this counter CT1
The count data of becomes 0, and this counter CT1 counts the clock pulses CP3 introduced into its clock terminal CK. The 1/2 frequency divided signal 61 output from the output terminal Q A of the counter CT1 and the 1/4 frequency divided signal 62 output from the output terminal Q B are supplied to the AND gate 63, and the output signal T1 is applied to the AND gate 63. 64 to one input terminal, and
Signal 1 inverted by inverter 65 is supplied to the other input terminal of AND gate 60 . The logical sum signal 67 obtained by the OR gate 66 based on the output signals of the AND gates 60 and 64 is
68 D input terminal. A logic signal DMR2 obtained from the Q output terminal of the FF 68 is supplied to the other input terminal of both AND gates 61 and 64, respectively. The operation of obtaining main compressed data DCM from blue data DBU in this main scanning compressor CDM is as follows:
In the above configuration, this is done by commonly supplying the clock pulse CP3 to the FFs 51-54, 68 and the counter CT1.
第6図A〜Gに第5図における各部の信号波形
を示す。いま、原稿MATから取得された青デー
タDBUを第6図Dに示すような信号であるとす
ると、同図Aに示すクロツクパルスCP3に応じ
て、第5図に示した信号T1,DMR1,DMR
2およびDCMのそれぞれは第6図にC〜Gに示
す信号となる。ここで、4つのアンドゲート55
〜58およびオアゲート59は3/4の多数決論理
回路を形成しており、高論理レベルをとるデータ
の数が多数(4つのうち3つ以上)であれば、そ
の比較した一群のデータは全体として高論理レベ
ルをとる1つの大サイズのデータとみる。このよ
うにして、本主走査圧縮器CDMによつて、例え
ば1ライン当り1728ビツトを1/8の216ビツトにデ
ータ圧縮すると共に、6/8の多数決論理による圧
縮データDCMを得ている。 FIGS. 6A to 6G show signal waveforms at various parts in FIG. 5. Now, assuming that the blue data DBU acquired from the original MAT is a signal as shown in FIG. 6D, the signals T1, DMR1, DMR shown in FIG. 5 are generated in response to the clock pulse CP3 shown in FIG.
2 and DCM become signals shown as C to G in FIG. Here, four AND gates 55
~58 and the OR gate 59 form a 3/4 majority logic circuit, and if the number of data that takes a high logic level is large (3 or more out of 4), the compared group of data as a whole It is viewed as one large piece of data with a high logic level. In this way, the present main scanning compressor CDM compresses data from, for example, 1728 bits per line to 1/8, or 216 bits, and obtains compressed data DCM using 6/8 majority logic.
第7図に第1図における副走査圧縮器CDSの
一具体例を示す。ここで、主圧縮データDCMを
215ビツトのシフトレジスタSR1に供給し、その
出力信号71を216ビツトのシフトレジスタSR2
に供給し、その出力信号72を216ビツトのシフ
トレジスタSR3に供給して、これら縦続接続さ
れた3つのシフトレジスタSR1,SR2および
SR3による順次出力信号73を得る。主圧縮デ
ータDCMをアンドゲート74,75および76
に、シフトレジスタSR1の出力信号71をアン
ドゲート74,75および77に、シフトレジス
タSR2の出力信号72をアンドゲート74,7
6および77に、シフトレジスタSR3の出力信
号73をアンドゲート75,76および77にそ
れぞれ供給する。これら4つのアンドゲート74
〜77の出力信号に基づき、オアゲート78によ
つて論理和演算を行つて、その出力論理信号
DSR1をアンドゲート79に供給すると共に216
ビツトのシフトレジスタSR4に供給し、その出
力信号80をアンドゲート79に供給すると共に
216ビツトのシフトレジスタSR5に供給し、その
出力信号81をアンドゲート79に供給する。ア
ンドゲート79による論理積の出力論理信号
DSR2(第1図では圧縮データDCSに相当)を
216ビツトのシフトレジスタSR6(第1ラインメ
モリML1の一部)に供給し、その出力としてサ
ンプリングされた副圧縮データDCSを得る。16
進カウンタCT2のクロツク端子CKに本副走査圧
縮器CDSの動作を制御するクロツクパルスCP3
を供給する。カウンタCT2はクロツクパルスCP
3を計数し、その1/2分周信号QA、1/4分周信号
QBおよび1/8分周信号QCをアンドゲート82に供
給して、その論理積出力の時刻信号TS1を得る。
また同期信号SYNC2をカウンタCT2のクリア
端子CLRと別な16進カウンタCT3のクロツク端
子CKに供給する。カウンタCT3は同期信号
SYNC2を計数し、その1/2分周信号QA、1/4分
周信号QB、1/3分周信号QCおよび1/16分周信号QD
をデコーダDECに供給して、その復号出力であ
る第2時刻信号TS2を得る。さらに、16進カウ
ンタCT3の桁上げ出力信号をインバータ83を
介してそのクリア端子CLRに供給し、この信号
を第3時刻信号TS3として得る。 FIG. 7 shows a specific example of the sub-scanning compressor CDS in FIG. 1. Here, the main compressed data DCM is
The output signal 71 is supplied to the 215-bit shift register SR1, and the output signal 71 is sent to the 216-bit shift register SR2.
The output signal 72 is supplied to a 216-bit shift register SR3, and these three cascaded shift registers SR1, SR2 and
A sequential output signal 73 is obtained by SR3. Main compressed data DCM and gates 74, 75 and 76
, output signal 71 of shift register SR1 is applied to AND gates 74, 75 and 77, and output signal 72 of shift register SR2 is applied to AND gates 74, 77.
6 and 77, output signal 73 of shift register SR3 is supplied to AND gates 75, 76 and 77, respectively. These four AND gates 74
Based on the output signals of ~77, an OR gate 78 performs a logical sum operation, and the output logic signal is
Supply DSR1 to AND gate 79 and 216
The output signal 80 is supplied to the bit shift register SR4 and the output signal 80 is supplied to the AND gate 79.
The signal is supplied to a 216-bit shift register SR5, and its output signal 81 is supplied to an AND gate 79. Output logic signal of AND gate 79
DSR2 (corresponding to compressed data DCS in Figure 1)
The data is supplied to a 216-bit shift register SR6 (part of the first line memory ML1), and sampled sub-compressed data DCS is obtained as its output. 16
A clock pulse CP3 that controls the operation of the main sub-scanning compressor CDS is applied to the clock terminal CK of the forward counter CT2.
supply. Counter CT2 is clock pulse CP
3, and the 1/2 frequency divided signal Q A and 1/4 frequency divided signal
Q B and the 1/8 frequency divided signal Q C are supplied to an AND gate 82 to obtain a time signal TS1 as an AND output thereof.
Further, a synchronizing signal SYNC2 is supplied to the clear terminal CLR of the counter CT2 and the clock terminal CK of a separate hexadecimal counter CT3. Counter CT3 is a synchronization signal
SYNC2 is counted and its 1/2 frequency divided signal Q A , 1/4 frequency divided signal Q B , 1/3 frequency divided signal Q C and 1/16 frequency divided signal Q D
is supplied to the decoder DEC to obtain a second time signal TS2 as its decoded output. Further, the carry output signal of the hexadecimal counter CT3 is supplied to its clear terminal CLR via the inverter 83, and this signal is obtained as the third time signal TS3.
第1時刻信号TS1をシフトレジスタSR1,
SR2およびSR3のクロツク端子CKに共通に供
給する。また、第1時刻信号TS1と第2時刻信
号TS2とをアンドゲート84に供給し、その出
力信号LGS1を両シフトレジスタSR4およびSR
5のクロツク端子に共通に供給する。さらに、第
1時刻信号TS1と第3時刻信号TS3とをアンド
ゲート85に供給し、その出力信号LGS2をシ
フトレジスタSR6のクロツク端子CKに供給す
る。 The first time signal TS1 is transferred to shift register SR1,
Commonly supplied to clock terminal CK of SR2 and SR3. Further, the first time signal TS1 and the second time signal TS2 are supplied to the AND gate 84, and the output signal LGS1 is sent to both shift registers SR4 and SR.
5 clock terminals in common. Further, the first time signal TS1 and the third time signal TS3 are supplied to an AND gate 85, and its output signal LGS2 is supplied to the clock terminal CK of the shift register SR6.
ここで、クロツクパルスCP3は主走査m用の
信号であり、1ビツト毎に生起するパルス信号で
ある。また、同期信号SYNC2は副走査s用の信
号であり、1ライン毎にカウンタCT3をカウン
トアツプさせる信号である。このような主走査お
よび副走査を制御するクロツクパルスCP3およ
び同期信号SYNC2に応じて、本副走査圧縮器
CDSは、主圧縮データDCMを、1/12のビツト数
のデータDCSに圧縮する。4つのアンドゲート
74〜77、オアゲート78で構成される論理回
路LOGは1/4に圧縮すると共に、3/4の多数決論
理回路である。すなわち、主圧縮データDCM、
3シフトレジスタSR1,SR2およびSR3の出
力信号71,72および73による4つのデータ
のうち、いずれか3つのデータが高論理レベルで
あれば、その出力論理信号DSR1は高論理レベ
ルとなる。また、アンドゲート79は1/3のデー
タ圧縮をなす論理回路である。従つて、論理回路
LOGおよびアンドゲート79により9/12の多数
決論理動作をなしている。 Here, the clock pulse CP3 is a signal for main scanning m, and is a pulse signal generated for each bit. Further, the synchronizing signal SYNC2 is a signal for sub-scanning s, and is a signal that causes the counter CT3 to count up every line. In response to the clock pulse CP3 and synchronization signal SYNC2 that control the main scanning and sub-scanning,
The CDS compresses the main compressed data DCM into data DCS with 1/12 the number of bits. The logic circuit LOG composed of four AND gates 74 to 77 and an OR gate 78 is compressed to 1/4 and is a 3/4 majority logic circuit. That is, the main compressed data DCM,
If any three of the four data output signals 71, 72 and 73 of the three shift registers SR1, SR2 and SR3 are at a high logic level, the output logic signal DSR1 is at a high logic level. Further, the AND gate 79 is a logic circuit that compresses data by 1/3. Therefore, logic circuit
The LOG and AND gate 79 perform a 9/12 majority logic operation.
このようにして、副走査圧縮器CDSによつて、
12ライン毎のバルク処理によつた副圧縮データ
DCSを得る。 In this way, by the sub-scanning compressor CDS,
Sub-compressed data by bulk processing every 12 lines
Get DCS.
第8図に第7図における各部の信号波形を示
す。ここで、クロツクパルスCPの周期をTCPとす
ると、同期信号SYNC1の周期TSY1は1728TCPで
ある。また、同期信号SYNC2の周期をTSY2とす
ると、第1時刻信号TS1の周期TTS1は8TCP、第
2時刻信号TS2の周期TTS2は4TSY2、第3時刻信
号TS3の周期TTS3は12TSY2となる。 FIG. 8 shows signal waveforms at various parts in FIG. 7. Here, if the period of the clock pulse CP is TCP , the period TSY1 of the synchronizing signal SYNC1 is 1728TCP . Further, if the period of the synchronization signal SYNC2 is T SY2 , the period T TS1 of the first time signal TS1 is 8T CP , the period T TS2 of the second time signal TS2 is 4T SY2 , and the period T TS3 of the third time signal TS3 is 12T It becomes SY2 .
第9図に第1図におけるエツジ検出部の詳細を
示す。ここで、副圧縮データDSR2が供給され
る第1ラインメモリML1の出力信号Q90を
FF91のD入力端子に供給し、そのQ出力信号
Q91を次段のFF92のD入力端子に供給して、
そのQ出力信号Q92を得る。この信号Q92が
供給される第2ラインメモリML2の出力信号Q
93をFF94のD入力端子に供給し、そのQ出
力信号Q94を次段のFF95のD入力端子に供
給して、そのQ出力信号Q95を得る。同様にし
て、信号Q95が供給される第3ラインメモリ
ML3の出力信号Q96をFF97のD入力端子
に供給し、そのQ出力信号Q97を次段のFF9
8のD入力端子に供給して、そのQ出力信号Q9
8を得る。この構成において、データの読取り、
読出しおよびラツチ動作の制御は、副走査圧縮器
CDS(第7図参照)で得られるタイミング信号
LGS2を、これらのラインメモリML1,ML2
およびML3とFF91,92,94,95,9
7および98とのクロツク端子CKに共通に供給
することによつて行われる。 FIG. 9 shows details of the edge detection section in FIG. 1. Here, the output signal Q90 of the first line memory ML1 to which the sub-compressed data DSR2 is supplied is
The Q output signal Q91 is supplied to the D input terminal of FF91, and the Q output signal Q91 is supplied to the D input terminal of FF92 in the next stage.
Its Q output signal Q92 is obtained. The output signal Q of the second line memory ML2 to which this signal Q92 is supplied
93 is supplied to the D input terminal of FF94, and its Q output signal Q94 is supplied to the D input terminal of FF95 at the next stage to obtain its Q output signal Q95. Similarly, the third line memory is supplied with signal Q95.
The output signal Q96 of ML3 is supplied to the D input terminal of FF97, and the Q output signal Q97 is supplied to the next stage FF9.
8, and its Q output signal Q9
Get 8. In this configuration, reading data,
Read and latch operations are controlled by the sub-scan compressor.
Timing signal obtained by CDS (see Figure 7)
LGS2 and these line memories ML1 and ML2
and ML3 and FF91,92,94,95,9
This is done by commonly supplying the clock terminals CK of clocks 7 and 98.
3つの信号Q90,Q91およびQ92で成る
読出しデータDM1、信号Q93,Q94および
Q95で成る読出しデータDM2、信号Q96,
Q97およびQ98で成る読出しデータDM3を
エツジ検出器EDEに供給する。なお、このエツ
ジ検出器EDEを構成する論理回路を、読出しデ
ータDM1のパラメータをa、b、c、読出しデ
ータDM2のパラメータをd、e、f、読出しデ
ータDM3のパラメータをg、h、iとして論理
式で示す。 Read data DM1 consisting of three signals Q90, Q91 and Q92, read data DM2 consisting of signals Q93, Q94 and Q95, signal Q96,
Read data DM3 consisting of Q97 and Q98 is supplied to edge detector EDE. Note that the logic circuit constituting this edge detector EDE is configured such that the parameters of read data DM1 are a, b, c, the parameters of read data DM2 are d, e, f, and the parameters of read data DM3 are g, h, i. Shown as a logical formula.
論理回路LGC1の論理出力信号LGO1は、
LGO1=e・g・・・(a+b+c)
(1)
として与えられる。また、論理回路LGC2の論
理出力LGO2は、
LGO2=(d・・)・(a+b)
・(g+h)・(・) (2)
として表わされる。さらに、論理回路LGC3の
論理出力LGO3は、
LGO3=a・e・・・(g+h+i)
(3)
として与えられる。 The logic output signal LGO1 of the logic circuit LGC1 is LGO1=e・g...(a+b+c)
(1) is given as. Further, the logic output LGO2 of the logic circuit LGC2 is expressed as LGO2=(d..).(a+b).(g+h).(.) (2). Furthermore, the logic output LGO3 of the logic circuit LGC3 is LGO3=a・e...(g+h+i)
(3) is given as.
これらの論理出力LGO1,LGO2およびLGO
3に基づき、オアゲート99によつて論理和演算
をなしてエツジ検出情報DEを得る。 These logic outputs LGO1, LGO2 and LGO
3, an OR gate 99 performs a logical sum operation to obtain edge detection information DE.
論理回路LGC2によつて検出されるパターン
を第10図Aに、論理回路LGC3によつて検出
されるパターンを第10図Bに、論理回路LGC
1によつて検出されるパターンを第10図Cにそ
れぞれ示す。 The pattern detected by the logic circuit LGC2 is shown in FIG. 10A, the pattern detected by the logic circuit LGC3 is shown in FIG. 10B, and the pattern detected by the logic circuit LGC2 is shown in FIG.
The patterns detected by 1 are shown in FIG. 10C, respectively.
なお、これらパラメータa〜iと1画素を形成
する3×3マトリツクスの各要素との対応関係を
第10図Dに示す。このようなマトリツクス形成
の論理判断によつてエツジ情報DEを得る。 Incidentally, the correspondence relationship between these parameters a to i and each element of a 3.times.3 matrix forming one pixel is shown in FIG. 10D. Edge information DE is obtained by such logical judgment of matrix formation.
第11図に第1図においてエツジ検出情報DE
から出力信号DOUTを得る回路を具体的に示し、
その動作を説明するための信号波形を第12図A
〜Dに示す。ここで、領域検出器DEAのアンド
ゲート111にエツジ検出器EDEからのエツジ
情報DEおよび副走査圧縮器CDS(第7図参照)で
得られる第3時刻信号TS3を供給する。その出
力信号112をFF113のクロツク端子CKに供
給する。FF113の出力信号をそのD入力端
子に供給すると共に、そのQ出力信号である領域
データDMをループ判別器DCLを構成するFF1
14のD入力端子に供給する。第3時刻信号TS
をインバータ115で反転した後、FF114の
クロツク端子CKおよびデータ選択器SDTのアン
ドゲート116に供給する。第3時刻信号TS3
と領域データDMとをアンドゲート117に供給
し、両アンドゲート116および117の両出力
信号に基づきオアゲート118で論理和演算した
後、その出力信号119を第4ラインメモリML
4に供給する。このラインメモリML4のクロツ
ク端子CKに供給されるクロツクパルスCP3に応
じてデータ読取りをなし、それと共に読出される
データDM4をアンドゲート116および121
に供給する。また、ループ判別器DCL内のFF1
14のQ出力信号であるデータ選択制御信号
DCRを別なアンドゲート122に供給すると共
に、インバータ123で反転した後アンドゲート
121に供給する。両アンドゲート121および
122の両出力信号に基づきオアゲート124に
よつて論理和演算した後、その出力信号DOUT
を第5ラインメモリML5に供給する。このライ
ンメモリML5におけるデータ読取りはそのクロ
ツク端子CKに供給されるクロツクパルスCP3に
従つて行われ、またそのクロツクパルスCP3に
応じて読出されるデータDM5をアンドゲート1
22に供給する。 Figure 11 shows edge detection information DE in Figure 1.
Specifically shows the circuit that obtains the output signal DOUT from
Figure 12A shows the signal waveform to explain its operation.
- Shown in D. Here, the edge information DE from the edge detector EDE and the third time signal TS3 obtained by the sub-scanning compressor CDS (see FIG. 7) are supplied to the AND gate 111 of the area detector DEA. The output signal 112 is supplied to the clock terminal CK of the FF 113. The output signal of FF113 is supplied to its D input terminal, and the region data DM, which is its Q output signal, is supplied to FF1 configuring the loop discriminator DCL.
14 D input terminal. Third time signal TS
is inverted by an inverter 115, and then supplied to the clock terminal CK of the FF 114 and the AND gate 116 of the data selector SDT. Third time signal TS3
and area data DM are supplied to the AND gate 117, and an OR gate 118 performs a logical OR operation based on both the output signals of the AND gates 116 and 117, and then outputs the output signal 119 to the fourth line memory ML.
Supply to 4. Data is read in response to the clock pulse CP3 supplied to the clock terminal CK of the line memory ML4, and the data DM4 read out at the same time is sent to the AND gates 116 and 121.
supply to. Also, FF1 in the loop discriminator DCL
The data selection control signal is the Q output signal of 14.
The DCR is supplied to another AND gate 122, and after being inverted by an inverter 123, it is supplied to an AND gate 121. After the OR gate 124 performs a logical OR operation based on both the output signals of the AND gates 121 and 122, the output signal DOUT
is supplied to the fifth line memory ML5. Data reading in this line memory ML5 is performed in accordance with a clock pulse CP3 supplied to its clock terminal CK, and the data DM5 read in response to the clock pulse CP3 is read out by an AND gate 1.
22.
なお、第3時刻信号TS3における期間TSNで
11ライン、期間TSPで1ライン、つまり1周期の
間に12ラインの処理を行う。 In addition, in the period T SN of the third time signal TS3,
11 lines, 1 line is processed in period T SP , that is, 12 lines are processed during one cycle.
第13図に第11図の動作を説明するための流
れ図を示す。以下、第11図および第12図の参
照の下に第13図に従つて説明する。 FIG. 13 shows a flowchart for explaining the operation of FIG. 11. Hereinafter, the explanation will be made according to FIG. 13 with reference to FIGS. 11 and 12.
先ず、現在主走査しているラインにおいて、ラ
インエンド、つまり読取り終了端MER1に至つ
たか否か判定する(ステツプ131)。否定判定なら
ば、その読取り中のラインが第12ライン目か否か
判定する(ステツプ133)。肯定判定ならば、エツ
ジ検出が行われたか否か判定する(ステツプ
135)。肯定判定ならば、FFA(領域検出器DEAに
含まれるFF113のQ出力論理状態を指し、以
下同様)が低論理レベル“0”か否か判定する
(ステツプ137)。肯定判定つまりFFA=0ならば
FF113をセツトし(ステツプ139)、また否定
判定つまりFFA=1ならばFF113をリセツト
し(ステツプ141)、ステツプ135の否定判定の場
合と同様ステツプ143に移る。ステツプ143におい
て、FFAを第4ラインメモリML4に格納した
後、ステツプ133における否定判定の場合と同様
に、FFB(ループ判別器を形成するFF114のQ
出力論理状態を表わし、以下同様)が低論理レベ
ル“0”か否か判定する(ステツプ145)。肯定判
定ならば、第4ラインメモリML4からの読出し
データDM4を出力信号DOUTとする(ステツプ
147)と共に、このデータDM4を第5ラインメ
モリML5に格納する(ステツプ149)ように、
データ選択器SDTが制御される。また、ステツ
プ145において否定判定ならば、第5ラインメモ
リML5からの読出しデータDM5を出力信号
DOUTとする(ステツプ151)と共に、そのデー
タDM5を再度第5ラインメモリML5に格納す
る(ステツプ153)ように、データ選択器SDTが
制御される。このようなデータ選択の後、ステツ
プ131に復帰する。 First, it is determined whether or not the line currently being main scanned has reached the line end, that is, the end of reading MER1 (step 131). If the determination is negative, it is determined whether the line being read is the 12th line (step 133). If the determination is positive, determine whether edge detection has been performed (step
135). If the determination is affirmative, it is determined whether the FFA (referring to the Q output logic state of the FF 113 included in the area detector DEA, the same applies hereinafter) is at the low logic level "0" (step 137). If affirmative judgment, that is, FFA=0
The FF 113 is set (step 139), and if the determination is negative, that is, FFA=1, the FF 113 is reset (step 141), and the process proceeds to step 143 as in the case of the negative determination in step 135. In step 143, after storing the FFA in the fourth line memory ML4, as in the case of a negative judgment in step 133,
It is determined whether the output logic state (representing the output logic state, and so on) is a low logic level "0" (step 145). If the judgment is affirmative, the read data DM4 from the fourth line memory ML4 is set as the output signal DOUT (step
147) and store this data DM4 in the fifth line memory ML5 (step 149).
A data selector SDT is controlled. If the determination is negative in step 145, the read data DM5 from the fifth line memory ML5 is output as the output signal.
The data selector SDT is controlled to set the data as DOUT (step 151) and store the data DM5 in the fifth line memory ML5 again (step 153). After such data selection, the process returns to step 131.
ステツプ131において肯定判定ならば、当該読
取ラインの読取終了端MER1が検出されたことで
あり、続いてその読取終了ラインが12ライン目か
否か判定する(ステツプ161)。肯定判定ならば、
FFAが“0”か否か判定し(ステツプ163)、
FFA=0(:肯定)ならばループ判別器DCLを形
成するFF114をリセツトし(ステツプ165)、
FFA=1(:否定)ならばFF114をセツトし
(ステツプ167)、しかる後、ステツプ161において
否定判定の場合と同時にステツプ167に移行し、
FF113をリセツトする。次いで、ステツプ169に
て、読取りがラインエンドでなくなるまで待ち、
しかる後、次のラインに移つた状態でステツプ
133に移行する。 If the determination in step 131 is affirmative, it means that the reading end end MER1 of the reading line has been detected, and it is then determined whether the reading end line is the 12th line (step 161). If the judgment is positive,
Determine whether FFA is “0” (step 163),
If FFA=0 (affirmative), reset the FF 114 forming the loop discriminator DCL (step 165),
If FFA=1 (: negative), FF114 is set (step 167), and then, at the same time as the negative judgment is made in step 161, the process moves to step 167,
Reset FF113. Then, in step 169, wait until the read is no longer at the end of the line,
After that, step to the next line.
Move to 133.
このようなエツジ検出処理によつて得たデータ
切換制御信号DOUTに基づき、そのタイミング
に従つて各ライン毎に指定領域AER内を赤色記
録あるいは黒色記録できる。または、指定領域
AER内を全く記録しないような処理も可能とな
り、トリミングあるいはオーバレイを、原稿
MAT上に青色ループLPを描くのみで簡単に行う
ことができる。また、そのループの一部欠落ある
いは読取誤差があつても、近似形状のループで領
域指定を行うことができる。 Based on the data switching control signal DOUT obtained by such edge detection processing, red recording or black recording can be performed in the specified area AER for each line according to the timing. Or specified area
Processing that does not record the AER at all is also possible, such as trimming or overlaying the original.
This can be easily done by simply drawing a blue loop LP on the MAT. Furthermore, even if a portion of the loop is missing or there is a reading error, it is possible to specify an area using a loop having an approximate shape.
なお、上述したようにループLPによる指定領
域の判別を圧縮されたデータDCSに基づいて行
つたが、データ圧縮を行わずに青データDBUそ
のものを用いて領域の判別を行つてもよい。つま
り、青データDBUを第1ラインメモリML1に
直接導入してエツジ検出を行う。 Note that, as described above, the designated area is determined by the loop LP based on the compressed data DCS, but the area may be determined using the blue data DBU itself without data compression. That is, edge detection is performed by directly introducing the blue data DBU into the first line memory ML1.
第14図に第1図におけるデータ切換器DSW
の一具体例を示す。ここで、データ切換器DSW
を構成する制御回路CLに、コンソールパネル
(図示せず)からの指令による付勢信号ENと共
にデータ切換制御信号DOUTを導入し、第1デ
ータ選択信号SD1、第2データ選択信号SD2お
よび選択データの通過を制御する第1および第2
の論理信号SDL1およびSDL2を発生する。ま
た、黒色の読出しデータDMB、赤色の読出しデ
ータDMR、これら両データDMB,DMRに基づ
くオアゲート141の出力論理和信号DBR、お
よび接地電位に等しいゼロデータGNDを、第1
データ選択回路DSC1および第2データ選択回
路DSC2に含まれる切換スイツチ151および
153の接点s,t,uおよびvにそれぞれ導入
する。両切換スイツチ151および153によつ
て選択されたデータDSL1およびDSL2は、そ
れぞれアンドゲート161,163に供給され
て、論理信号SDL1あるいはSDL2が高論理レ
ベルのときのみ通過して、それぞれ黒色データ
DHBあるいは赤色データDHRとなる。 Figure 14 shows the data switch DSW in Figure 1.
A specific example is shown below. Here, data switch DSW
A data switching control signal DOUT is introduced into the control circuit CL constituting the control circuit CL along with an energizing signal EN based on a command from a console panel (not shown), and the first data selection signal SD1, the second data selection signal SD2 and the selected data are first and second controlling passage;
generates logic signals SDL1 and SDL2. In addition, the black read data DMB, the red read data DMR, the output OR signal DBR of the OR gate 141 based on these data DMB and DMR, and the zero data GND equal to the ground potential are
They are introduced into contacts s, t, u, and v of changeover switches 151 and 153 included in data selection circuit DSC1 and second data selection circuit DSC2, respectively. The data DSL1 and DSL2 selected by both the changeover switches 151 and 153 are supplied to AND gates 161 and 163, respectively, and are passed through only when the logic signal SDL1 or SDL2 is at a high logic level, and the data are respectively converted to black data.
DHB or red data DHR.
いま、青色ループLPで囲まれた指定領域AER
のみを通常のカラー記録する場合を考える。付勢
信号ENによつて、切換スイツチ151を接点s
に、スイツチ153を接点tにそれぞれ接続する
ような両データ選択信号SD1およびSD2を発生
する。さらに、データ切換制御信号DOUTによ
つて、ライン毎の両エツジ検出の期間TZKにのみ
高論理レベルとなる両論理信号SDL1および
SDL2を発生する。従つて、エツジ検出情報DE
に応じて、指定領域AER内の原稿画像がライン
毎に順次記録され、指定領域AER外については
色データDMBおよびDMRがあつても記録を行
わない。 Now, the designated area AER surrounded by the blue loop LP
Consider the case where only the image is recorded in normal color. The changeover switch 151 is set to contact s by the energizing signal EN.
Then, both data selection signals SD1 and SD2 are generated to respectively connect the switch 153 to the contact point t. Furthermore, by the data switching control signal DOUT, both logic signals SDL1 and
Generate SDL2. Therefore, the edge detection information DE
Accordingly, the original image within the designated area AER is recorded line by line, and no recording is performed outside the designated area AER even if color data DMB and DMR are present.
次に、指定領域AERの内外を問わず、赤色も
黒色で再現する場合を考える。まず、スイツチ1
51を接点uに接続すると共にスイツチ153を
接点vに接続する。すなわち、黒色と赤色との両
データの論理和信号DBRによつて黒ヘツドHEB
における黒インク突出を行う。一方、赤ヘツド
HERにはゼロデータGNDが供給されるから赤イ
ンク突出は行われない。この状態で、論理信号
SDL1が絶えず高論理レベルとなるように制御
回路CLを制御すれば、指定領域AERの内外にお
いて原稿MAT全体が黒色で記録される。 Next, consider the case where red is also reproduced as black, regardless of whether it is inside or outside the designated area AER. First, switch 1
51 is connected to contact u, and switch 153 is connected to contact v. In other words, the black head HEB is determined by the logical sum signal DBR of both black and red data.
Perform black ink protrusion in . On the other hand, Red Head
Since zero data GND is supplied to HER, red ink is not ejected. In this state, the logical signal
By controlling the control circuit CL so that SDL1 is constantly at a high logic level, the entire document MAT is recorded in black inside and outside the specified area AER.
また、両エツジ情報DEの検出期間TZKにのみ
論理信号SDL1が高論理レベルとなるようにす
ると、指定領域AER内のみが、赤色も黒色で記
録される。 Further, if the logic signal SDL1 is set to a high logic level only during the detection period TZK of both edge information DE, red and black are recorded only in the designated area AER.
ところで、このような色変換は、黒色を赤色で
記録する場合についても可能である。すなわち、
切換スイツチ151を接点vに接続して黒色ヘツ
ドHEBの黒インク突出を禁止する。それと共に、
スイツチ153を接点uに接続して、黒色データ
をも含めて赤色で記録できる。 By the way, such color conversion is also possible when black is recorded in red. That is,
The changeover switch 151 is connected to the contact point v to prohibit black ink from protruding from the black head HEB. Along with that,
By connecting the switch 153 to contact u, it is possible to record data in red including black data.
また、原稿MATにおける黒色を赤色に、赤色
を黒色にそれぞれ色変換して記録することもでき
る。この場合、切換スイツチ151を接点tに、
スイツチ153を接点sにそれぞれ接続する。そ
のため、赤色のデータDMRに基づいて黒ヘツド
HEBの黒インク突出が行われ、黒色のデータ
DMBに基づいて赤ヘツドHERの赤インク突出が
行われて、黒、赤相互に色変換された記録を行
う。なお、この場合も同様にして、両論理信号
SDL1およびSDL2の論理レベル状態によつて
指定領域AERの内外で色変換記録をなすような
制御ができる。 Furthermore, it is also possible to convert black to red and red to black in the original MAT and record them. In this case, the changeover switch 151 is set to contact t,
Switches 153 are connected to contacts s, respectively. Therefore, based on the red data DMR, the black head
HEB black ink protrusion is performed, and black data
Red ink is ejected from the red head HER based on the DMB, and recording is performed with color conversion between black and red. In addition, in this case as well, both logic signals
Depending on the logic level states of SDL1 and SDL2, control can be performed to perform color conversion recording inside and outside the specified area AER.
さらに、上述した色変換を青色ループLPの内
と外とでそれぞれ異ならせることもできる。例え
ば、制御回路CLによつて両エツジの検出期間TZK
に亘つて第1論理信号SDLを高論理レベル、第
2論理信号SDL2を低論理レベルとなるように
制御する。また、切換スイツチ151を接点t
に、スイツチ153を接点sにそれぞれ接続す
る。すると、指定領域AER内では赤色のデータ
DMRに基づいて黒ヘツドHEBによる黒インク突
出が行われ、指定領域AER外では黒色のデータ
DMBに基づいて赤ヘツドHERによる赤色インク
突出がなされる。従つて、領域AERの外では黒
→赤変換、領域AERの内では赤→黒変換をなす
ことができる。 Furthermore, the above-mentioned color conversion can be made different inside and outside the blue loop LP. For example, the detection period T ZK of both edges is determined by the control circuit CL.
Control is performed so that the first logic signal SDL is at a high logic level and the second logic signal SDL2 is at a low logic level. In addition, the changeover switch 151 is connected to contact t.
Then, each switch 153 is connected to the contact point s. Then, red data will be displayed within the specified area AER.
Black ink is ejected by the black head HEB based on the DMR, and black data is displayed outside the designated area AER.
Red ink is projected by red head HER based on DMB. Therefore, black to red conversion can be performed outside the area AER, and red to black conversion can be performed within the area AER.
また、ある色について再現不能とすることもで
きる。例えば、切換スイツチ151を接点sに、
スイツチ153を接点vにそれぞれ接続する。す
ると、読取りデータの黒色のデータDMBのみに
基づいて黒色記録をなし、赤色のデータDMRは
しや断されてしまう。なお、このような赤色につ
いての消去を指定領域AER外についてのみ行う
場合には、エツジ検出の期間TZKに亘つてのみ論
理信号SDL2を高論理レベルとする。この場合、
スイツチ151は接点sに、スイツチ153は接
点tにそれぞれ接続しておく。領域AER内では、
黒色のデータDMBによつて黒ヘツドHEBのイン
ク突出、赤色のデータDMRによつて赤ヘツド
HERのインク突出がそれぞれ行われる。しかし
ながら、領域AER外では、赤色データDHRが禁
止されるから、黒色のデータDMBによつて黒ヘ
ツドHEBのインク突出のみが行われる。従つて、
領域AER外でのみ赤色を消去した記録を行うこ
とができる。 Further, it is also possible to make it impossible to reproduce a certain color. For example, if the changeover switch 151 is set to contact s,
Switches 153 are connected to contacts v, respectively. Then, black recording is performed based only on the black data DMB of the read data, and the red data DMR is suddenly cut off. Note that when erasing such red color only for areas outside the designated area AER, the logic signal SDL2 is set to a high logic level only during the edge detection period T ZK . in this case,
The switch 151 is connected to the contact s, and the switch 153 is connected to the contact t. Within the area AER,
The black data DMB causes ink to protrude from the black head HEB, and the red data DMR causes the red head to protrude.
Ink ejection of HER is performed respectively. However, since the red data DHR is prohibited outside the area AER, only the ink ejection of the black head HEB is performed by the black data DMB. Therefore,
It is possible to record with the red color erased only outside the AER area.
なお、上述した実施例にあつては、原稿MAT
の印刷色を赤および黒としたが、それ以外の色を
含む3色以上の印刷原稿であれば、いずれの色も
色相的に赤、黒、青と判断される。そのため、領
域指定のループLPを青色とするならば、原稿
MATは青色と判断される印刷色を含む原稿であ
つてはならない。 In addition, in the above-mentioned embodiment, the manuscript MAT
Although the printing colors are set as red and black, if the original is printed in three or more colors including other colors, all the colors are determined to be red, black, and blue in terms of hue. Therefore, if the area specified loop LP is colored blue, the original
MAT must not be a manuscript that contains a printing color that is considered blue.
また、青データDBUに基づいてエツジ検出を
行つたが、他の色のデータに基づいてエツジ検出
を行い領域指定してもよい。また、青一色に限ら
れることはなく、データ圧縮およびエツジ検出部
を他の色データ(例えば赤データDRE)に対し
ても具えるようにして、複数の色データに基づい
た記録処理をするようにしてもよい。例えば、青
ループで囲つた領域を黒色記録し、赤ループで囲
つた領域を赤色記録すれば、整理上好都合であ
る。また、青ループで囲つた領域を全く印刷せ
ず、赤ループで囲つた領域を色変換(例えば白黒
原稿を赤色に)して記録することも、データ切換
制御信号DOUTに応じてデータ切換器DSWを制
御することによつて行うこともできる。但し、か
ように青色および赤色で領域指定する場合、原稿
MATの印刷色は青、赤以外である必要がある。 Further, although edge detection is performed based on the blue data DBU, edge detection may be performed based on data of other colors to designate a region. Furthermore, the data compression and edge detection unit is not limited to just one color of blue, but can also be provided for other color data (for example, red data DRE) to perform recording processing based on multiple color data. You can also do this. For example, it is convenient for organization if the area surrounded by a blue loop is recorded in black and the area surrounded by a red loop is recorded in red. It is also possible to print the area surrounded by the red loop without printing at all, and convert the area surrounded by the red loop (for example, converting a black and white document to red) using the data switch DSW in accordance with the data switching control signal DOUT. This can also be done by controlling the However, when specifying areas in blue and red as shown above, the original
The printing color of MAT must be other than blue or red.
また、上述した適用例はインクジエツト記録装
置であつたが、これに限られることはなく、イン
クジエツトヘツドHEB,HERを他の記録素子に
代えて、他形式の記録装置に適用することもでき
る。 Furthermore, although the application example described above is an inkjet recording apparatus, the present invention is not limited to this, and the present invention can be applied to other types of recording apparatuses by replacing the inkjet heads HEB and HER with other recording elements.
以上詳述した如く、本発明によれば、従来の欠
点を除去した画像処理装置を実現することができ
る。 As described in detail above, according to the present invention, it is possible to realize an image processing device that eliminates the conventional drawbacks.
以上説明したように、本発明によると、原稿画
像を色分解して読取ることにより出力された特定
の色信号に基づいて、原稿上で特定の色によつて
規定された画像領域を判別し、この領域判別に従
つて画像領域内の第1の色画像を他の色画像に変
換し、画像領域外の第2の色画像を他の色画像に
変換するので、複雑な領域指定用の機構や面倒な
操作を要することなく、複数色の画像を帯びた原
稿の任意形状の所望領域内のある色画像を他の色
で、また、所望領域外のある色画像を他の色で容
易に再生可能とすることができる。 As described above, according to the present invention, an image area defined by a specific color on a document is determined based on a specific color signal output by color-separating and reading the document image, According to this area determination, the first color image within the image area is converted to another color image, and the second color image outside the image area is converted to another color image, so a complicated area specification mechanism is required. You can easily change a certain color image in a desired area of an arbitrary shape of a document with multiple color images to another color, or change a certain color image outside the desired area to another color without requiring any troublesome operations. It can be made reproducible.
第1図は本発明による画像処理装置の一実施例
を適用した記録装置を示すブロツク図、第2図A
〜Eは第1図におけるデータ処理の各段階の動作
を説明するための図、第3図は色判別部における
回路構成を具体的に示すブロツク図、第4図A〜
Kは第3図の動作を説明するための波形図、第5
図は主走査圧縮器の一具体例を示すブロツク図、
第6図A〜Gは第5図における各部の信号波形
図、第7図は副走査圧縮器の一具体例を示すブロ
ツク図、第8図A〜Hは第7図における各部の信
号波形図、第9図はエツジ検出部の詳細ブロツク
図、第10図A〜Dはエツジ検出部における検出
パターンの説明図、第11図はエツジ検出信号を
処理する回路部のブロツク図、第12図A〜Dは
第11図の動作を説明するための信号波形図、第
13図は第11図の動作を説明するための流れ
図、第14図はデータ切換器の一具体例を示すブ
ロツク図である。
MAT……原稿、SOL……光源、BS……ビー
ムスプリツタ、PHB,PHR……光電変換器、
DMC……色判別器、CDM……主走査圧縮器、
CDS……副走査圧縮器、EDE……エツジ検出器、
DEA……領域検出器、DCL……ループ判別器、
SDT……データ選択器、CT1,CT2,CT3…
…カウンタ、SR1〜SR6……シフトレジスタ、
CL……制御回路、DSC1,DSC2……データ選
択回路。
FIG. 1 is a block diagram showing a recording device to which an embodiment of the image processing device according to the present invention is applied, and FIG. 2A
~E are diagrams for explaining the operation of each stage of data processing in Figure 1, Figure 3 is a block diagram specifically showing the circuit configuration in the color discrimination section, and Figures 4A~
K is a waveform diagram for explaining the operation of Fig. 3, and Fig. 5
The figure is a block diagram showing a specific example of a main scanning compressor.
6A to 6G are signal waveform diagrams of each part in FIG. 5, FIG. 7 is a block diagram showing a specific example of a sub-scanning compressor, and FIGS. 8A to 8H are signal waveform diagrams of each part in FIG. 7. , FIG. 9 is a detailed block diagram of the edge detection section, FIGS. 10A to D are explanatory diagrams of detection patterns in the edge detection section, FIG. 11 is a block diagram of the circuit section that processes the edge detection signal, and FIG. 12A -D are signal waveform diagrams for explaining the operation of FIG. 11, FIG. 13 is a flowchart for explaining the operation of FIG. 11, and FIG. 14 is a block diagram showing a specific example of the data switcher. . MAT...manuscript, SOL...light source, BS...beam splitter, PHB, PHR...photoelectric converter,
DMC...color discriminator, CDM...main scan compressor,
CDS...sub-scanning compressor, EDE...edge detector,
DEA...Area detector, DCL...Loop discriminator,
SDT...Data selector, CT1, CT2, CT3...
...Counter, SR1 to SR6...Shift register,
CL...control circuit, DSC1, DSC2...data selection circuit.
Claims (1)
の色信号を出力する読取手段と、 前記読取手段からの特定の色信号の出力に基づ
いて前記原稿上で特定の色によつて規定された画
像領域を判別する判別手段と、 前記判別手段による領域判別に従つて前記画像
領域内の第1の色画像を他の色画像に変換し、前
記画像領域外の第2の色画像を他の色画像に変換
する処理手段とを有することを特徴とする画像処
理装置。[Scope of Claims] 1. A reading device that outputs a specific color signal by color-separating and reading a document image; and a device that outputs a specific color signal on the document based on the specific color signal output from the reading device. a discriminating means for discriminating the defined image area; An image processing device comprising processing means for converting a color image into another color image.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56079295A JPS57194675A (en) | 1981-05-27 | 1981-05-27 | Picture processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56079295A JPS57194675A (en) | 1981-05-27 | 1981-05-27 | Picture processing system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57194675A JPS57194675A (en) | 1982-11-30 |
JPH0241947B2 true JPH0241947B2 (en) | 1990-09-20 |
Family
ID=13685850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56079295A Granted JPS57194675A (en) | 1981-05-27 | 1981-05-27 | Picture processing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS57194675A (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06100859B2 (en) * | 1985-03-27 | 1994-12-12 | シャープ株式会社 | Copier with synthetic copy control function |
JPH0740165B2 (en) * | 1986-08-29 | 1995-05-01 | シャープ株式会社 | Designated surface image processing area reader |
JPH03249773A (en) * | 1990-02-28 | 1991-11-07 | Sharp Corp | Electrophotographic copying device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5269222A (en) * | 1975-12-08 | 1977-06-08 | Hitachi Ltd | Coded color picture signal decoder |
JPS543418A (en) * | 1977-06-09 | 1979-01-11 | Ricoh Co Ltd | Picture reading device |
JPS5619271A (en) * | 1979-07-25 | 1981-02-23 | Mitsubishi Electric Corp | Original reading device |
-
1981
- 1981-05-27 JP JP56079295A patent/JPS57194675A/en active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5269222A (en) * | 1975-12-08 | 1977-06-08 | Hitachi Ltd | Coded color picture signal decoder |
JPS543418A (en) * | 1977-06-09 | 1979-01-11 | Ricoh Co Ltd | Picture reading device |
JPS5619271A (en) * | 1979-07-25 | 1981-02-23 | Mitsubishi Electric Corp | Original reading device |
Also Published As
Publication number | Publication date |
---|---|
JPS57194675A (en) | 1982-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0241949B2 (en) | ||
US4538182A (en) | Image processing apparatus | |
CA1317886C (en) | Image processing apparatus | |
US7167266B2 (en) | Image memory apparatus | |
US4694502A (en) | Color image reading apparatus | |
EP0711068B1 (en) | Image processing method and apparatus | |
US5631983A (en) | Image forming system for synthesizing color image data with binary image data which has been colored with a predetermined color during the synthesizing operation | |
US4905079A (en) | Color image processing apparatus for processing separated color signals | |
US5602655A (en) | Image forming system for single bit image data | |
JPH033982B2 (en) | ||
JPH0241947B2 (en) | ||
JPH0241948B2 (en) | ||
JPH0582108B2 (en) | ||
JPH0312507B2 (en) | ||
JPH037180B2 (en) | ||
JPH0582109B2 (en) | ||
JPH0316825B2 (en) | ||
JPH037179B2 (en) | ||
JPH0376064B2 (en) | ||
JPH0313783B2 (en) | ||
JP2961234B2 (en) | Image processing system and image forming apparatus | |
JPH0740717B2 (en) | Image processing device | |
JPS5885664A (en) | Picture processing system | |
JP2815962B2 (en) | Image processing apparatus and image processing method | |
JP3359045B2 (en) | Image processing apparatus and image processing method |