JPH0240753A - 情報処理システムを自動的に構成するためのシステム - Google Patents
情報処理システムを自動的に構成するためのシステムInfo
- Publication number
- JPH0240753A JPH0240753A JP1123035A JP12303589A JPH0240753A JP H0240753 A JPH0240753 A JP H0240753A JP 1123035 A JP1123035 A JP 1123035A JP 12303589 A JP12303589 A JP 12303589A JP H0240753 A JPH0240753 A JP H0240753A
- Authority
- JP
- Japan
- Prior art keywords
- devices
- connector
- functional units
- constitution
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 14
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Information Transfer Systems (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は情報処理システムに関し、さらに具体的には機
能ユニットを情報処理システムに自己構成できるシステ
ムに関する。
能ユニットを情報処理システムに自己構成できるシステ
ムに関する。
Ｂ、従来技術
代表的なパーソナル・コンピュータ・システムでは異な
る周辺装置がオプションもしくは異なるモデルとして与
えられている。これ等の周辺装置の多くは物理的に同じ
位置に取付けられ、わずかに異なった論理的インターフ
ェイスを必要としている。この結果、パーソナル・コン
ピュータ・システムのシステム・ボードの同じ領域上に
は、いくつかの論理的に異なるコネクタが取付けられて
いる。
る周辺装置がオプションもしくは異なるモデルとして与
えられている。これ等の周辺装置の多くは物理的に同じ
位置に取付けられ、わずかに異なった論理的インターフ
ェイスを必要としている。この結果、パーソナル・コン
ピュータ・システムのシステム・ボードの同じ領域上に
は、いくつかの論理的に異なるコネクタが取付けられて
いる。
種々のコネクタは、より広いシステム・ボードのスペー
スを占有するだけでなく、システム・ボードの配線を複
雑にする。この結果、システム・ボードのコストが高く
なり、製品企画により時間がかかる。ラップ・トップも
しくはポータプル型のような小型コンピュータ・システ
ムにおいては、この問題は重要である。市場では、極め
て早い時期に、極めて安価な製品が出荷されることが要
求されているので、システム・ボードはできるだけ小さ
くなければならない。
スを占有するだけでなく、システム・ボードの配線を複
雑にする。この結果、システム・ボードのコストが高く
なり、製品企画により時間がかかる。ラップ・トップも
しくはポータプル型のような小型コンピュータ・システ
ムにおいては、この問題は重要である。市場では、極め
て早い時期に、極めて安価な製品が出荷されることが要
求されているので、システム・ボードはできるだけ小さ
くなければならない。
さらに、これ等のコンピュータ・システムで利用できる
周辺装置の品目は急速に増大している。
周辺装置の品目は急速に増大している。
これ等のコンピュータ・システムでは今日５１７４イン
チ（１３，３ｃｍ）及び３１７２インチ（８，９ａｍ）
のフレクシプル・ディスク・ドライブ、種々の容量のハ
ード・ファイル及びＣＤ ＲＯＭが使用できる。これ
等の周辺装置のすべてのための論理的インターフェイス
は極めて似通っているが、異なるコネクタを必要として
いる。
チ（１３，３ｃｍ）及び３１７２インチ（８，９ａｍ）
のフレクシプル・ディスク・ドライブ、種々の容量のハ
ード・ファイル及びＣＤ ＲＯＭが使用できる。これ
等の周辺装置のすべてのための論理的インターフェイス
は極めて似通っているが、異なるコネクタを必要として
いる。
Ｃ０発明が解決しようとする問題点
本発明の目的は、システム・ボード上の貴重なスペース
を使用しないで、種々の周辺装置の結合を容易にする装
置を与えることにある。
を使用しないで、種々の周辺装置の結合を容易にする装
置を与えることにある。
Ｄ０問題点を解決するための手段
本発明は、結合される機能ユニットの型に応答して情報
処理システムを自動的に構成するシステムに関する。複
数の機能ユニットは、単一のシステム・コネクタを使用
して情報処理システムに結合できる。システムに結合さ
れる複数の機能ユニットのうちの１つが構成インターフ
ェイス信号を発生し、この信号がデコードされて、複数
のシステム・デバイスの１つが選択される。次に選択さ
れたシステム・デバイスが適切な電気信号を結合された
機能ユニットに与える。この電気信号のうちの大部分は
すべての機能ユニットに共通である。
処理システムを自動的に構成するシステムに関する。複
数の機能ユニットは、単一のシステム・コネクタを使用
して情報処理システムに結合できる。システムに結合さ
れる複数の機能ユニットのうちの１つが構成インターフ
ェイス信号を発生し、この信号がデコードされて、複数
のシステム・デバイスの１つが選択される。次に選択さ
れたシステム・デバイスが適切な電気信号を結合された
機能ユニットに与える。この電気信号のうちの大部分は
すべての機能ユニットに共通である。
しかしながら、これ等の信号は、システム・コネクタの
異なるビンに割当てることができる。本発明に従えば、
これ等の電気信号はダイナミックに異なるビンに移動で
きる。さらに本発明に従えば、すべての機能ユニットが
標準のコネクタを使用でき、結合された機能ユニットは
これ等の信号だけを使用すればよい、従って、単一のコ
ネクタがすべての機能ユニットに使用でき、システム・
ボード上の貴重なスペースの使用が最小限にされる。
異なるビンに割当てることができる。本発明に従えば、
これ等の電気信号はダイナミックに異なるビンに移動で
きる。さらに本発明に従えば、すべての機能ユニットが
標準のコネクタを使用でき、結合された機能ユニットは
これ等の信号だけを使用すればよい、従って、単一のコ
ネクタがすべての機能ユニットに使用でき、システム・
ボード上の貴重なスペースの使用が最小限にされる。
Ｅ、実施例
本発明は、第１図に示したシステム・ボード１０を含む
情報処理システム中に組込まれる。情報処理システムは
さらに、制御論理回路１２、デバイス・インターフェイ
ス回路１４、インターフェイス論理回路１６及びデバイ
ス制御回路１８のような、複数のシステム・デバイス及
びシステム回路を含んでいる。複数のビン２２を有する
システム・ボード・コネクタ２０はシステム・ボード１
０と一体に形成されている。コネクタ選択論理回路２４
はコネクタ２０の予定のビン及び各システム・デバイス
１２．１４．１６及び１８の３状態入力に電気的に結合
されている。
情報処理システム中に組込まれる。情報処理システムは
さらに、制御論理回路１２、デバイス・インターフェイ
ス回路１４、インターフェイス論理回路１６及びデバイ
ス制御回路１８のような、複数のシステム・デバイス及
びシステム回路を含んでいる。複数のビン２２を有する
システム・ボード・コネクタ２０はシステム・ボード１
０と一体に形成されている。コネクタ選択論理回路２４
はコネクタ２０の予定のビン及び各システム・デバイス
１２．１４．１６及び１８の３状態入力に電気的に結合
されている。
制御論理回路１２によって、外部デバイス２６及び２８
のような複数の機能ユニットの各々中に含めることので
きるデバイス制御回路が情報処理システムに結合可能に
なる。制御論理回路１２によって、この結合するべきデ
バイス制御回路によって必要とされる電気信号の情報処
理システムへの印加が可能になる。
のような複数の機能ユニットの各々中に含めることので
きるデバイス制御回路が情報処理システムに結合可能に
なる。制御論理回路１２によって、この結合するべきデ
バイス制御回路によって必要とされる電気信号の情報処
理システムへの印加が可能になる。
これに代り、外部デバイス２６及び２８のためのデバイ
ス制御回路はシステム・ボード１０上に含めることがで
きる。この時は、デバイス・インターフェイス回路１４
が外部デバイス２６及び２８を情報処理システム中に含
まれたデバイス制御回路に結合させる。外部デバイス２
６及び２８は、フレクシプル・ディスク・ドライブ、ハ
ード・ディスク・ドライブもしくは光学ディスク・ドラ
イブのような入出力デバイスでよい。さらに外部デバイ
ス２６及び２８は夫々デバイス・コネクタ３０及び３２
を介して情報処理システムに結合される。デバイス・イ
ンターフェイス回路１４は外部デバイス２６及び２８の
ための適切な電気信号を与える。上述の入出力デバイス
の各々のための電気的接続は異なることができる。従っ
て、システム・ボード・コネクタ２０、夫々のデバイス
・コネクタ３０もしくは８２を介して適切な信号を夫々
外部デバイス２６もしくは２８に与えることが重要であ
る。
ス制御回路はシステム・ボード１０上に含めることがで
きる。この時は、デバイス・インターフェイス回路１４
が外部デバイス２６及び２８を情報処理システム中に含
まれたデバイス制御回路に結合させる。外部デバイス２
６及び２８は、フレクシプル・ディスク・ドライブ、ハ
ード・ディスク・ドライブもしくは光学ディスク・ドラ
イブのような入出力デバイスでよい。さらに外部デバイ
ス２６及び２８は夫々デバイス・コネクタ３０及び３２
を介して情報処理システムに結合される。デバイス・イ
ンターフェイス回路１４は外部デバイス２６及び２８の
ための適切な電気信号を与える。上述の入出力デバイス
の各々のための電気的接続は異なることができる。従っ
て、システム・ボード・コネクタ２０、夫々のデバイス
・コネクタ３０もしくは８２を介して適切な信号を夫々
外部デバイス２６もしくは２８に与えることが重要であ
る。
インターフェイス論理回路１６は機能ユニットとしての
外部論理回路３４を情報処理システムに結合する。デバ
イス・コネクタ３６を介してシステムに結合される外部
論理回路３４は（１）メモリ回路もしくは（２）追加の
論理回路もしくはデバイスが接続できるアダプタでよい
。インターフェイス論理回路１６は外部アダプタもしく
はメモリ回路と情報処理システム間の通信を確立するの
に必要な電気信号を与える。
外部論理回路３４を情報処理システムに結合する。デバ
イス・コネクタ３６を介してシステムに結合される外部
論理回路３４は（１）メモリ回路もしくは（２）追加の
論理回路もしくはデバイスが接続できるアダプタでよい
。インターフェイス論理回路１６は外部アダプタもしく
はメモリ回路と情報処理システム間の通信を確立するの
に必要な電気信号を与える。
デバイス制御回路１８は特殊なインターフェイスを情報
処理システムに結合させる。特殊なインターフェイスは
小型コンピュータのシステム・インターフェイス（ＳＣ
８Ｉ）でよい、小型コンピュータ・システム・インター
フェイスは、ハード・ディスク・ドライブ、光学ディス
ク・ドライブ、モデム及びローカル・エリア・ネットワ
ークのような機能ユニットのための汎用インターフェイ
スである。外部デバイス２６もしくは２８も５Ｃ５Ｉ型
のデバイスであってよい、外部デバイス２６もしくは２
８が５Ｃ５Ｉ型デバイスであるときは、外部デバイスは
デバイス制御回路１８を介してシステムに結合される。
処理システムに結合させる。特殊なインターフェイスは
小型コンピュータのシステム・インターフェイス（ＳＣ
８Ｉ）でよい、小型コンピュータ・システム・インター
フェイスは、ハード・ディスク・ドライブ、光学ディス
ク・ドライブ、モデム及びローカル・エリア・ネットワ
ークのような機能ユニットのための汎用インターフェイ
スである。外部デバイス２６もしくは２８も５Ｃ５Ｉ型
のデバイスであってよい、外部デバイス２６もしくは２
８が５Ｃ５Ｉ型デバイスであるときは、外部デバイスは
デバイス制御回路１８を介してシステムに結合される。
本発明の好ましい実施例では、コネクタ選択論理回路２
４はｎ者択１デコーダであり、複数のシステム・デバイ
ス１２．１４．１６及び１８のうち適切な１つを活性化
して、システム・ボード・コネクタ２０を介して適切な
機能ユニット２６．２８及び３４を情報処理システムに
結合させるものである。デコーダの規模は、情報処理シ
ステムに対して異なる電気信号接続を必要とする機能ユ
ニットの数に比例する。
４はｎ者択１デコーダであり、複数のシステム・デバイ
ス１２．１４．１６及び１８のうち適切な１つを活性化
して、システム・ボード・コネクタ２０を介して適切な
機能ユニット２６．２８及び３４を情報処理システムに
結合させるものである。デコーダの規模は、情報処理シ
ステムに対して異なる電気信号接続を必要とする機能ユ
ニットの数に比例する。
コネクタ２０．３０．３２及び３６はすべて余分の即ち
未使用のビンを有するように設定されている。これ等の
余分のもしくは未使用のビンは構成ピン３８として専用
される。構成ビン３８として専用されるビンの数は、情
報処理システムに結合でき、異なる電気信号接続、即ち
異なるシステム・デバイスの結合を必要とする機能ユニ
ットの異なる型の数に比例する。構成ピン３８は機能ユ
ニットの各々について同じビンであるが、残りのビン２
２上に与えられる電気信号は機能ユニットの各々の型ご
とに異なってよい。限定するものではないが、説明の目
的のためには、２つの構成ピン３８が、異なる電気的接
続、即ち異なるシステム・デバイスの結合を必要とする
４つの型の機能ユニットの結合を行うものとする。
未使用のビンを有するように設定されている。これ等の
余分のもしくは未使用のビンは構成ピン３８として専用
される。構成ビン３８として専用されるビンの数は、情
報処理システムに結合でき、異なる電気信号接続、即ち
異なるシステム・デバイスの結合を必要とする機能ユニ
ットの異なる型の数に比例する。構成ピン３８は機能ユ
ニットの各々について同じビンであるが、残りのビン２
２上に与えられる電気信号は機能ユニットの各々の型ご
とに異なってよい。限定するものではないが、説明の目
的のためには、２つの構成ピン３８が、異なる電気的接
続、即ち異なるシステム・デバイスの結合を必要とする
４つの型の機能ユニットの結合を行うものとする。
動作について説明すると、機能ユニット２６．２８もし
くは３４の１つがシステム・ボード２０に接続されると
、接続された機能ユニットは構成ビン３８上に予定の構
成インターフェイス信号を与える。この構成インターフ
ェイス信号は複数のシステム・デバイス１２．１４．１
６及び１８のうちの異なる１つの結合を要求する機能ユ
ニットの各型によって異なる。次にコネクタ選択論理回
路２４はこの構成インターフェイス信号をデコードして
、活性化信号を、接続された機能ユニットに関連する適
切なシステム・デバイス１２．１４．１６もしくは１８
の３状態入力に線４０．４２．４４もしくは４６を介し
て与える。これと同時に、コネクタ選択論理回路２４は
残りのシステム・デバイスを非活性化し、これ等のシス
テム・デバイスがコネクタ２０に結合された機能ユニッ
トに電気信号を与えるのを防止する。その後、異なるシ
ステム・デバイスを必要とする機能ユニットがコネクタ
２０に接続された場合には、コネクタ選択論理口！１８
２４は、これによって発生された構成インターフェイス
信号をデコードして、情報処理システムを活性化して、
自分自身を再構成し、適切なシステム・デバイスをコネ
クタ２０に結合する。
くは３４の１つがシステム・ボード２０に接続されると
、接続された機能ユニットは構成ビン３８上に予定の構
成インターフェイス信号を与える。この構成インターフ
ェイス信号は複数のシステム・デバイス１２．１４．１
６及び１８のうちの異なる１つの結合を要求する機能ユ
ニットの各型によって異なる。次にコネクタ選択論理回
路２４はこの構成インターフェイス信号をデコードして
、活性化信号を、接続された機能ユニットに関連する適
切なシステム・デバイス１２．１４．１６もしくは１８
の３状態入力に線４０．４２．４４もしくは４６を介し
て与える。これと同時に、コネクタ選択論理回路２４は
残りのシステム・デバイスを非活性化し、これ等のシス
テム・デバイスがコネクタ２０に結合された機能ユニッ
トに電気信号を与えるのを防止する。その後、異なるシ
ステム・デバイスを必要とする機能ユニットがコネクタ
２０に接続された場合には、コネクタ選択論理口！１８
２４は、これによって発生された構成インターフェイス
信号をデコードして、情報処理システムを活性化して、
自分自身を再構成し、適切なシステム・デバイスをコネ
クタ２０に結合する。
第２図は本発明の代換実施例を示す。この代換実施例で
は、情報処理システムは、制御論理回路５２、デバイス
・インターフェイス回路５４、インターフェイス論理回
路５６及びデバイス制御回路５８のような複数のシステ
ム・デバイス及び回路を有する。複数のビン６２を有す
るシステム・ボード・コネクタ６０はシステム・ボード
５０と一体に形成されている。コネクタ選択論理回路６
４はコネクタ６０の予定のビン並びにシステム・デバイ
ス５２．５４ネ５６及び５８夫々の３状態入力に電気的
に結合されている。
は、情報処理システムは、制御論理回路５２、デバイス
・インターフェイス回路５４、インターフェイス論理回
路５６及びデバイス制御回路５８のような複数のシステ
ム・デバイス及び回路を有する。複数のビン６２を有す
るシステム・ボード・コネクタ６０はシステム・ボード
５０と一体に形成されている。コネクタ選択論理回路６
４はコネクタ６０の予定のビン並びにシステム・デバイ
ス５２．５４ネ５６及び５８夫々の３状態入力に電気的
に結合されている。
制御論理口ｗ！５２、デバイス・インターフェース回路
５４、インターフェース論理回路５６及びデバイス制御
回路５８は、第１図に示した制御論理口ｗ！１２、デバ
イス・インターフェース回路１４、インターフェース論
理回路１６及びデバイス制御回路１８と夫々同じ機能を
遂行する。
５４、インターフェース論理回路５６及びデバイス制御
回路５８は、第１図に示した制御論理口ｗ！１２、デバ
イス・インターフェース回路１４、インターフェース論
理回路１６及びデバイス制御回路１８と夫々同じ機能を
遂行する。
第３図を参照すると、コネクタ選択論理回路６４は第１
のマルチプレクサ６６及び第２のマルチプレクサ６８を
制御するｎ者択１デコーダを含んでいる。第１のマルチ
プレクサ６６はシステム・デバイス５２．５４．５６及
び５８の選択された１つからシステム・ボード・コネク
タ６０を介して、複数の機能ユニット７０．７２及び７
４の関連する１つへ電気信号を送る。第２のマルチプレ
クサ６８は複数の機能ユニット７０．７２及び７４の１
つからコネクタ６０ｔ！：介して、情報処理システムの
システム・デバイス５２．５４．５６及び５８のうちの
１つへ電気信号を送る。要するに、デコーダ６７並びに
マルチプレクサ６６及び６Ｂは複数のシステム・デバイ
ス５２．５４．５６及び５８のうちの適切な１つを活性
化して、適切な機能ユニット７０．７２及び７４をシス
テム・ボード・コネクタ６０を介して、情報処理システ
ムに結合する。
のマルチプレクサ６６及び第２のマルチプレクサ６８を
制御するｎ者択１デコーダを含んでいる。第１のマルチ
プレクサ６６はシステム・デバイス５２．５４．５６及
び５８の選択された１つからシステム・ボード・コネク
タ６０を介して、複数の機能ユニット７０．７２及び７
４の関連する１つへ電気信号を送る。第２のマルチプレ
クサ６８は複数の機能ユニット７０．７２及び７４の１
つからコネクタ６０ｔ！：介して、情報処理システムの
システム・デバイス５２．５４．５６及び５８のうちの
１つへ電気信号を送る。要するに、デコーダ６７並びに
マルチプレクサ６６及び６Ｂは複数のシステム・デバイ
ス５２．５４．５６及び５８のうちの適切な１つを活性
化して、適切な機能ユニット７０．７２及び７４をシス
テム・ボード・コネクタ６０を介して、情報処理システ
ムに結合する。
代換実施例の動作は、本発明の好ましい実施例について
説明されたものと全く同じである。
説明されたものと全く同じである。
要するに、複数の機能ユニットが単一のシステム・コネ
クタを使用して情報処理システムに結合できる。情報処
理システムに結合させる機能ユニットは構成インターフ
ェース信号を発生し、この信号がデコードされて、複数
のシステム・デバイスの１つを選択する。次にシステム
・デバイスは適切な電気信号を結合された機能ユニット
に与える。電気信号の大部分はすべての機能ユニットに
共通である。しかしながら、これ等の信号はシステム・
コネクタの異なるビンに割当てることができる０本発明
に従えば、これ等の電気信号は異なるビンにダイナミッ
クに移動できる。さらに本発明に従えば結合される機能
ユニットはこれ等の信号だけを使用し、すべての機能ユ
ニットに標準のコネクタの使用が可能になる。従って、
単一のコネクタがすべての機能ユニットによって使用で
き、システム・ボードの貴重なスペースが節約できる。
クタを使用して情報処理システムに結合できる。情報処
理システムに結合させる機能ユニットは構成インターフ
ェース信号を発生し、この信号がデコードされて、複数
のシステム・デバイスの１つを選択する。次にシステム
・デバイスは適切な電気信号を結合された機能ユニット
に与える。電気信号の大部分はすべての機能ユニットに
共通である。しかしながら、これ等の信号はシステム・
コネクタの異なるビンに割当てることができる０本発明
に従えば、これ等の電気信号は異なるビンにダイナミッ
クに移動できる。さらに本発明に従えば結合される機能
ユニットはこれ等の信号だけを使用し、すべての機能ユ
ニットに標準のコネクタの使用が可能になる。従って、
単一のコネクタがすべての機能ユニットによって使用で
き、システム・ボードの貴重なスペースが節約できる。
しかしながら、２以上のシステム・ボード・コネクタを
使用して、システム・デバイス及び機能ユニットの数を
増大することもできる。
使用して、システム・デバイス及び機能ユニットの数を
増大することもできる。
Ｆ 発明の効果
本発明に従えば、システム・ボード上の貴重なスペース
を使用しないで、種々の周辺装置の結合を容易にする装
置が与えられる。
を使用しないで、種々の周辺装置の結合を容易にする装
置が与えられる。
第１図は、本発明を組込んだ情報処理システムの一部の
ブロック図である。 第２図は、本発明の代替実施例を組込んだ情報処理シス
テムの一部のブロック図である。 第３図は、第２図のコネクタ選択論理回路の詳細なブロ
ック図である。 １０・・・・システム・ボード、１２・・・・制御論理
回路、１４・・・・デバイス・インターフェース回路、
１６・・・・インターフェース論理回路、１８・・・・
デバイス制御回路、２０・・・・システム・ボード・コ
ネクタ、２２・・・・ビン、２４・・・・コネクタ選択
論理回路、２６．２８・・・・外部デバイス、３０．３
２．３６・・・・デバイス・コネクタ、３４・・・・外
部論理回路 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗（外１名） フネクク１４尺 論１１市各 ＦＩＧ。
ブロック図である。 第２図は、本発明の代替実施例を組込んだ情報処理シス
テムの一部のブロック図である。 第３図は、第２図のコネクタ選択論理回路の詳細なブロ
ック図である。 １０・・・・システム・ボード、１２・・・・制御論理
回路、１４・・・・デバイス・インターフェース回路、
１６・・・・インターフェース論理回路、１８・・・・
デバイス制御回路、２０・・・・システム・ボード・コ
ネクタ、２２・・・・ビン、２４・・・・コネクタ選択
論理回路、２６．２８・・・・外部デバイス、３０．３
２．３６・・・・デバイス・コネクタ、３４・・・・外
部論理回路 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗（外１名） フネクク１４尺 論１１市各 ＦＩＧ。
Claims (2)
- （１）（イ）情報処理システムに結合される複数の機能
ユニットの１つを検出するための手段と、 （ロ）複数のシステム・デバイスの１つによつて発生さ
れた電気信号を複数の機能ユニットの上記１つに選択的
に結合するための手段とを有する、情報処理システムを
自動的に構成するためのシステム。 - （２）（イ）複数の機能ユニットの１つを情報処理シス
テムに結合するための手段と、 （ロ）上記情報処理システムに結合される機能ユニット
の型を検出する手段と、 （ハ）上記システム・デバイスの選択された１つの信号
線を、上記情報処理システムに結合された上記機能ユニ
ットに相互接続するための手段とを有する、 複数のシステム・デバイスを有する情報処理システムを
自動的に構成するシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US22408888A | 1988-07-22 | 1988-07-22 | |
| US224088 | 1988-07-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0240753A true JPH0240753A (ja) | 1990-02-09 |
Family
ID=22839236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1123035A Pending JPH0240753A (ja) | 1988-07-22 | 1989-05-18 | 情報処理システムを自動的に構成するためのシステム |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0351961A3 (ja) |
| JP (1) | JPH0240753A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011197908A (ja) * | 2010-03-18 | 2011-10-06 | Panasonic Corp | 情報処理システム |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6948006B1 (en) | 1990-12-12 | 2005-09-20 | Canon Kabushiki Kaisha | Host system that provides device driver for connected external peripheral if device driver type is available or device driver is downloaded from memory of external peripheral to host system |
| JP2835184B2 (ja) * | 1990-12-12 | 1998-12-14 | キヤノン株式会社 | 情報処理装置、デバイス制御方法、およびｉｃカード |
| ATE229671T1 (de) * | 1991-02-28 | 2002-12-15 | Ass Measurement Pty Ltd | Wissenschaftliches emulatorgerät |
| US5761479A (en) * | 1991-04-22 | 1998-06-02 | Acer Incorporated | Upgradeable/downgradeable central processing unit chip computer systems |
| EP0510241A3 (en) * | 1991-04-22 | 1993-01-13 | Acer Incorporated | Upgradeable/downgradeable computer |
| JPH04329415A (ja) * | 1991-04-30 | 1992-11-18 | Fujitsu Ltd | カード型入出力インタフェース装置及びシステム |
| EP0516323A1 (en) * | 1991-05-28 | 1992-12-02 | International Business Machines Corporation | Personal computer systems |
| EP0529142A1 (en) * | 1991-08-30 | 1993-03-03 | Acer Incorporated | Upgradeable/downgradeable computers |
| US5329634A (en) * | 1991-12-02 | 1994-07-12 | International Business Machines Corp. | Computer system with automatic adapter card setup |
| KR950002162B1 (ko) * | 1992-02-12 | 1995-03-14 | 삼성전자주식회사 | Cpu 로직의 자동 절환 장치 |
| FR2692694A1 (fr) * | 1992-06-17 | 1993-12-24 | Hewlett Packard Co | Système informatique adaptable au type de microprocesseur installé et procédé de détection du type de microprocesseur. |
| US5790834A (en) * | 1992-08-31 | 1998-08-04 | Intel Corporation | Apparatus and method using an ID instruction to identify a computer microprocessor |
| EP0613076A1 (en) * | 1993-01-27 | 1994-08-31 | National Semiconductor Corporation | Circuit board receptacle and IC packages for multiple and single supply circuits |
| US5548782A (en) * | 1993-05-07 | 1996-08-20 | National Semiconductor Corporation | Apparatus for preventing transferring of data with peripheral device for period of time in response to connection or disconnection of the device with the apparatus |
| JPH08314846A (ja) * | 1995-05-23 | 1996-11-29 | Kofu Nippon Denki Kk | 一実装位置に多種装置接続可能な情報処理システム |
| DE29519804U1 (de) * | 1995-12-13 | 1996-04-11 | Siemens AG, 80333 München | Rechner |
| GB2332530B (en) * | 1997-12-16 | 2002-01-16 | 3Com Technologies Ltd | Signalling between independently powered electrical circuit cards |
| DE10120948C1 (de) * | 2001-04-23 | 2002-11-28 | Schunk Gmbh & Co Kg | Sensorsystem für ein Greifersystem sowie Greifersystem |
| CH708464B1 (de) * | 2013-08-23 | 2017-04-28 | Griesser Holding Ag | Storenantrieb. |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58146923A (ja) * | 1982-02-25 | 1983-09-01 | Nec Corp | 周辺制御装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4468612A (en) * | 1982-01-15 | 1984-08-28 | At&T Bell Laboratories | Arrangement for indicating when different types of electrical components are interconnected |
| JPS6364133A (ja) * | 1986-08-29 | 1988-03-22 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | 情報処理システム |
| US4803623A (en) * | 1986-10-31 | 1989-02-07 | Honeywell Bull Inc. | Universal peripheral controller self-configuring bootloadable ramware |
-
1989
- 1989-05-18 JP JP1123035A patent/JPH0240753A/ja active Pending
- 1989-06-23 EP EP89306361A patent/EP0351961A3/en not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58146923A (ja) * | 1982-02-25 | 1983-09-01 | Nec Corp | 周辺制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011197908A (ja) * | 2010-03-18 | 2011-10-06 | Panasonic Corp | 情報処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0351961A3 (en) | 1990-08-22 |
| EP0351961A2 (en) | 1990-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0240753A (ja) | 情報処理システムを自動的に構成するためのシステム | |
| US7293125B2 (en) | Dynamic reconfiguration of PCI express links | |
| US5101498A (en) | Pin selectable multi-mode processor | |
| KR200141956Y1 (ko) | 기능 확장이 용이한 컴퓨터 | |
| US5745795A (en) | SCSI connector and Y cable configuration which selectively provides single or dual SCSI channels on a single standard SCSI connector | |
| US6557049B1 (en) | Programmable computerize enclosure module for accommodating SCSI devices and associated method of configuring operation features thereof | |
| CZ284019B6 (cs) | Doplňková deska s automatickým přizpůsobením konfiguraci štěrbinové přípojky | |
| WO1985000260A1 (en) | Multiplexer | |
| US20120290858A1 (en) | Power Control for PXI Express Controller | |
| US5287464A (en) | Semiconductor multi-device system with logic means for controlling the operational mode of a set of input/output data bus drivers | |
| EP0890905A2 (en) | Computer interface apparatus | |
| US5077683A (en) | Expansion slot adapter with embedded data device interface | |
| JPH04303250A (ja) | 局所メモリ拡張能力を有するコンピュータ・システム | |
| US6263394B1 (en) | Bus switching structure and computer | |
| US6438624B1 (en) | Configurable I/O expander addressing for I/O drawers in a multi-drawer rack server system | |
| US20040162928A1 (en) | High speed multiple ported bus interface reset control system | |
| US5708813A (en) | Programmable interrupt signal router | |
| US6510485B1 (en) | Stabilizing circuit for interfacing device | |
| KR100370965B1 (ko) | 핫 스왑 형식의 셀 서버 | |
| US7120721B1 (en) | Fibre channel architecture port having optical and copper connectors | |
| US5566347A (en) | Multiple interface driver circuit for a peripheral storage device | |
| US6016517A (en) | Data processing system and method for optimizing connector usage | |
| JPH1140913A (ja) | 階層構造を有するプリント基板 | |
| JPH06309071A (ja) | パワーセーブ回路 | |
| JPH04359350A (ja) | ワークステーション統合手段用のレジスタ制御装置 |