JPH0240569A - Detecting circuit of frequency - Google Patents

Abstract

PURPOSE:To facilitate miniaturization and circuit integration and to enable application of the title circuit to frequency-modulated waves of both of an analog signal and a data signal by using a digital signal processing without employing a multiplier. CONSTITUTION:Base band signals (x) and (y) in a phase relationship of intersecting each other perpendicularly are subjected to A/D conversions 11 and 12 and inputted to a phase detecting circuit 21, wherefrom a phase angle on the basis of the lateral axis of a two-dimensional vector as a reference is outputted as a phase information theta1. The information theta1 and a constant value pi are inputted and added up 31 with 2pi used as a modulo, and a phase information theta2 is outputted. Receiving the informations theta1 and theta2 as inputs, delay circuits 41 and 42 delay and hold them during a period T and then output them. These inputs and outputs are subjected to subtractions 51 and 52 and differences DELTAtheta1 and DELTAtheta2 are outputted. A switching circuit 61 receives the information theta1 as switching control signal and delivers an output of the subtractor 51 when the information theta1 shows a value between a value larger by pi/2 than the minimum value thereof and a value smaller by pi/2 than the maximum value, while delivering an output of the subtractor 52 when said information shows a value other than the above. These outputs are subjected to D/A conversion 71 and thereby a detection output (d) is obtained.

Description

【発明の詳細な説明】 （発明の属する技術分野） 本発明は、アナログ信号、データ信号等によって周波数
変調が施された信号の復調や、入力信号の周波数偏差の
計測等に供せられる周波数検波回路に関するものである
。Detailed Description of the Invention (Technical Field to which the Invention Pertains) The present invention relates to a frequency detection method used for demodulating signals frequency-modulated by analog signals, data signals, etc., and measuring frequency deviation of input signals. It is related to circuits.

（従来技術とその問題点） 入力信号の瞬時周波数の、予め定められた中心周波数に
対する偏差量を検出する周波数検波回路としては、　従
来から、セラミックディスクリミネータ、クオドラチャ
検波回路等が広く用いられている。(Prior art and its problems) Conventionally, ceramic discriminators, quadrature detection circuits, etc. have been widely used as frequency detection circuits that detect the amount of deviation of the instantaneous frequency of an input signal from a predetermined center frequency. There is.

しかしながらこれらは、セラミック素子や９０゜位相シ
フト用インダクタンス素子など、ＩＣ化に適さないデバ
イスを必要とし、また処理対象となる搬送波が特定の中
間周波に限定されるため、ヘテロダイン受信機にしか適
用できない等、小形化。However, these methods require devices that are not suitable for IC implementation, such as ceramic elements and inductance elements for 90° phase shift, and the carrier waves to be processed are limited to a specific intermediate frequency, so they can only be applied to heterodyne receivers. etc., downsizing.

汎用化に問題があった。There was a problem with generalization.

このため、近年では、入力信号である受信波または中間
周波と同一の周波数を有し、互いに位相がπ／２ラジア
ンだけ異なる２つの局部発振波と入力信号とを周波数混
合することによって、２つの互いに直交する位相関係に
あるベースバンド信号を抽出し、これら２つのベースバ
ンド信号の−方をπ／２ラジアン移相した後に他方とア
ナログ乗算することによって得られる２つの乗算出力の
差を周波数検波出力とする、いわゆる直交検波形が、Ｉ
Ｃ化に適合する回路方式の一つとして着目されている。For this reason, in recent years, two local oscillation waves that have the same frequency as the received wave or intermediate frequency that are input signals, and whose phases differ by π/2 radians from each other and the input signal are frequency-mixed. Frequency detection is performed on the difference between the two multiplication outputs obtained by extracting baseband signals that have a phase relationship that is orthogonal to each other, shifting the phase of the - of these two baseband signals by π/2 radians, and then performing analog multiplication with the other. The so-called orthogonal detection waveform to be output is I
It is attracting attention as one of the circuit systems suitable for C conversion.

この方式は中間周波を用いない場合にも適用できるので
、汎用化、小形化に適するという利点があるが、ＦＳＫ
検波の場合を除いて一般のアナログ信号の検波の場合、
２つのアナログ乗算器を必要とする。アナログ乗算器を
実現するには半導体の物理特性を利用するアナログ動作
による乗算器、またＡ／Ｄ変換器、Ｄ／Ａ変換器を介し
たディジタル乗算器の応用等が考えられるが、前者は特
性の温度、経年変化に問題点があり、また後者は回路規
模、消費電力が増大する等、弊害が大きく、いずれも実
用化への障害が大きいという問題点があった。This method can be applied even when no intermediate frequency is used, so it has the advantage of being suitable for general use and miniaturization, but FSK
For general analog signal detection, except for wave detection,
Requires two analog multipliers. To realize an analog multiplier, it is possible to use a multiplier with analog operation that utilizes the physical characteristics of semiconductors, or to apply a digital multiplier via an A/D converter or a D/A converter, but the former is based on the characteristics There are problems with the temperature and changes over time, and the latter has serious disadvantages such as an increase in circuit size and power consumption, both of which pose major obstacles to practical application.

（発明の目的） 本発明の目的は、上記従来の欠点を取り除くために行っ
たもので、乗算器を使用しないディジタル信号処理を用
いることにより、小形化、ＩＣ化が容易であり、かつ、
アナログ信号、データ信号のいずれの周波数変調波にも
適用できる等、汎用性に優れた周波数検波回路を提供す
ることにある。(Objective of the Invention) The object of the present invention is to eliminate the above-mentioned conventional drawbacks, and by using digital signal processing that does not use a multiplier, miniaturization and integration into an IC are easy.
It is an object of the present invention to provide a frequency detection circuit with excellent versatility, such as being applicable to frequency modulated waves of both analog signals and data signals.

（発明の構成および作用） 〔構　成］ 第１図（Ａ）は、本発明による周波数検波回路の第１の
構成例を示すブロック図である。(Structure and operation of the invention) [Structure] FIG. 1(A) is a block diagram showing a first example of the structure of a frequency detection circuit according to the present invention.

第１図（Ａ）において、ｘ、ｙは受信信号から得られる
２つの互いに直交する位相関係にあるベースバンド信号
であって、受信信号と同一の周波数を有し、互いに９０
°の位相差を有する２つの局部発振波（図示せず）と、
入力信号との周波数混合によって得られる信号である。In FIG. 1(A), x and y are two mutually orthogonal baseband signals obtained from the received signal, have the same frequency as the received signal, and are 90 degrees apart from each other.
two local oscillator waves (not shown) having a phase difference of °;
This is a signal obtained by frequency mixing with the input signal.

１１、１２はそれぞれｘ、ｙを入力し、これをディジタ
ル数値Ｘ、Ｙに変換するＡ／Ｄ変換器、２１は前記Ｘ、
Ｙを入力し、これらをそれぞれ直交座標の横軸、縦軸に
配置するときに得られる２次元ベクトルの横軸を基準と
した位相角を第１の位相情報θ、（０≦θ１≦２π）と
して出力する位相検出回路であって、ＲＯＭ　（Ｒｅａ
ｄ　０ｎｌｙ　Ｍｅｍｏｒｙ）等を用いて容易に実現で
きる。11 and 12 are A/D converters that input x and y respectively and convert them into digital values X and Y; 21 is the aforementioned X;
The phase angle with respect to the horizontal axis of the two-dimensional vector obtained when inputting Y and arranging these on the horizontal and vertical axes of the orthogonal coordinates is the first phase information θ, (0≦θ1≦2π) This is a phase detection circuit that outputs as ROM (Rea).
This can be easily realized using d0nlyMemory) or the like.

ここで受信信号の瞬時位相φと第１の位相情報θ１との
関係を第２図に実線で示す。図示の通り、θ１は周期２
πラジアンで直線的上昇（又は下降でもよい）を繰り返
す鋸歯状形を呈する。Here, the relationship between the instantaneous phase φ of the received signal and the first phase information θ1 is shown by a solid line in FIG. As shown, θ1 is period 2
It has a sawtooth shape that repeats a linear rise (or fall) in π radians.

３１は２πを法とする加算器で前記θ１及び定数値πを
入力し、第２の位相情報θ２を出力する。Reference numeral 31 denotes an adder modulo 2π, which inputs the θ1 and constant value π, and outputs second phase information θ2.

このため、第２図の破線で示す様に、θ２はθ１に対し
、瞬時位相φがπラジアンだけオフセントした特性を呈
することになる。Therefore, as shown by the broken line in FIG. 2, θ2 exhibits a characteristic in which the instantaneous phase φ is offset by π radians with respect to θ1.

４１、４２は夫々θ１．θ２を入力し、ディジタル信号
処理のタイミング周期Ｔの間だけ遅延保持して出力する
遅延回路、５１．５２は夫々θ１．θ２及び遅延回路４
１．４２の遅延出力を入力し、これらの差Δθ１．Δθ
２を出力する減算器である。41 and 42 are respectively θ1. Delay circuits 51 and 52 which input θ1, .theta.2, delay and hold the signal for only the timing period T of digital signal processing, and output the signal, respectively. θ2 and delay circuit 4
1.42 delay outputs are input, and the difference between them Δθ1. Δθ
This is a subtracter that outputs 2.

６１は切替回路であって、減算器５１．５２の出力を被
切替入力とし、さらに切替制御信号としてθ。Reference numeral 61 denotes a switching circuit which uses the outputs of the subtracters 51 and 52 as switched inputs, and further outputs θ as a switching control signal.

を入力して、θ、がその最小値よりπ／２だけ大きい値
と最大値よりπ／２だけ小さい値との間の値（第２図の
例では、上下２本の一点鎖線で囲まれる範囲、即ちπ／
２≦θ、く３π／２）を示す時は減算器５１の出力を、
又、上記以外の値（第２図の例で、θ、くπ／２．θ１
≧３π／２）を示すときは減算器５２の出力を、夫々選
択し出力する機能を有する。この様な回路は、ディジタ
ル数値の比較器と切替ゲート回路を用いて容易に構成で
きる。また、切替制御信号としては、第２の位相情報を
用いても同様の切替制御動作を得ることは明らかである
。なお、Δφは６１による切替出力である。, and θ is a value between π/2 larger than its minimum value and π/2 smaller than its maximum value (in the example in Figure 2, it is surrounded by two upper and lower dashed lines) range, i.e. π/
2≦θ, 3π/2), the output of the subtracter 51 is
Also, values other than the above (in the example in Figure 2, θ, kuπ/2.θ1
≧3π/2), it has a function of selecting and outputting the output of the subtracter 52, respectively. Such a circuit can be easily constructed using a digital value comparator and a switching gate circuit. Furthermore, it is clear that a similar switching control operation can be obtained even if the second phase information is used as the switching control signal. Note that Δφ is the switching output by 61.

７１はΔφを入力し、これをアナログ値に変換して周波
数検波出力ｄを得るＤ／Ａ変換器である。71 is a D/A converter which inputs Δφ and converts it into an analog value to obtain a frequency detection output d.

次に第１図（Ｂ）は、本発明における周波数検波回路の
第２の構成例を示すブロック図であって、（Ａ）におけ
る減算器５１．５２を１つの減算器５３にまとめた形態
となっている。同図において、６２は第１図（Ａ）の６
１と同様の切替回路で被切替入力は夫々０．πの定数値
に固定される。また４３．４４は第１図（Ａ）の４１．
４２と同様の遅延回路、３２゜３３、３４は第１図（Ａ
）の３１と同様の２πを法とする加算器、５３は第１図
（Ａ）の５１．５２と同様の減算器である。切替回路６
２は切替制御信号として第１図（Ａ）と同じくθ、を入
力し、加算器３２．３３の夫々の一方の入力及び遅延回
路４３へその出力θ３を供給する。加算器３２はθ１を
、また加算器３３は遅延回路４３の出力を夫々他方の入
力とする共に、夫々の出力θ４．θ、を夫々遅延回路４
４及び加算器３４へ供給する。さらに加算器３２．３４
の出力θ４゜θ６は減算器５３に入力され、これらの差
がΔφとしてＤ／Ａ変換器７１に入力される。Next, FIG. 1(B) is a block diagram showing a second configuration example of the frequency detection circuit according to the present invention, in which the subtracters 51 and 52 in FIG. 1(A) are combined into one subtracter 53. It has become. In the figure, 62 is 6 in Figure 1 (A).
In the switching circuit similar to 1, the switched inputs are 0. Fixed to a constant value of π. Also, 43.44 is 41.4 in Figure 1 (A).
Delay circuits similar to 42, 32, 33, and 34 are shown in Figure 1 (A
), and 53 is a subtracter similar to 51.52 in FIG. 1(A). Switching circuit 6
2 inputs .theta. as a switching control signal as in FIG. The adder 32 receives θ1, and the adder 33 receives the output of the delay circuit 43 as the other input, and the respective outputs θ4 . θ, respectively delay circuit 4
4 and adder 34. Further adder 32.34
The outputs θ4 and θ6 are input to the subtracter 53, and the difference between them is input to the D/A converter 71 as Δφ.

〔作　用〕[For production]

第１図及び第２図に示した構成例に基づく本発明の周波
数検波動作を、数式を用いて以下に詳細に説明する。The frequency detection operation of the present invention based on the configuration example shown in FIGS. 1 and 2 will be explained in detail below using mathematical formulas.

まず第１図（Ａ）の構成例において、θ１．θ２゜Δθ
１．Δθ２．Δφ及び瞬時位相φの時刻１Ｔ（ｉは整数
）における値を夫々θ、（ｉ）、　　θ２（ｉ）、　Δ
θ、　（ｉ）、　　Δθ２（ｉ）、　　Δφ（ｉ）、φ
（ｉ）とおくと、Δθ１（ｉ）、Δθ２（ｉ）は夫々次
式 ％式％ また、θ１（ｉ）とθ２（ｉ）の間には下式の関係が常
に成り立つ θ２（ｉ）−［θｔ　（ｉ）　＋　ｙｔ　）　ｍｏｄ　
２　π−−−−−−−−（３）（〔・］ｍｏｄ２πは２
πを法とする値）ここで、Δφ（ｉ）は、切替回路６１
の切替動作によっ（但し、ｎは任意の整数） で与えられるものとすると、（１）〜（４）式から、時
間的に隣接する２つの瞬時位相サンプルの差の絶対値１
φ（ｉ）−φ（ｉ−１）　　ｌがπ／２より小さい場合
−は、第２図より明らかに次式 ％式％（５） が成立している。First, in the configuration example of FIG. 1(A), θ1. θ2゜Δθ
1. Δθ2. The values of Δφ and instantaneous phase φ at time 1T (i is an integer) are respectively θ, (i), θ2(i), Δ
θ, (i), Δθ2(i), Δφ(i), φ
(i), Δθ1(i) and Δθ2(i) are each expressed by the following formula % Formula % Also, between θ1(i) and θ2(i), the following relationship always holds true: θ2(i)− [θt (i) + yt) mod
2 π−−−−−−−−(3) ([・] mod2π is 2
(value modulo π) where Δφ(i) is the value of the switching circuit 61
(where n is an arbitrary integer), then from equations (1) to (4), the absolute value of the difference between two temporally adjacent instantaneous phase samples is 1.
When φ(i)-φ(i-1) l is smaller than π/2, it is clear from FIG. 2 that the following formula %(5) holds true.

よって、Δφ（ｉ）は瞬時位相φのディジタル差分値、
即ちディジタル値で表された周波数情報を与えることに
なり、第２図に示したφ＝　（２ｎ＋１）π及びφ−２
ｎπの点におけるそれぞれθ２．θ２の２πラジアンの
位相ジャンプに起因する誤った検波出力（大きさ２πの
パルス状の信号）がΔφに現れることはなく、ΔφをＤ
／Ａ変換器７１によってアナログ値ｄとして出力するこ
とにより正しい周波数検波動作を得ることがわかる。Therefore, Δφ(i) is the digital difference value of the instantaneous phase φ,
In other words, frequency information expressed in digital values is given, and φ= (2n+1)π and φ-2 shown in Figure 2.
θ2. at each point nπ. An erroneous detection output (a pulse-like signal with a magnitude of 2π) due to a phase jump of 2π radians in θ2 does not appear in Δφ, and Δφ is
It can be seen that a correct frequency detection operation can be obtained by outputting the analog value d by the /A converter 71.

なお、第１図（Ａ）の破線で示す様に、切替回路６１の
切替制御信号として、θ１の代りに減算器５１（または
５２）の出力を用いる様に構成し、５１（又は５２）の
出力に絶対値がπラジアン以上の値が現れた時のみ減算
器５２（又は５１）の出力を選択する様に切替回路６Ｉ
を構成すれば、１φ（ｉ）−φ（ｉ−１）１がπより小
さい場合には、同様に（４）式が成立し、正しい周波数
検波動作を得ることも明らかである。As shown by the broken line in FIG. 1(A), the output of the subtracter 51 (or 52) is used instead of θ1 as the switching control signal of the switching circuit 61, and the output of the subtracter 51 (or 52) is The switching circuit 6I is configured to select the output of the subtracter 52 (or 51) only when a value whose absolute value is π radian or more appears in the output.
It is also clear that if 1φ(i)−φ(i−1)1 is smaller than π, equation (4) similarly holds true and correct frequency detection operation can be obtained.

次に第１図（Ｂ）の構成例の動作について説明する。同
図（Ｂ）において、θ３．θ４．・θ、。Next, the operation of the configuration example shown in FIG. 1(B) will be explained. In the same figure (B), θ3. θ4.・θ,.

θ６の時刻ｉＴにおける値を、前記と同様にθ、　（ｉ
）、　　θ、　（ｉ）、　　θ、　（ｉ）、　　θ６（
ｉ）とおくと、θ４（ｉ）、　　θ、（ｉ）、　　θ、
　（ｉ）、Δφ（ｉ）は夫々次式で与えられる。The value of θ6 at time iT is defined as θ, (i
), θ, (i), θ, (i), θ6(
i), θ4(i), θ, (i), θ,
(i) and Δφ(i) are respectively given by the following equations.

（６）式と（８）式より、θ６（ｉ）はさらに次式で表
される。From equations (6) and (8), θ6(i) is further expressed by the following equation.

θ、　（ｉ）＝　（（θＩ（ｉ−１）　＋θｚ（ｉ−１
））　ｍｏｄ２ｘ＋θｓ　（ｉ））　ｍｏｄ２ｇ　　　
　　−−−、−、、−、−００）ここでθ３（ｉ）は、
切替回路６２の切替動作によって、下式 上表と（９）式により、Δφ（ｉ）は最終的に次式で与
えられるものとすると、θ３（ｉ）、　　θ３　（ｉ　
−１）ｃ　（０，π）の全ての値の組（４ｍ）に対し、
θ、　（ｉ）、　　θ５（ｉ）、　　θ、（ｉ）は（３
）、　（６）、　（７）、　Ｑωの各式により、次の表
に示す値となる。θ, (i) = ((θI(i-1) +θz(i-1
)) mod2x+θs (i)) mod2g
---, -,, -, -00) where θ3(i) is
By the switching operation of the switching circuit 62, Δφ(i) is finally given by the following equation based on the above table and equation (9), then θ3(i), θ3(i
−1) For all set (4m) of values of c (0, π),
θ, (i), θ5(i), θ, (i) is (3
), (6), (7), and Qω give the values shown in the table below.

で与えられることがわかるが、これは第１図（Ａ）の場
合の（４）式と同等であり、第１図（Ａ）と（Ｂ）の構
成例における動作は等価であることがわかる。This is equivalent to equation (4) in the case of Figure 1 (A), and it can be seen that the operations in the configuration examples of Figure 1 (A) and (B) are equivalent. .

以上の第１図（Ａ）および（Ｂ）に示した本発明の構成
を一例として、最大周波数偏移ｒ、ｔｅｖ（ｕｚ３を有
する周波数変調信号に適用した場合に、有効な周波数検
波動作を得るための条件と実現性について、次に吟味す
る。Taking the configuration of the present invention shown in FIGS. 1(A) and 1(B) above as an example, when applied to a frequency modulated signal having a maximum frequency deviation r, tev (uz3), an effective frequency detection operation can be obtained. Next, we will examine the conditions and feasibility for this.

作用の説明において示した様に、ディジタル信号処理の
タイミング周期Ｔ内の瞬時位相サンプル相互間の差の絶
対値はπ／２より小さい事が必要であるから、Δφ（ｉ
）の最大値Δφ（ｉ）□８はΔφ（ｉ）□８　〈−−一
−−・・−−−−一・−−−−−一−−−−−−−−−
−−−−−−−０３）を満足する必要がある。As shown in the explanation of the operation, since the absolute value of the difference between instantaneous phase samples within the timing period T of digital signal processing must be smaller than π/2, Δφ(i
) maximum value Δφ(i)□8 is Δφ(i)□8 〈−−１−−・・−−−−１・−−−−−１−−−−−−−−−
--------03) must be satisfied.

他方、最大周波数偏移ｆｄ＊ｖは次式で与えられる。On the other hand, the maximum frequency deviation fd*v is given by the following equation.

従って、０３）、　Ｑ４）式より次式を得る。Therefore, the following equation is obtained from equations 03) and Q4).

（ｆｓ−−−：サンプリング周波数） ０９式よりディジタル信号処理上のサンプリング周波数
ｆ　％　、は少なくとも最大周波数偏移ｆｄｅｖの４倍
以上の値でなければならないが、例えば１チヤネルの音
声通信を１つのＦＭ搬送波で伝送する無線回線の場合、
ｆｄ、ｖが高々５ｋｌｌｚ程度であるので、ｒ、は２０
ｋＨｚ以上となる。この速度は、ＴＴＬやＣＭＯ３を用
いた論理回路や、変換時間が数マイクロ秒以下のＡ／Ｄ
変換器、Ｄ／Ａ変換器を用いることにより、余裕を以て
実現できることは明らかである。(fs---: Sampling frequency) According to formula 09, the sampling frequency f% for digital signal processing must be at least four times the maximum frequency deviation fdev. In the case of a wireless line that transmits using FM carrier waves,
Since fd,v is about 5kllz at most, r, is 20
kHz or higher. This speed is achieved by logic circuits using TTL and CMO3, and A/D with conversion time of several microseconds or less.
It is clear that this can be achieved with ease by using a converter and a D/A converter.

（発明の効果） 以上詳細に説明したように、本発明によれば、ディジタ
ル信号処理によって回路特性の高精度化。(Effects of the Invention) As described above in detail, according to the present invention, circuit characteristics can be highly accurate through digital signal processing.

安定化がはかれると共に、従来、直交する位相関係にあ
るベースバンド信号を用いた周波数検波方法に必要であ
った乗算器を用いないので、回路規模を小さくでき、Ｉ
Ｃ化に適するという利点がある。In addition to achieving stabilization, the circuit size can be reduced and the I
It has the advantage of being suitable for C conversion.

また本発明は、アナログ信号（音声等）、データ信号（
ＦＳＫ等）のいずれの周波数変調波にも適用できるので
、汎用性にも優れている。Furthermore, the present invention provides analog signals (voice, etc.), data signals (
Since it can be applied to any frequency modulated wave such as FSK, etc., it has excellent versatility.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図（Ａ）は本発明による周波数検波回路の第１の構
成例を示すブロック図、第１図（Ｂ）は本発明による周
波数検波回路の第２の構成例を示すブロック図、第２図
は瞬時位相と第１の位相情報との関係を示した特性図で
ある。 １１、１２・・・Ａ／Ｄ変換器、　２１・・・位相検出
回路、３１、３２．３３．３４・・・加算器、　４１．
４２．４３．４４・・・遅延回路、　５１．５２．５３
・・・減算器、　６１．６２・・・切替回路、　７１・
・・Ｄ／Ａ変換器。 第 図 （ハ） 第２図 θ１．θ２：イ立相今責１長FIG. 1(A) is a block diagram showing a first configuration example of a frequency detection circuit according to the present invention, FIG. 1(B) is a block diagram showing a second configuration example of a frequency detection circuit according to the present invention, and FIG. The figure is a characteristic diagram showing the relationship between instantaneous phase and first phase information. 11, 12... A/D converter, 21... Phase detection circuit, 31, 32.33.34... Adder, 41.
42.43.44...Delay circuit, 51.52.53
...Subtractor, 61.62...Switching circuit, 71.
...D/A converter. Figure (c) Figure 2 θ1. θ2: 1 chief

Claims (3)

【特許請求の範囲】[Claims] （１）受信信号から得られる２つの互いに直交する位相
関係にあるベースバンド信号を夫々ディジタル数値に変
換する第１、第２のＡ／Ｄ変換器と、 該第１、第２のＡ／Ｄ変換器の出力を入力し、これら２
入力値がそれぞれ直交座標の横軸と縦軸に配置されると
きに得られる２次元ベクトルの横軸を基準とした位相角
値を与える第１の位相情報を出力する位相検出回路と、 前記第１の位相情報と定数値πとを入力し、２πを法と
して加算し第２の位相情報を出力する第１の加算器と、 前記第１及び第２の位相情報をそれぞれ入力し、時間周
期Ｔの間これを遅延保持して出力するそれぞれ第１及び
第２の遅延回路と、 該第１、第２の遅延回路の入力と出力との差を算出する
夫々第１、第２の減算器と、 該第１、第２の減算器の出力を被切替入力とし、かつ前
記第１（又は第２）の位相情報を切替制御信号として、
前記第１（又は第２）の位相情報の値がその最大値より
π／２だけ小さい値と最小値よりπ／２だけ大きい値と
に挟まれる範囲内にあるときは前記第１（又は第２）の
減算器の出力を選択し、前記の範囲外をあるときは前記
第２（又は第１）の減算器の出力を選択してこれを出力
する切替回路と、 前記切替回路の出力をアナログ値に変換し、周波数検波
信号として出力するＤ／Ａ変換器と、を具備したことを
特徴とする周波数検波回路。(1) First and second A/D converters that convert two mutually orthogonal phase baseband signals obtained from a received signal into digital numerical values; and the first and second A/D converters. Input the output of the converter and convert these two
a phase detection circuit that outputs first phase information that provides a phase angle value based on the horizontal axis of a two-dimensional vector obtained when input values are respectively arranged on the horizontal axis and vertical axis of orthogonal coordinates; a first adder that inputs phase information of 1 and a constant value π, adds it modulo 2π, and outputs second phase information; First and second delay circuits that delay and hold the signal for a period of T and output it, and first and second subtracters that calculate the difference between the input and output of the first and second delay circuits, respectively. and the outputs of the first and second subtracters are used as switching inputs, and the first (or second) phase information is used as a switching control signal,
When the value of the first (or second) phase information is within a range between a value smaller than the maximum value by π/2 and a value larger than the minimum value by π/2, the first (or second) phase information is 2) a switching circuit that selects the output of the subtracter, and selects and outputs the output of the second (or first) subtracter when the output is outside the above range; A frequency detection circuit comprising: a D/A converter that converts into an analog value and outputs it as a frequency detection signal. （２）受信信号から得られる２つの互いに直交する位相
関係にあるベースバンド信号を夫々ディジタル数値に変
換する第１、第２のＡ／Ｄ変換器と、 該第１、第２のＡ／Ｄ変換器の出力を入力し、これら２
入力値がそれぞれ直交座標の横軸と縦軸に配置されると
きに得られる２次元ベクトルの横軸を基準とした位相角
値を与える第１の位相情報を出力する位相検出回路と、 前記第１の位相情報と定数値πとを入力し、２πを法と
して加算し第２の位相情報を出力する第１の加算器と、 前記第１及び第２の位相情報をそれぞれ入力し、時間周
期Ｔの間これを遅延保持して出力するそれぞれ第１及び
第２の遅延回路と、 該第１、第２の遅延回路の入力と出力との差を算出する
夫々第１、第２の減算器と、 該第１、第２の減算器の出力を被切替入力としかつ前記
第１（又は第２）の減算器の出力を切替制御信号として
、前記第１（又は第２）の減算器の出力の絶対値がπラ
ジアン以上の値が現れたときにのみ前記第２（又は第１
）の減算器を選択して出力する切替回路と、 前記切替回路の出力をアナログ値に変換し、周波数検波
信号として出力するＤ／Ａ変換器と、を具備したことを
特徴とする周波数検波回路。(2) first and second A/D converters that convert two mutually orthogonal phase baseband signals obtained from a received signal into digital values; and the first and second A/D converters. Input the output of the converter and convert these two
a phase detection circuit that outputs first phase information that provides a phase angle value based on the horizontal axis of a two-dimensional vector obtained when input values are respectively arranged on the horizontal axis and vertical axis of orthogonal coordinates; a first adder that inputs phase information of 1 and a constant value π, adds it modulo 2π, and outputs second phase information; First and second delay circuits that delay and hold the signal for a period of T and output it, and first and second subtracters that calculate the difference between the input and output of the first and second delay circuits, respectively. and the outputs of the first and second subtracters are used as switched inputs, and the output of the first (or second) subtracter is used as a switching control signal, and the output of the first (or second) subtracter is set as a switching control signal. Only when the absolute value of the output is π radian or more
); and a D/A converter that converts the output of the switching circuit into an analog value and outputs it as a frequency detection signal. . （３）受信信号から得られる２つの互いに直交する位相
関係にあるベースバンド信号をそれぞれディジタル数値
に変換する第１、第２のＡ／Ｄ変換器と、 該第１、第２のＡ／Ｄ変換器出力を入力し、これら２入
力値が夫々直交座標の横軸、縦軸に配置されるときに得
られる２次元ベクトルの横軸を基準とした位相角値を与
える第１の位相情報を出力する位相検出回路と、 定数値０とπとを被切替入力とし、前記第１の位相情報
を切替制御信号として前記第１の位相情報の値がその最
大値よりπ／２だけ小さい値と最小値よりπ／２だけ大
きい値とに挟まれる範囲内にあるときは定数値０を選択
し、前記の範囲外にあるときは定数値πを選択してこれ
を出力する切替回路と、 該切替回路の出力を入力し、時間周期Ｔの間これを遅延
保持して出力する第１の遅延回路と、該第１の位相情報
と前記切替回路の出力を入力し、２πを法として加算し
第２の位相情報を得る第１の加算器と、 前記第１の遅延回路の入力と出力とを２πを法として加
算する第２の加算器と、 前記第２の位相情報を入力し、時間周期Ｔの間これを遅
延保持して出力する第２の遅延回路と、 該第２の遅延回路の出力と前記第２の加算器の出力とを
２πを法として加算し、第３の位相情報を出力する第３
の加算器と、 前記第２の位相情報と第３の位相情報とを入力し、これ
らの差を算出する減算器と、 該記減算器の出力をアナログ値に変換し、周波数検波信
号として出力するＤ／Ａ変換器とを具備したことを特徴
とする周波数検波回路。(3) first and second A/D converters that convert two mutually orthogonal phase relationship baseband signals obtained from the received signal into digital values; and the first and second A/D converters. First phase information that gives a phase angle value with reference to the horizontal axis of a two-dimensional vector obtained when the converter output is input and these two input values are arranged on the horizontal axis and vertical axis of the orthogonal coordinates, respectively. a phase detection circuit that outputs constant values 0 and π as inputs to be switched, the first phase information as a switching control signal, and a value of the first phase information that is smaller than its maximum value by π/2; a switching circuit that selects a constant value 0 when the value is within a range between the minimum value and a value larger than the minimum value by π/2, and selects and outputs the constant value π when the value is outside the range; A first delay circuit inputs the output of the switching circuit, delays and holds it for a time period T, and outputs it; inputs the first phase information and the output of the switching circuit; and adds the output modulo 2π. a first adder that obtains second phase information; a second adder that adds the input and output of the first delay circuit modulo 2π; a second delay circuit that delays and holds this for a period T and outputs it; and adds the output of the second delay circuit and the output of the second adder modulo 2π to obtain third phase information. The third output
an adder; a subtracter that inputs the second phase information and the third phase information and calculates the difference between them; and converts the output of the subtracter into an analog value and outputs it as a frequency detection signal. A frequency detection circuit characterized by comprising a D/A converter.