JPH0235544A - Cache memory control system - Google Patents

Abstract

PURPOSE:To improve a hit rate by decrease the order of subsequent expelling from a cache memory when a request to access data excellent from the cache memory in the past is generated again. CONSTITUTION:An MPU 20 controls the whole disk cache controller 11 according to a microprogram on a RAM 21. The cache memory 60 is stored with data of high access frequency from a CPU in track units and a directory memory 25 is stored with information for controlling the data stored on the cache memory 60. This directory memory 25 decreases the order of subsequent expelling of data from the cache memory 60 if the request to access the data expelled from the cache memory 60 in the past is generated again.

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、Ｌ　ＲＵ　（Ｌｅａｓｔ　Ｒｅｃｅｎｔｌｙ
　Ｕｓｅｄ）方式等に基づいてキャッシュメモリからデ
ータを追い出す論理構成を含むキャッシュメモリ管理方
式に係り、特に、アクセス要求のあったデータがキャッ
シュメモリ上に存在する確率（ヒツト率）を向上させる
のに好適なキャッシュメモリ管理方式に関する。[Detailed Description of the Invention] [Industrial Field of Application] The present invention provides LRU (Least Recently
The present invention relates to a cache memory management method that includes a logical configuration for expelling data from a cache memory based on a method such as a ``Used'' method, etc., and is particularly suitable for improving the probability (hit rate) that data requested for access exists in the cache memory. This paper relates to a cache memory management method.

［従来の技術］ 従来、中央処理装置（ｃｐｕ）と磁気ディスク等の回転
型外部記憶装置間のアクセス速度の大きな差が原因で、
ＣＰＵ側の処理能力が向上しない、いわゆるボトルネッ
クの問題がある。これを解決する１つの手段としてディ
スクキャッシュシステムが提案されているにのディスク
キャッシュシステムは、ＣＰＵと磁気ディスクの間に位
置し、ディスク容量に比べれば少ない容量のキャッシュ
メモリを持ち、該キャッシュメモリに、ＣＰＵからの比
較的アクセス頻度の高いデータを格納することにより、
ディスクに直接アクセスしなくてもデータのリード／ラ
イトができるという特徴を有している。[Prior Art] Conventionally, due to the large difference in access speed between a central processing unit (CPU) and a rotating external storage device such as a magnetic disk,
There is a so-called bottleneck problem in which the processing power on the CPU side does not improve. A disk cache system has been proposed as a means to solve this problem.A disk cache system is located between the CPU and a magnetic disk, and has a cache memory with a small capacity compared to the disk capacity. , by storing relatively frequently accessed data from the CPU,
It has the feature that data can be read/written without directly accessing the disk.

ディスクからキャッシュメモリへデータを１例えばトラ
ック単位でステージング（ロード）する際のキャッシュ
メモリエリアの管理アルゴリズムとして最も広く使用さ
れているのは、ＬＲＵ（ＬｅａｓｔＲｅｃｅｎｔｌｙ　
Ｕｓｅｄ）方式である。ＬＲＵ方式では、最も近い過去
に参照されたデータは将来も参照される可能性が高いと
いう仮定のちとに、キャッシュメモリへの新たなステー
ジング要求が発生した時、キャッシュメモリ中最も古い
過去に参照されたデータの占有していたエリアを割当て
るという形をとる。この場合、キャッシュメモリ容量は
限られているので、新たな要求データをステージジグす
るために、最も古く参照されたデータは追い出されるこ
とになる。The most widely used cache memory area management algorithm when staging (loading) data from disk to cache memory in track units, for example, is LRU (Least Recently).
(Used) method. In the LRU method, after assuming that data referenced in the most recent past is likely to be referenced in the future, when a new staging request to the cache memory occurs, the data referenced in the oldest past in the cache memory is This takes the form of allocating the area occupied by the data. In this case, since the cache memory capacity is limited, the oldest referenced data will be evicted in order to stage new requested data.

しかし、アクセスの間隔、アクセスの性質（シーケンシ
ャルアクセスとランダムアクセス等）の各々異なる複数
個のデータを格納するキャッシュメモリを、前記ＬＲＵ
方式のような１個のアルゴリズムだけで管理しようとす
ると、あるデータは確かにキャッシュメモリ内に長く留
まりＣＰＵからアクセスがあった時、目的データがキャ
ッシュメモリに存在する確率（ヒツト率）が高くなるが
。However, the cache memory that stores a plurality of pieces of data with different access intervals and access characteristics (sequential access, random access, etc.) is
If you try to manage it using only one algorithm like the above method, certain data will certainly remain in the cache memory for a long time, and when accessed by the CPU, the probability (hit rate) that the target data will exist in the cache memory increases. but.

別のデータはステージングしてもすぐにキャッシュメモ
リから追い出されてヒツト率が上がらない、という問題
が起きる。これは、自ずと異なる性格のデータをある一
定のアルゴリズムで管理しようとするために発生する問
題であり、ＣＰＵからの種々様々なアクセス要求にもう
少し柔軟に対応できるキャッシュメモリの管理アルゴリ
ズムが必要になる。この種の提案として例えば特開昭５
８−１４４９６１号公報がある。A problem arises in that even if other data is staged, it is immediately evicted from the cache memory and the hit rate does not increase. This is a problem that arises because data of different characteristics are tried to be managed by a certain algorithm, and a cache memory management algorithm that can respond more flexibly to various access requests from the CPU is needed. An example of this type of proposal is the Japanese Patent Application Laid-open No. 5
There is a publication No. 8-144961.

［発明が解決しようとする課題］ 従来のＬＲＵ方式によるキャッシュメモリ管理アルゴリ
ズムによれば、最も古い過去にアクセスされたデータと
判断されれば、このデータがキャッシュメモリから追い
出されるとともにディレクトリ内の管理情報もそれに伴
って消滅するため。[Problems to be Solved by the Invention] According to the conventional cache memory management algorithm using the LRU method, if the data is determined to be the oldest data accessed in the past, this data is evicted from the cache memory and the management information in the directory is will also disappear along with it.

あとで当該データに対しアクセス要求があってもミスと
判断されるのみである。ところが、このようなデータは
もうしばらくキャッシュメモリ上での滞在時間を延ばし
てやれば、ヒツトとなりうる。Even if there is an access request for the data later, it will only be determined as a mistake. However, if such data stays in the cache memory for a while longer, it can become a hit.

すなわち、ステージングされたデータがＬＲＵ論理でキ
ャッシュメモリから追い出されるまでの平均滞在時間を
Ｔ、ある任意のデータに対するＣＰＵからの平均アクセ
ス間隔をしｈすると、−膜内には、Ｔ≧ｔの場合はヒツ
トとなり、Ｔ＜ｔの場合はミスになる。In other words, if T is the average residence time of staged data until it is evicted from the cache memory using LRU logic, and h is the average access interval from the CPU to certain arbitrary data, - within the film, if T≧t, is a hit, and if T<t, it is a miss.

従来のＬＲＵ方式によるキャッシュメモリ管理アルゴリ
ズムによれば、前記Ｔ＜ｔのような形態をとるアクセス
要求に対しては、はとんどの場合にミスとなりキャッシ
ュ制御装置が本来持つ特性を充分に発揮することができ
ないという問題があった。According to the conventional cache memory management algorithm based on the LRU method, when an access request takes the form of T<t, it almost always results in a miss, and the inherent characteristics of the cache control device are fully utilized. The problem was that I couldn't do it.

従って、本発明の目的は、上記従来技術の問題点を解消
し、もう少しキャッシュメモリ上での滞在時間を延ばせ
ばヒツトになり得るデータを調べ、キャッシュメモリ管
理のアルゴリズムに上記の調査結果を反映させることに
より、キャッシュメモリの容量はそのままでキャッシュ
メモリのヒツト率を向上させると共に、キャッシュ制御
装置が持つ本来の能力を充分に引き出すようにしたキャ
ッシュメモリ管理方式を提供することにある。Therefore, an object of the present invention is to solve the problems of the prior art described above, to investigate data that could become a hit if the residence time in the cache memory was extended a little more, and to reflect the above findings in the cache memory management algorithm. Therefore, it is an object of the present invention to provide a cache memory management method that improves the cache memory hit rate while maintaining the cache memory capacity and fully brings out the original ability of a cache control device.

［課題を解決するための手段］ 上記目的を達成するため、本発明のキャッシュメモリ管
理方式は、中央処理装置による新たなアクセス要求に対
し、原則として、より古い過去に参照されたデータを占
有していたキャッシュメモリの領域から該古いデータを
追い出して該領域に新たなデータをステージングするい
わゆるＬＲＵ方式のキャッシュメモリ管理方式において
、前記キャッシュメモリ上に現存するデータをその追い
出し順（追い出すべき順序）に管理する第１のデータ管
理手段（例えば第１のＬＲｔＪテーブル）と。[Means for Solving the Problems] In order to achieve the above object, the cache memory management method of the present invention, in principle, occupies older previously referenced data in response to a new access request from the central processing unit. In the so-called LRU cache memory management method, in which old data is evicted from an area of the cache memory that has been previously used and new data is staged in the area, data currently existing on the cache memory is evicted in the order in which it was evicted (the order in which it should be evicted). and a first data management means (for example, a first LRtJ table).

前記キャッシュメモリから過去に追い出されたデータを
所定量管理する第２のデータ管理手段（例えば第２のＬ
ＲＵテーブル）と、新たなアクセス要求が前記第２のデ
ータ管理手段で管理されるデータに対してなされたとき
（ステップ２２０）、該アクセス要求のあったことを表
示するサブヒツトデータ管理手段（例えばサブヒツトテ
ーブル）と、前記第１のデータ管理手段で最先の追い出
し順位にあるデータが前記サブヒツトデータ管理手段に
より前記アクセス要求のあった旨表示されたデータであ
るとき、該データに係る前記第１のデータ管理手段にお
ける追い出し順位を繰り下げる手段（ステップ２ｏ５）
とを備える。A second data management means (for example, a second L
RU table), and when a new access request is made to data managed by the second data management means (step 220), the sub-hit data management means (for example, When the data that is ranked first in the ejection order by the first data management means is the data for which the access request has been made by the subhit data management means, the Means for lowering the eviction ranking in the first data management means (step 2o5)
Equipped with.

また、前記第１および第２のデータ管理手段（第１およ
び第２のＬＲＵテーブル）により管理される全データに
対するエントリを持つサーチテーブルを設ける。該サー
チテーブルは、前記全データの各々について、第１およ
び第２のＬＲＵテーブル上の位置を指示するポインタと
、外部記憶装置上の物理的アドレス（ディスク番号、シ
リンダ番号、トラック番号）と、キャッシュメモリ上に
データが存在するか否かを示すフラグとを格納する。Further, a search table having entries for all data managed by the first and second data management means (first and second LRU tables) is provided. The search table includes, for each of the above-mentioned data, a pointer indicating the position on the first and second LRU tables, a physical address (disk number, cylinder number, track number) on the external storage device, and a cache. A flag indicating whether data exists on the memory is stored.

外部記憶装置とキャッシュメモリとの間のデータのステ
ージングおよび追い出しくデステージング）は５通常、
トラック単位で行なねれる。Staging and destaging of data between external storage devices and cache memory
This cannot be done on a track-by-track basis.

前記追い出し順位の繰り下げは１例えば最先の追い出し
順位（最下位のエントリ）から最後尾の追い出し順位（
最上位のエントリ）へ変更することで行なわれる。この
変更のあったときは、前記サブヒツトデータ管理手段（
サブヒツトテーブル）」−のアクセスのあった旨の表示
（サブヒツト表示）は抹消される（ステップ２０７）。The eviction order may be moved down by 1, for example, from the earliest eviction order (lowest entry) to the last eviction order (the lowest entry).
This is done by changing the top level entry). When this change occurs, the sub-hit data management means (
The display (subhit display) indicating that the subhit table "-" has been accessed is deleted (step 207).

なお、キャッシュメモリには、その容量をステージング
／デステージングのための最小管理単位分の容量（１ト
ラック分の容量）で除算した商の値分のエントリ数を持
たせる。Note that the cache memory has a number of entries equal to the value of the quotient obtained by dividing its capacity by the capacity for the minimum management unit for staging/destaging (capacity for one track).

第１および第２のＬＲＵのエントリは、ポインタで、追
い出すべき順序（第１ＬＲＵの場合）および追い出され
た順序（第２ＬＲＵの場合）に従ってチェーンされる。Entries for the first and second LRUs are chained in pointers according to the order in which they should be evicted (for the first LRU) and the order in which they were evicted (for the second LRU).

［作用］ 上記構成に基づく作用を説明する。[Effect] The operation based on the above configuration will be explained.

ディスクからキャッシュメモリへ新たなデータのステー
ジング要求が発生した時、第１のＬＲＵテーブルの最下
位に位置するエントリが指し示すキャッシュメモリ上の
データをキャッシュメモリから追い出し、当該データの
占めていたエリアを新たにステージングが必要なデータ
のために空けるが、この時サーチテーブル上の対応エン
トリは追い出さずに留めるとともに、当該エントリの示
す物理アドレスに属するデータがキャッシュメモリ上に
は存在しないことを示すフラグをオンし、さらに第１の
ＬＲＵテーブルの最下位のエントリは第１のＬＲＵテー
ブル上からは追い出し、第２のＬＲＵテーブルの最上位
につなぎかえる。ただしこの時、新たにステージングが
必要になったデータを管理するための情報を格納するた
めの空きエントリを、サーチテーブル上と第１のＬＲＵ
テーブル上に確保する必要があるため、第２のＬＲＵテ
ーブルの例えば最下位を占めていたエントリと、そのエ
ントリが指し示していたサーチテーブル上のエントリを
その用に使用する。When a request for staging new data from the disk to the cache memory occurs, the data on the cache memory pointed to by the lowest entry in the first LRU table is evicted from the cache memory, and the area occupied by the data is replaced with a new one. However, at this time, the corresponding entry on the search table is not evicted, and a flag indicating that the data belonging to the physical address indicated by the entry does not exist in the cache memory is turned on. Furthermore, the lowest entry in the first LRU table is removed from the first LRU table and reconnected to the highest rank in the second LRU table. However, at this time, empty entries for storing information for managing data that newly require staging are created on the search table and in the first LRU.
Since it is necessary to reserve it on the table, the entry occupying the lowest position in the second LRU table and the entry on the search table pointed to by that entry are used for that purpose.

次に、ＣＰＵからリード要求があった時を考える。ヒツ
ト／ミスの判定のためまずサーチテーブルを検討するが
、検索結果は３通り存在する。第１の結果はリード要求
のあったデータがキャッシュメモリ上にも存在し、かつ
管理情報がサーチテーブル上にもＬＲＵテーブル（この
場合は第１のＬＲｔＪテーブル）上にも存在する場合、
第２の結果はキャッシュメモリ上にもディレクトリ（サ
ーチテーブルとＬＲＵテーブル）上にも存在しない場合
、第３の結果は、リード要求のあったデータはキャッシ
ュメモリ上には存在しないが、管理情報がサーチテーブ
ル上とＬＲＵテーブル（この場合は第２のＬＲＵテーブ
ル）上に存在する場合である。Next, consider the case when a read request is received from the CPU. First, a search table is examined to determine hits/misses, and there are three types of search results. The first result is that if the data requested to read exists in the cache memory and the management information also exists in the search table and the LRU table (in this case, the first LRtJ table),
The second result is that it does not exist in the cache memory or the directory (search table and LRU table), and the third result is that the data requested to read does not exist in the cache memory, but the management information is This is a case where the information exists on the search table and the LRU table (in this case, the second LRU table).

従来方式によれば、第１と第２の結果しか得られなかっ
たが１本発明によればさらに第３の結果を得ることがで
きる。第３の結果と判断された場合、リード要求のあっ
たデータはすでにキャッシュメモリ上には存在しないが
、もう少しキャッシュメモリ上での滞在時間を延ばせば
ヒツト率を向上させ得るという判断ができる。この場合
、リード要求のあったデータがどの物理アドレスに属す
るものかを前述のサブヒツトテーブル上に記憶しておい
てから、目的データのキャッシュメモリ上へのステージ
ング処理を行なう。According to the conventional method, only the first and second results were obtained, but according to the present invention, a third result can be obtained. If the third result is determined, the data requested to be read no longer exists in the cache memory, but it can be determined that the hit rate can be improved by extending the stay time in the cache memory a little more. In this case, the physical address to which the read-requested data belongs is stored in the aforementioned subhit table, and then the target data is staged onto the cache memory.

以前に第３の結果と判断されたデータがキャッシュメモ
リ上にステージングされたが、その後アクセスがないま
ま第１のＬＲＵテーブルの最下位に達し、追い出しの対
象となった時、サブヒツトテーブルを参照し、該当する
物理アドレスのデータが以前にキャッシュメモリから追
い出されたあとにアクセス対象となったことがわかれば
、例えば第１のＬＲＵテーブルの最上位に再度つなぎが
える。こうすることにより以前はあと少し滞在時間が足
りずにミスになっていたデータの滞在時間を延長するこ
とができヒツト率向上につながる。When data that was previously determined to be the third result is staged in the cache memory, but reaches the bottom of the first LRU table without being accessed and becomes a target for eviction, refer to the subhit table. However, if it is found that the data at the corresponding physical address has become an access target after being evicted from the cache memory previously, it is reconnected to the top of the first LRU table, for example. By doing this, it is possible to extend the residence time of data that previously resulted in errors due to insufficient residence time, leading to an increase in the hit rate.

なお、キャッシュメモリ上から追い出されたデータは、
該データが更新されたデータの場合、外部記憶装置に格
納（デステージング）されることになるが、該データが
未更新データ（外部記憶装置からステージングされたま
まのデータ）の場合は抹消してもよい。Note that the data evicted from the cache memory is
If the data is updated data, it will be stored (destaged) in an external storage device, but if it is unupdated data (data that has been staged from the external storage device), it will be deleted. Good too.

［実施例］ 以下、本発明の一実施例を図面を用いて説明する。[Example] An embodiment of the present invention will be described below with reference to the drawings.

第１図は本発明を適用したディスクキャッシュ制御袋′
Ｒ１１を含む計算機処理システムである。Figure 1 shows a disk cache control bag to which the present invention is applied.
This is a computer processing system including R11.

１０は中央処理装置（ＣＰＵ）、１０１はチャネル、１
４は磁気ディスク駆動装置ａ（ディスク）。10 is a central processing unit (CPU), 101 is a channel, 1
4 is a magnetic disk drive device a (disk).

１２は磁気ディスク接続装置である。ディスクキャッシ
ュ制御装置’ｌｌはＣＰＵｌ０からの指令に基づき接続
装置１２を通してディスク駆動装置１４を制御する。な
お、９４ｇｌ装置１１は必要に応じディスク駆動装置１
４に記憶されているデータをトラック単位で自らが持つ
キャッシュメモリにステージングしたり、キャッシュメ
モリに格納しているトラック単位のデータをディスク駆
動装置１４にデステージングしたりする。12 is a magnetic disk connection device. The disk cache control device 'll controls the disk drive device 14 through the connection device 12 based on commands from the CPU10. Note that the 94gl device 11 can be connected to the disk drive device 1 as needed.
4 is staged on a track-by-track basis to its own cache memory, or track-based data stored in the cache memory is destaged on a disk drive device 14.

第２図にディスクキャッシュ制御装置１１の内部構成を
示す。２０はマイクロプロセッサユニット（Ｍ　Ｐ　Ｕ
）で、ランダムアクセスメモリ（ＲＡＭ）２１に格納さ
れているマイクロプログラムを逐次デコードしつつ実行
し、制御装置１１全体を制御する。２２はチャネルとの
データ転送を制御するための制御回路、２４はディスク
とのデータ転送を制御するための制御回路、２３はチャ
ネルとディスク間の同期をとりつつデータ転送を制御す
る制御回路である。又、６０はＣＰＵからのアクセス頻
度の高いデータをトラック単位で格納しておくためのキ
ャッシュメモリ、２５はキャッシュメモリに格納されて
いるデータを管理する情報が入っているディレクトリメ
モリである。ディレクトリメモリは内部にサーチテーブ
ル３０．第１ＬＲＵテーブル４０．第２ＬＲＵテープ／
Ｉ／　５０　（７）２つのＬＲＵテーブル、そして、サ
ブヒツトテーブル７０の４つのテーブル要素を持つ。FIG. 2 shows the internal configuration of the disk cache control device 11. 20 is a microprocessor unit (MPU
), the microprograms stored in the random access memory (RAM) 21 are sequentially decoded and executed to control the entire control device 11. 22 is a control circuit for controlling data transfer with the channel, 24 is a control circuit for controlling data transfer with the disk, and 23 is a control circuit that controls data transfer while synchronizing between the channel and the disk. . Further, 60 is a cache memory for storing frequently accessed data from the CPU in units of tracks, and 25 is a directory memory containing information for managing the data stored in the cache memory. The directory memory contains a search table 30. First LRU table 40. 2nd LRU tape/
I/50 (7) Has two LRU tables and four table elements: subhit table 70.

今、制御装置１１が５００トランク分のデータを格納で
きるだけのキャッシュメモリを持ち、ディスク装置１４
を合計３２台制御し、さらにディスク装置１４は１台当
りのシリンダ数が１０００−１シリンダ当りのトラック
数が２０であるとする。Now, the control device 11 has a cache memory that can store data for 500 trunks, and the disk device 14 has enough cache memory to store data for 500 trunks.
It is assumed that a total of 32 disk devices 14 are controlled, and the number of cylinders per disk device 14 is 1000-the number of tracks per cylinder is 20.

上記のように仮定した時の、第３図はキャッシュメモリ
、第４図はサーチテーブル、第５図は第１ＬＲＵテーブ
ル、第６図は第２ＬＲＵテーブル、第７図はサブヒツト
テーブルである。Assuming the above, FIG. 3 shows the cache memory, FIG. 4 shows the search table, FIG. 5 shows the first LRU table, FIG. 6 shows the second LRU table, and FIG. 7 shows the subhit table.

第３図に示すキャッシュメモリはＴ、〜Ｔ４９．まで、
５００個のエントリを持ち、任意のエントリＴｋ６１に
トラック単位のデータを格納する０本発明ではサーチテ
ーブルのエントリ数はキャッシュメモリのエントリ数以
上の必要があるため、第４図に示すサーチテーブル３０
は、キャッシュメモリ６０のエントリ数５００の２倍、
１０００のエントリを持つ、サーチテーブル３０におけ
る任意のエントリ５ｎ３１は、キャッシュメモリに格納
している又は過去に格納していたトラック単位のデータ
がディスク１４上のどの物理アドレスに属するものかを
ディスク番号３２、シリンダ番号３３、トランク番号３
４によって示すとともに。The cache memory shown in FIG. 3 is T, to T49. to,
In the present invention, the number of entries in the search table must be greater than the number of entries in the cache memory, so the search table 30 shown in FIG.
is twice the number of entries 500 in the cache memory 60,
An arbitrary entry 5n31 in the search table 30 having 1000 entries indicates the disk number 32 to which physical address on the disk 14 the track unit data stored in the cache memory or previously stored belongs. , cylinder number 33, trunk number 3
As shown by 4.

３２．３３．３４で示すトランクデータがキャッシュメ
モリに存在するか否かを示すフラグ３５（オン時トラッ
クデータがキャッシュメモリ上に存在）及び、第１ＬＲ
ｔＪテーブル又は第２　ＬＲＵテーブルへのポインタ３
６を含む。A flag 35 indicating whether or not the trunk data shown in 32, 33, and 34 exists in the cache memory (when on, track data exists in the cache memory), and the first LR
Pointer 3 to tJ table or second LRU table
Contains 6.

第５図に示す第１ＬＲＵテーブルは、キャッシュメモリ
と等しい５００ケのエントリ数を持ち。The first LRU table shown in FIG. 5 has 500 entries, which is the same as the cache memory.

任意のエントリＬ□、は内部に前方ポインタ４３゜後方
ポインタ４４、サーチテーブルへのポインタ４５、キャ
ッシュメモリへのポインタ４６を持つ。An arbitrary entry L□ internally has a forward pointer 43, a backward pointer 44, a pointer 45 to the search table, and a pointer 46 to the cache memory.

個々のエントリはポインタ４３．４４によって互いにリ
ンクされ、ポインタ４６によってポイントされるキャッ
シュメモリ中のエントリ６１に格納されているトラック
データが、キャッシュメモリ内の全トラックのデータ中
、最も最近アクセスのあったデータの時、Ｌ工、は最上
位ポインタ４１によってポイントされる。逆にポインタ
４６によってポイントされるキャッシュメモリ中のエン
トリ６１に格納されているトラックデータが、キャッシ
ュメモリ内の全トラックデータ中量も古い過去にアクセ
スのあったデータの時、Ｌｌ、は最下位ポインタ４２に
よってポイントされる。さらに各エントリは、最も最近
アクセスのあったトラックデータから最も古い過去にア
クセスのあったトラックデータの顔に最上位ポインタと
各エントリの前方ポインタ４３によってチエインし、そ
の逆順を最下位ポインタと各エントリの後方ポインタ４
４によってチエインする。The individual entries are linked to each other by pointers 43 and 44, and the track data stored in the entry 61 in the cache memory pointed to by the pointer 46 is the most recently accessed data among all the track data in the cache memory. When it is data, L is pointed to by the highest pointer 41. Conversely, when the track data stored in the entry 61 in the cache memory pointed to by the pointer 46 is data that has been accessed in the past, which is older than all the track data in the cache memory, Ll is the lowest pointer. 42. Further, each entry is chained from the most recently accessed track data to the oldest track data accessed in the past using the top pointer and the forward pointer 43 of each entry, and the reverse order is chained from the bottom pointer to each entry. backward pointer 4
Chain by 4.

ディスクからキャッシュメモリへの新たなステージング
要求が発生した時、基本的には第１ＬＲＵテーブル中、
最下位ポインタ４２によって示されるキャッシュメモリ
のエントリが新たなトラックデータ格納のために割当て
られる。第６図に示す第２ＬＲＵテーブルはその結果キ
ャッシュメモリから追い出されたトラックデータを追い
出された順に前方ポインタ５３を使って各エントリをチ
エインする。実際にどのディスク番号、シリンダ番号、
トラック番号のトラックデータがキャッシュメモリから
追い出されたかは、第２ＬＲＵテーブルの任意のエント
リＬ２Ｊ中、サーチテーブルポインタ５５で指し示され
るサーチテーブルのエントリ中の３２．３３．３４を調
べることにより認識される。最上位ポインタ５１によっ
て指し示されるエントリが最も最近キャッシュメモリか
ら追い出されたトラックデータを示し、前方ポインタの
チエインする順番に古くなり、最下位ポインタ５２によ
って指し示されるエントリが最も古くキャッシュメモリ
から追い出されたトラックデータを示す、逆順は後方ポ
インタ５４のチエインする順番で示される。なお、第６
図の第２ＬＲＵテーブルは、サーチテーブルのエントリ
数１ｏｏｏとキャッシュメモリのエントリ数５００の差
である５００のエントリ数を持つ。このため、キャッシ
ユメモリから追い出されたトラックデータがどのディス
ク番号、シリンダ番号、トラック番号のデータかを覚え
ていられる上限は５００である。第７図のサブヒツトテ
ーブル７０は、キャッシュメモリからトラックデータは
追い出されてしまったが追い出されたトラックデータの
管理情報がサーチテーブル及び第２ＬＲＵテーブル内に
残っている時に、ＣＰＵから当該データにアクセス要求
があった、すなわちもう少し滞在時間を延ばせばヒツト
率向上を期待できるトラックデータはどのディスク番号
、シリンダ番号のものなのかを記憶しておくためのテー
ブルである。テーブル７０は。When a new staging request from disk to cache memory occurs, basically the first LRU table is
The cache memory entry indicated by lowest pointer 42 is allocated for new track data storage. As a result, the second LRU table shown in FIG. 6 uses the forward pointer 53 to chain the track data evicted from the cache memory in the order in which they were evicted. Which disk number, cylinder number,
Whether the track data of the track number has been evicted from the cache memory can be recognized by checking 32.33.34 in the search table entry pointed to by the search table pointer 55 in any entry L2J of the second LRU table. . The entry pointed to by the highest pointer 51 indicates the track data most recently evicted from the cache memory, becomes older in the order of chaining of forward pointers, and the entry pointed to by the lowest pointer 52 is the oldest track data evicted from the cache memory. The reverse order of track data is indicated by the chaining order of the backward pointer 54. In addition, the 6th
The second LRU table in the figure has 500 entries, which is the difference between the number of entries in the search table, 1ooo, and the number of entries in the cache memory, 500. Therefore, the upper limit for remembering which disk number, cylinder number, and track number the track data evicted from the cache memory corresponds to is 500. The sub-hit table 70 in FIG. 7 is used to access the data from the CPU when the track data has been evicted from the cache memory but the management information of the evicted track data remains in the search table and second LRU table. This is a table for storing which disk number and cylinder number the track data for which there has been a request, that is, the hit rate can be expected to improve if the staying time is extended a little more, belongs to. Table 70 is.

システム全体のトラック本数分のビット位置を有し、各
ビット位置に、もう少し滞在時間を延ばすべきトラック
データか否かを１ビツト（ｏｒ　Ｌ　ＩＴか１１０　Ｉ
Ｔか）で表示する。ディスクキャッシュ制御装置１１は
、ディスク番号Ｏ〜３１の３２台のディスク装置１４を
制御し、各ディスク装置１４は１台当りのシリンダ数が
シリンダ番号Ｏ〜９９９までの１０００ケ、１シリンダ
当りのトランク数がトラック番号Ｏ〜１９までの２０ケ
と仮定している。このため前述の、もう少し滞在時間を
延ばせばと判断されたトラックデータが、ディスク番号
Ｘ、シリンダ番号ｙ、トラック番号２のものであれば、
サブヒツトテーブル先頭から、ｘ　（１０００Ｘ２０）
＋　ｙ　Ｘ２０＋　ｚピット分離れた位置ｅＩＤ７１の
ビットをオンする。It has bit positions equal to the number of tracks in the entire system, and each bit position has a 1 bit (or LIT or 110 I
T or ). The disk cache control device 11 controls 32 disk devices 14 with disk numbers O to 31, each disk device 14 has 1000 cylinders with cylinder numbers O to 999, and a trunk per cylinder. It is assumed that there are 20 track numbers from O to 19. For this reason, if the track data for which it was determined that the staying time should be extended a little longer is disk number X, cylinder number y, track number 2, then
From the top of the subhit table, x (1000X20)
+y

今ＣＰＵｌ０から制御袋ｃ１１へディスク番号Ｘ、シリ
ンダ番号ｙ、ｔ−ラック番号Ｚのトラックデータに対し
リード要求がきた時を考える。制御装置１１の動作とし
てはまず指示されたトラックデータがキャッシュメモリ
内に存在するか否かを調べることから始める必要がある
が、この時の処理手順を図８を使用して説明する。Let us now consider the case where a read request is received from the CPU 10 to the control bag c11 for track data of disk number X, cylinder number y, and t-rack number Z. The operation of the control device 11 must first start by checking whether the instructed track data exists in the cache memory, and the processing procedure at this time will be explained using FIG.

まず始めに、ステップ２００でディスク番号Ｘ。First, in step 200, disk number X is entered.

シリンダ番号ｙ、トラック番号Ｚをキーにして、サーチ
テーブル３０を全域検索する。検索が終了したらステッ
プ２０１でリード要求のあったトラックデータに対応す
るエントリがサーチテーブル上にあったかを判定する。The entire search table 30 is searched using the cylinder number y and track number Z as keys. When the search is completed, it is determined in step 201 whether there is an entry on the search table that corresponds to the track data requested to be read.

なかった、すなわちミスと判定されれば要求されたトラ
ックデータをキャッシュメモリヘステージングする準備
のためステップ２０２に進む。２０２では第１ＬＲＵテ
ーブルの最下位ポインタ４２の示すエントリを得、次に
ステップ２０３で、２０２で得たエントリ中４５が示す
サーチテーブルからディスク番号、シリンダ番号、トラ
ック番号を知る。ステップ２０３で求めたディスク番号
、シリンダ番号、トランク番号に対応するトラックデー
タがキャッシュメモリからの追い出し対象となる。ただ
しその前に、追い出し対象となったトラックデータがキ
ャッシュメモリ内滞在期間延長の対象になっていないか
を調査するため、ステップ２０４で、サブヒツトテーブ
ル７０の該当ビットがオンになっていないかを調べる。If it is determined that there is no such data, that is, it is determined that there is a miss, the process proceeds to step 202 to prepare for staging the requested track data to the cache memory. In step 202, the entry indicated by the lowest pointer 42 of the first LRU table is obtained, and in step 203, the disk number, cylinder number, and track number are obtained from the search table indicated by entry 45 among the entries obtained in step 202. The track data corresponding to the disk number, cylinder number, and trunk number obtained in step 203 are to be purged from the cache memory. However, before that, in order to investigate whether the track data to be evicted is subject to an extension of the stay period in the cache memory, in step 204, it is checked whether the corresponding bit in the subhit table 70 is turned on. investigate.

オンになっていれば、ヒツト率向上のためステップ２０
５で第１ＬＲＵテーブルの最上位エントリ八つなぎ換え
る。さらにステップ２０６で最下位の１つ前のエントリ
を新たに第１ＬＲＵテーブルの最下位エントリとする。If it is on, step 20 will improve the hit rate.
5, the top eight entries of the first LRU table are reconnected. Further, in step 206, the entry immediately before the lowest level is newly set as the lowest entry in the first LRU table.

次にステップ２０７で、２０４でオンと判断したサブヒ
ツトテーブル７０の該当ビットをオフする。その後はス
テップ２０４でサブヒツトテーブルのビットがオフ、す
なわち滞在期間延長の対象になっていないトラックデー
タが見つかるまでステップ２０２〜２０７を繰り返す。Next, in step 207, the corresponding bit in the subhit table 70 that was determined to be on in 204 is turned off. Thereafter, steps 202 to 207 are repeated until the bit in the subhit table is turned off in step 204, that is, until track data that is not subject to stay period extension is found.

そして、この繰り返しの度に、第１ＬＲＵの各エントリ
は１段ずつ上位がら下位へずらされ、最下位に達すると
最上位へ移されて行く。２０４でＮｏと判断されるトラ
ックデータが見つかると、この時の第１ＬＲＵテーブル
の最下位エントリの指すキャッシュメモリのトラックデ
ータが実際に追い出されることになる。ステップ２０８
で、この第１ＬＲＵ最下位エントリを第ｉ　Ｌ　ＲＵテ
ーブルの範囲からはずし、第２ＬＲＵテーブルの最上位
エントリとする。（即ち、今まで、第１ＬＲＵテーブル
の最下位ポインタ４２に接続されていたエントリを、第
２ＬＲＵの最上位ポインタ５１に接続する。）これ以降
、当該トラックデータは、キャッシュメモリ上にデータ
としては存在しないが管理情報の形でサーチテーブルと
第２ＬＲＵテーブル上に保持されることになる。Each time this is repeated, each entry in the first LRU is shifted one stage from the higher level to the lower level, and when it reaches the lowest level, it is moved to the highest level. If track data for which the determination is No in step 204 is found, the track data in the cache memory pointed to by the lowest entry in the first LRU table at this time will actually be evicted. Step 208
Then, this first LRU lowest entry is removed from the range of the i-th LRU table and is made the highest entry of the second LRU table. (In other words, the entry that has been connected to the lowest pointer 42 of the first LRU table is connected to the highest pointer 51 of the second LRU.) From now on, the track data will not exist as data on the cache memory. Although not, it is held in the search table and second LRU table in the form of management information.

このためステップ２０９で該当サーチテーブルのエント
リ中のキャッシュ上にデータなしのフラグ３５をオンし
ておく３次にステップ２１０で第１ＬＲＵテーブルの最
下位エントリを更新する（最下位より１つ手前のエン１
−りを最下位エントリとする。）。ステップ２１１では
、ミスであってもリード要求のあったトラックデータが
キャッシュメモリ上にもなく管理情報もない全くのミス
なのか（ステップ２１１でＮｏの場合）、それとも管理
情報だけは存在するのか（ステップ２１１でＹｅｓの場
合）を調べる。ここでは流れに従って次にステップ２１
２以降に行く。ステップ２１２．ステップ２１３では新
たにステージング対象となるトラックデータの管理情報
を入れるためのサーチテーブルのエリアおよびＬＲＵテ
ーブルのエリアを割当てる。そのため、ステップ２１２
では、第２ＬＲＵテーブルの最下位エントリを確保して
これを第１ＬＲＵテーブル最上位エントリにつなぎ換え
ると共に、当該第２ＬＲＵ最下位エントリの指していた
サーチテーブルのエントリを得る。ステップ２１３では
、ステップ２１．２で得たサーチテーブルのエントリと
、第１ＬＲＵテーブル最上位とされたエントリに対し、
新たにステージングするエリアの管理情報を割当て格納
する。また、ステップ２１６で、第２ＬＲＵテーブルの
最下位エントリを更新しておく。このようにして、第１
〜第２ＬＲＵテーブルを通してエントリが１段ずつ繰り
下がると共に、第１ＬＲＵテーブルの最上位エントリに
新たにステージングするデータの管理情報が入り、又、
第２ＬＲＵテーブルの最下位エントリにあった古い管理
情報が追い出されたことになる。Therefore, in step 209, the no-data flag 35 is turned on on the cache in the corresponding search table entry.Next, in step 210, the lowest entry of the first LRU table is updated (the entry one position before the lowest). 1
- is the lowest entry. ). In step 211, even if it is a miss, is the track data for which the read request was requested not on the cache memory and is it a complete miss with no management information (if No in step 211), or is there only management information present? If Yes in step 211) is checked. Here, following the flow, next step 21
Go to 2 or later. Step 212. In step 213, a search table area and an LRU table area are allocated for storing management information of track data to be newly staged. Therefore, step 212
Now, the lowest entry in the second LRU table is secured and connected to the highest entry in the first LRU table, and the entry in the search table pointed to by the second lowest entry is obtained. In step 213, for the search table entry obtained in step 21.2 and the entry determined to be the topmost entry in the first LRU table,
Allocate and store management information for the new staging area. Further, in step 216, the lowest entry in the second LRU table is updated. In this way, the first
~The entries are moved down one stage at a time through the second LRU table, and the management information for the data to be newly staged is entered in the top entry of the first LRU table, and
This means that the old management information that was in the lowest entry of the second LRU table has been purged.

以上の処理で新たなトラックデータをステージングする
ための準備が整ったため、ステップ２１７でステージン
グを実行した後、ステップ２１８で目的データをＣＰＵ
に転送して処理を終える。With the above processing, preparations for staging new track data have been completed, so after staging is executed in step 217, the target data is transferred to the CPU in step 218.
Transfer it to and finish processing.

次に、処理を元に戻して、ステップ２０１でＹｅｓと判
断された場合、すなわちリード要求のあったトラックデ
ータがサーチテーブル上に存在するケースを説明する。Next, we will explain the case where the process is returned to its original state and the determination in step 201 is Yes, that is, the track data for which the read request is made exists on the search table.

この場合ステップ２１９でキャッシュメモリ上に該当デ
ータが存在するかを調べる。存在するＹｅｓと判定され
たケースがヒツトの場合で、サーチテーブルの該当エン
トリ中のＬＲＵポインタから第１ＬＲＵテーブルのエン
トリを知り、さらにそのエントリ中のキャッシュメモリ
へのポインタを求め、ステップ２２１で求めたキャッシ
ュメモリ上のデータをＣＰＵに転送して処理を終える。In this case, in step 219, it is checked whether the corresponding data exists on the cache memory. If the case in which it is determined that the existence exists is a hit, the entry in the first LRU table is known from the LRU pointer in the corresponding entry in the search table, and the pointer to the cache memory in that entry is also determined, which is determined in step 221. The data on the cache memory is transferred to the CPU and processing ends.

ステップ２１９で存在しない、Ｎｏと判定されたケース
は実質的にはミスであるが、その管理情報は第２ＬＲＵ
テーブル上に格納されており、しばらく前まではキャッ
シュメモリ上にトラックデータが存在しており、以後当
該トラックデータをステージング後はキャッシュメモリ
上での滞在期間を意識的に延長してやれば、ヒツトにつ
ながるケースである。又、このような判断は従来のＬＲ
Ｕ方式ではできなかったところである。この場合。A case that does not exist or is determined as No in step 219 is essentially a mistake, but the management information is stored in the second LRU.
It is stored on a table, and the track data existed on the cache memory until a while ago, and after staging the track data, if you consciously extend the period of stay on the cache memory, it will lead to more hits. It is a case. In addition, such judgment is based on the conventional LR
This is something that could not be done with the U method. in this case.

ステップ２２０でサブヒツトテーブル７０の該当ビット
をオンしておく。なお、この後、ステップ２１４で第２
ＬＲＵテーブルの該当エントリは第１　ＬＲＵテーブル
の最上位エントリに移されるが、その後もサブヒツトテ
ーブル７０の該当ビットは。At step 220, the corresponding bit in the subhit table 70 is turned on. Note that after this, in step 214, the second
The corresponding entry in the LRU table is moved to the highest entry in the first LRU table, but the corresponding bit in the subhit table 70 remains unchanged thereafter.

更にその後の別のアクセス要求により順位が下がって第
１ＬＲＵテーブル最下位に至り、その追い出しを免れる
迄（ステップ２０７）、オン状態に保持され続ける。そ
して、ステップ２２０でオンしたビットは、以後別のト
ラックデータの新たなステージング要求のため第１ＬＲ
Ｕテーブルの最下位エントリ及びそれに連結するキャッ
シュメモリ内のトランクデータがキャッシュメモリから
の追い出し対象になった時、ステップ２０４でチエツク
され、オンと判定されれば、ステップ２０５で第１ＬＲ
Ｕテーブルの最上位につなぎかえられる。従って、キャ
ッシュメモリ上での滞在期間の延長を実現でき、ヒツト
率向上に寄与する。たとえば、従来の滞在期間をｔとす
ると、−ヒ記の第１ＬＲＵテーブルの最下位から最上位
へのつなぎかえにより、これが再び最下位まで来て追い
出されるまでに更に時間しを要することから、滞在期間
は従来の２倍程度となる。ステップ２２０実行後は前述
のミスのケースと同様ステージングするトラックデータ
のための空きをキャッシュメモリ上に作るためステップ
２０２から２１０までを実行する。次にステップ２１１
ではｙｅｓと判断され、ステップ２１４で第１ＬＲｔＪ
テーブルの最上位へのつなぎ換えを行なう。さらにステ
ップ２１５で２１４のつなぎ換えの結果発生する第２Ｌ
ＲＵテーブル内の前方ポインタ、後方ポインタの修復を
実行し、ステップ２】７以降へ行く、ステップ２１７゜
２１８では前述したようにステージング処理及びＣＰＵ
へのデータ転送を実行し処理を終える。Furthermore, it continues to be kept in the on state until it is lowered in rank due to another access request and reaches the bottom of the first LRU table and is saved from being kicked out (step 207). Then, the bit turned on in step 220 is used as the first LR for a new staging request for another track data.
When the lowest entry of the U table and the trunk data in the cache memory connected to it are targeted for eviction from the cache memory, it is checked in step 204, and if it is determined to be on, the first LR is cleared in step 205.
It can be reconnected to the top of the U table. Therefore, it is possible to extend the stay period on the cache memory, contributing to improving the hit rate. For example, if the conventional length of stay is t, it will take more time for the first LRU table to reach the bottom again and be kicked out due to the reconnection from the lowest to the highest in the first LRU table described in The period will be approximately twice as long as before. After step 220 is executed, steps 202 to 210 are executed in order to create space in the cache memory for track data to be staged, as in the case of a miss described above. Next step 211
Then, in step 214, the first LRtJ
Reconnect to the top of the table. Furthermore, in step 215, the second L generated as a result of the connection of 214 is
The forward pointer and backward pointer in the RU table are repaired, and the process proceeds to steps 2) and 7 onwards. In steps 217 and 218, the staging process and CPU
Executes data transfer to and finishes processing.

以上の実施例によれば、ステージングされたデータがＬ
ＲＵ論理でキャッシュメモリから追い出されるまでの平
均滞在時間をＴ、ある任意のデータに対するＣＰＵから
の平均アクセス間隔をしいステージジグされたデータの
管理情報がディレクトリに記憶されてから消滅するまで
の平均滞在時間（データ自体は途中でキャッシュメモリ
から追い出される可能性がある）をｔ２とすると、本発
明ではし□≦ｔ２であればＴ（ｔｌの場合でもヒツトに
つなげることができるという効果がある６［発明の効果
］ 以上詳しく述べたように、本発明のキャッシュメモリ管
理方式によれば、第１のデータ管理手段に加えて第２の
データ管理手段とサブヒツトデータ管理手段を設け、キ
ャッシュメモリ上から過去に追い出されたデータに対し
て再びアクセス要求のあったとき（サブヒツトしたとき
）、該データに対し、もう少しキャッシュメモリ上での
滞在時間を延ばせばヒツトになり得るデータであるとし
て、その後のキャッシュメモリからの追い出し順位を繰
り下げるようにしたので、該データに対する以後の滞在
時間は、従来のＬＲＵ方式による滞在時間に比べて実質
的に延長され、ヒツト率を向上することができる等、優
れた効果を奏する６According to the above embodiment, the staged data is
In RU logic, the average stay time until it is evicted from the cache memory is T, and the average access interval from the CPU to certain arbitrary data is the average stay from the time the management information of the stage jig data is stored in the directory until it disappears. Assuming that the time (the data itself may be evicted from the cache memory midway) is t2, the present invention has the effect that if □≦t2, it can connect to a human even in the case of T(tl)6[ Effects of the Invention] As described in detail above, according to the cache memory management method of the present invention, in addition to the first data management means, the second data management means and the sub-hit data management means are provided, and When there is another access request (subhit) to data that was evicted in the past, it is assumed that the data could become a hit if it stayed in the cache memory a little longer, and the subsequent cache Since the order of eviction from memory is moved down, the subsequent residence time for the data is substantially extended compared to the residence time using the conventional LRU method, which has excellent effects such as improving the hit rate. play 6

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明を実施する上で必要な計算機システムの
系統図、第２図は本発明を適用したディスクキャッシュ
制御装置の内部構成図、第３図はキャッシュメモリの内
部構成図、第４図はサーチテーブルの内部構成図、第５
図は第１ＬＲＵテーブルの内部構成図、第６図は第２Ｌ
ＲＵテーブルの内部構成図、第７図はサブヒツトテーブ
ルの内部構成図、第８図（Ａ）、（Ｂ）はキャッシュメ
モリ管理の処理手順を示す流れ図である。 第 ２図 第３図 キャッシュメモリ 第４図 リーチテーフ〕ノ 原市国府津公弼０番地 株式会社日立製作所小FIG. 1 is a system diagram of a computer system necessary to implement the present invention, FIG. 2 is an internal configuration diagram of a disk cache control device to which the present invention is applied, FIG. 3 is an internal configuration diagram of a cache memory, and FIG. The figure is an internal configuration diagram of the search table, No. 5
The figure shows the internal configuration of the 1st LRU table, and Figure 6 shows the 2nd LRU table.
FIG. 7 is an internal configuration diagram of the RU table, FIG. 7 is an internal configuration diagram of the subhit table, and FIGS. 8(A) and 8(B) are flowcharts showing processing procedures for cache memory management. Fig. 2 Fig. 3 Cache memory Fig. 4 Reach tape] Hitachi, Ltd., Nohara-shi, Kokufutsukosuke 0, Hitachi, Ltd.

Claims (1)

【特許請求の範囲】 １、中央処理装置と、外部記憶装置と、前記外部記憶装
置の写しを持つキャッシュメモリとを有し、前記中央処
理装置による新たなアクセス要求に対し、より古い過去
に参照されたデータを占有していたキャッシュメモリの
領域から該古いデータを追い出して該領域に新たなデー
タをステージングするキャッシュメモリ管理方式におい
て、前記キャッシュメモリ上に現存するデータをその追
い出し順に管理する第１のデータ管理手段と、前記キャ
ッシュメモリから過去に追い出されたデータを所定量管
理する第２のデータ管理手段と、新たなアクセス要求が
前記第２のデータ管理手段で管理されるデータに対して
なされたとき、該アクセス要求のあつたことを表示する
サブヒットデータ管理手段と、前記第１のデータ管理手
段で最先の追い出し順位にあるデータが前記サブヒット
データ管理手段により前記アクセス要求のあつた旨表示
されたデータであるとき、該データに係る前記第１のデ
ータ管理手段における追い出し順位を繰り下げる手段と
を備えたことを特徴とするキャッシュメモリ管理方式。 ２、前記第１および第２のデータ管理手段により管理さ
れる全データに対するエントリを持つサーチテーブルを
備え、前記第１および第２のデータ管理手段は第１およ
び第２のデータ管理テーブルから成り、前記サーチテー
ブルは、前記全データの各々について、前記第１および
第２のデータ管理テーブル上の位置を指示するポインタ
と、前記外部記憶装置上の物理的アドレスと、キャッシ
ュメモリ上のデータ有無を示すフラグとを有しているこ
とを特徴とする請求項１記載のキャッシュメモリ管理方
式。 ３、前記データはトラック単位でステージングおよび追
い出しが行なわれるように構成したことを特徴とする請
求項１記載のキャッシュメモリ管理方式。 ４、前記追い出し順位を繰り下げる手段は、前記最先の
追い出し順位から最後尾の追い出し順位に変更する手段
により構成したことを特徴とする請求項１記載のキャッ
シュメモリ管理方式。 ５、前記追い出し順位の繰り下げ後、前記サブヒットデ
ータ管理手段におけるアクセス要求のあつた旨の表示を
抹消する手段を備えたことを特徴とする請求項１記載の
キャッシュメモリ管理方式。[Scope of Claims] 1. A central processing unit, an external storage device, and a cache memory having a copy of the external storage device, and in response to a new access request by the central processing unit, an older past reference is made. In a cache memory management method in which old data is evicted from an area of a cache memory that occupied the data and new data is staged in the area, a first method that manages existing data on the cache memory in the order in which it is evicted; a second data management means for managing a predetermined amount of data evicted from the cache memory in the past; and a second data management means for managing a predetermined amount of data evicted from the cache memory in the past; When the access request is received, the sub-hit data management means displays the fact that the access request has been made; 1. A cache memory management system comprising: means for lowering the eviction ranking of the data in the first data management means when the data is displayed as such. 2. A search table having entries for all data managed by the first and second data management means, the first and second data management means comprising first and second data management tables, The search table indicates, for each of all the data, a pointer indicating the position on the first and second data management tables, a physical address on the external storage device, and whether the data exists on the cache memory. 2. The cache memory management method according to claim 1, further comprising a flag. 3. The cache memory management system according to claim 1, wherein the data is configured to be staged and purged on a track-by-track basis. 4. The cache memory management system according to claim 1, wherein the means for lowering the eviction order comprises means for changing the eviction order from the earliest eviction order to the last eviction order. 5. The cache memory management system according to claim 1, further comprising means for deleting a display indicating that an access request has been received in said sub-hit data management means after said evicting order has been lowered.