JPH0234556B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、時間軸圧縮された音声データ等のデ
ータを含む音声フレームと画像情報を含む画像フ
レームとを含むビデオフオーマツト信号の記録再
生方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for recording and reproducing a video format signal including an audio frame containing data such as time-axis compressed audio data and an image frame containing image information.

画像情報と時間軸圧縮された音声情報すなわち
音声データとが含まれているビデオフオーマツト
信号を記録媒体上に記録し、再生に際して記録媒
体から得られた音声情報をメモリ等を用いて実時
間となるように時間軸伸長して静止画再生動作時
の音声として導出するいわゆるSWS（Still With
Sound）システムが近時提案されている。この
SWSシステムにおいてビデオフオーマツト信号
は次の如き処理によつて得られる。すなわち、ア
ナログ音声信号がADM（Adaptive Delta
Modulation）等の圧縮効果の高い変調方式によ
りデイジタル信号に変換される。 A video format signal containing image information and time-axis compressed audio information, that is, audio data, is recorded on a recording medium, and during playback, the audio information obtained from the recording medium is reproduced in real time using a memory or the like. So-called SWS (Still With
Sound) system has recently been proposed. this
In the SWS system, video format signals are obtained through the following processing. In other words, analog audio signals are converted into ADM (Adaptive Delta
It is converted into a digital signal using a modulation method with a high compression effect, such as modulation.

このデイジタル信号は時間軸上の並び変えすな
わちインターリーブを施された後、１つのブロツ
ク毎に完結する誤り訂正符号となるような冗長ビ
ツトを付加される。この誤り訂正符号化処理され
たデイジタル信号はサンプリング周波数f₁をもつ
て時間軸圧縮用のバツフアメモリへ書込まれる。
このバツフアメモリからの読み出しが周波数f₁よ
りも高い周波数f₂をもつて行なわれることにより
音声情報の時間軸圧縮がなされる。この音声情報
を含むデイジタルデータ、このデイジタルデータ
の挿入開始位置を示すデイジタルスタートコー
ド、静止画再生動作を指令するためのストツプコ
ード、デイジタルデータの量を示すデータカウン
トデータ等からなる制御データが所望ブロツクす
なわちフレーム中の制御データ領域に挿入され
る。なお、残余ブロツクに画像情報が挿入される
こともある。以上の如き処理によつて得られたビ
デオフオーマツト信号が記録された記録媒体から
時間軸圧縮された情報を情報読み取り装置によつ
て得たのち当該情報読み取り装置によつて得られ
る静止画に音声を付加する従来の静止画用音声付
加装置を第１図に示す。 After this digital signal is rearranged on the time axis, that is, interleaved, redundant bits are added so that each block becomes a complete error correction code. This error correction encoded digital signal is written to a buffer memory for time-base compression at a sampling frequency _f1 .
By reading out the buffer memory at a frequency _f2 higher than the frequency _f1 , the audio information is compressed in the time axis. Control data consisting of digital data including this audio information, a digital start code indicating the insertion start position of this digital data, a stop code for instructing still image playback operation, data count data indicating the amount of digital data, etc. Inserted into the control data area in the frame. Note that image information may be inserted into the remaining blocks. An information reading device obtains time-axis compressed information from a recording medium on which the video format signal obtained by the above processing is recorded, and then audio is added to the still image obtained by the information reading device. FIG. 1 shows a conventional still image audio adding device.

第１図において、情報読取装置としてのビデオ
デイスクプレーヤ（図示せず）から出力されたビ
デオフオーマツト信号がビデオ出力端子を介して
映像再生処理回路（図示せず）に供給されると共
に信号分離回路１に供給される。信号分離回路１
においてはビデオフオーマツト信号から音声情報
を含むデイジタルデータからなる音声データ、制
御データ及び同期信号が分離される。信号分離回
路１から出力された同期信号はタイミング信号発
生回路２に供給される。また、信号分離回路１か
ら出力された音声データは大容量のバツフアメモ
リ３に供給される。また、信号分離回路１から出
力された制御データはデイジタルデータスタート
検出回路４、データカウントラツチ回路５及びス
トツプコード検出回路６に供給される。デイジタ
ルデータスタート検出回路４は制御データからデ
イジタルデータスタートコードを検出したときパ
ルスを発生する構成となつている。このデイジタ
ルデータスタート検出回路４から出力されたパル
スはフリツプフロツプ７のセツト端子に供給され
る。フリツプフロツプ７はセツト端子にパルスが
印加されるとそのＱ出力が論理“１”となりかつ
リセツト端子にパルスが印加されるとＱ出力が論
理“０”となるように動作する。従つて、デイジ
タルデータスタートコードが検出されたときフリ
ツプフロツプ７Ｑ出力が論理“１”となつて書込
みフラグとしてANDゲート９の一方の入力端子
に供給される。ストツプコード検出回路６は制御
データからストツプコードを検出したときパルス
を発生する構成となつている。このストツプコー
ド検出回路６より出力されたパルスは、フリツプ
フロツプ８のセツト端子に供給される。従つて、
ストツプコードが検出されるとフリツプフロツプ
７と同様にしてフリツプフロツプ８のＱ出力は論
理“１”となつて読み出しフラグ信号として
ANDゲート１０の一方の入力端子に供給される。
また、データのカウントラツチ回路５は制御デー
タ中のデータカウントデータを記憶保持する構成
となつている。一方、バツフアメモリ３にデータ
を書込んだりあるいはバツフアメモリ３よりデー
タを読み出す際にバツフアメモリ３におけるアド
レス入力端子には記憶位置を指定するためのアド
レスカウンタ１１の出力が供給されている。アド
レスカウンタ１１はクロツク入力端子に供給され
るパルスの立ち下がり時にカウントアツプ動作を
しかつクリヤ入力端子に論理“１”が印加されて
いるとき初期状態を保持するように構成されたバ
イナリカウンタからなつている。このアドレスカ
ウンタ１１の出力は一致検出回路１２の一方の入
力端子にも供給されている。一致検出回路１２の
他方の入力端子にはデータカウントラツチ回路５
の出力が供給されている。一致検出回路１２はデ
ータカウントラツチ回路５の出力とアドレスカウ
ンタ１１の出力とを比較して両出力が一致したと
きパルスを発生する構成となつている。一致検出
回路１２により出力されたパルスはフリツプフロ
ツプ７及び８のリセツト端子に供給される。従つ
て、信号分離回路１によつて分離された音声デー
タ全てがバツフアメモリ３に供給されたとき等に
おいてフリツプフロツプ７のＱ出力が論理“０”
となり、供給された音声データが全てバツフアメ
モリから読み出されたときフリツプフロツプ８の
Ｑ出力が論理“０”となる。 In FIG. 1, a video format signal output from a video disc player (not shown) as an information reading device is supplied to a video playback processing circuit (not shown) via a video output terminal, and also to a signal separation circuit. 1. Signal separation circuit 1
In the video format signal, audio data consisting of digital data including audio information, control data, and a synchronization signal are separated. The synchronization signal output from the signal separation circuit 1 is supplied to the timing signal generation circuit 2. Further, the audio data output from the signal separation circuit 1 is supplied to a large capacity buffer memory 3. Further, the control data output from the signal separation circuit 1 is supplied to a digital data start detection circuit 4, a data count latch circuit 5, and a stop code detection circuit 6. The digital data start detection circuit 4 is configured to generate a pulse when a digital data start code is detected from the control data. The pulse output from the digital data start detection circuit 4 is supplied to the set terminal of the flip-flop 7. Flip-flop 7 operates such that when a pulse is applied to the set terminal, its Q output becomes a logic "1" and when a pulse is applied to the reset terminal, its Q output becomes a logic "0". Therefore, when the digital data start code is detected, the output of flip-flop 7Q becomes logic "1" and is supplied to one input terminal of AND gate 9 as a write flag. The stop code detection circuit 6 is configured to generate a pulse when a stop code is detected from the control data. The pulse output from the stop code detection circuit 6 is supplied to the set terminal of the flip-flop 8. Therefore,
When a stop code is detected, the Q output of flip-flop 8 becomes logic "1" in the same way as flip-flop 7, and serves as a read flag signal.
It is supplied to one input terminal of AND gate 10.
Further, the data count latch circuit 5 is configured to store and hold data count data in the control data. On the other hand, when writing data to or reading data from the buffer memory 3, the address input terminal of the buffer memory 3 is supplied with the output of an address counter 11 for specifying a storage location. The address counter 11 consists of a binary counter configured to perform a count-up operation at the falling edge of the pulse supplied to the clock input terminal, and to hold the initial state when logic "1" is applied to the clear input terminal. ing. The output of the address counter 11 is also supplied to one input terminal of the coincidence detection circuit 12. A data count latch circuit 5 is connected to the other input terminal of the coincidence detection circuit 12.
output is supplied. The coincidence detection circuit 12 compares the output of the data count latch circuit 5 and the output of the address counter 11, and generates a pulse when the two outputs match. The pulses output by the coincidence detection circuit 12 are supplied to the reset terminals of flip-flops 7 and 8. Therefore, when all the audio data separated by the signal separation circuit 1 is supplied to the buffer memory 3, the Q output of the flip-flop 7 becomes logic "0".
When all the supplied audio data is read out from the buffer memory, the Q output of the flip-flop 8 becomes logic "0".

フリツプフロツプ７，８の出力が一方の入力端
子に供給されているANDゲート９，１０の他方
の入力端子にはタイミング信号発生回路２から互
いに異なり繰り返し周波数を有する２つのパルス
が供給されている。タイミング信号発生回路２は
同期信号を基準にしてこれら２つのパルスを発生
するように構成されている。そして、フリツプフ
ロツプ７のＱ出力が論理“１”のときすなわち書
込みフラグがオンのときANDゲート９よりタイ
ミング信号発生回路２の出力パルスのうちの一方
が書込みパルスf₂（Ｗ）として出力されてバツフ
アメモリ３に供給される。また、フリツプフロツ
プ８のＱ出力が論理“１”のときすなわち読み出
しフラツグがオンのときANDゲート１０からタ
イミング信号発生回路２の出力パルスのうちの他
方が読み出しパルスf₁（Ｒ）として出力されてバ
ツフアメモリ３に供給される。なお、記録時に時
間軸圧縮されて音声情報を元に戻すような時間軸
伸長がなされるように書込みパルスf₂（Ｗ）の繰
り返し周波数が読み出しパルスf₁（Ｒ）のそれよ
り高くなつている。 Two pulses having different repetition frequencies are supplied from the timing signal generating circuit 2 to the other input terminals of AND gates 9 and 10, which have one input terminal supplied with the outputs of the flip-flops 7 and 8. The timing signal generation circuit 2 is configured to generate these two pulses based on the synchronization signal. When the Q output of the flip-flop 7 is logic "1", that is, when the write flag is on, one of the output pulses of the timing signal generation circuit 2 is outputted from the AND gate 9 as a write pulse f ₂ (W), and the buffer memory is 3. Further, when the Q output of the flip-flop 8 is logic "1", that is, when the read flag is on, the other of the output pulses of the timing signal generation circuit 2 is output from the AND gate 10 as the read pulse f ₁ (R), and the buffer memory is 3. Note that the repetition frequency of the write pulse f ₂ (W) is higher than that of the read pulse f ₁ (R) so that the time axis is compressed during recording and the time axis is expanded to restore the audio information to its original state. .

ANDゲート９，１０より出力された書込みパ
ルスf₂（Ｗ）及び読出しパルスf₁（Ｒ）はNORゲー
ト１３の入力となつている。NORゲート１３に
おいて入力されたパルスが反転される。NORゲ
ート１３の出力はアドレスカウンタ１１のクロツ
ク入力端子に供給される。従つて、書込みパルス
f₂（Ｗ）がバツフアメモリ３に供給されてバツフ
アメモリ３が書込みモードになつたとき音声デー
タの書込みがなされる毎にアドレスカウンタ１１
がカウントアツプして指定される記憶位置が順次
変化する。また、読み出しパルスf₁（Ｒ）がバツ
フアメモリ３に供給されてバツフアメモリ３が読
み出しモードになつたときも同様にしてデータの
読み出しがなされる毎にアドレスカウンタ１１が
カウントアツプして指定される記憶位置が順次変
化する。また、アドレスカウンタ１１のクリア入
力端子にはORゲート１４を介してデイジタルデ
ータスタート検出回路４及びストツプコード検出
回路６より出力されたパルスが供給されてアドレ
スカウンタ１１が初期設定される。従つて、デイ
ジタルスタートコードが検出されたときバツフア
メモリ３において初期値に対応する記憶位置から
順に音声データが各記憶位置に書込まれ、ストツ
プコードが検出されたときバツフアメモリ３にお
いてアドレスカウンタ１１の初期値に対応する記
憶位置から順に各記憶位置に書込まれている音声
データが読み出される。バツフアメモリ３から読
み出された音声データは誤り訂正回路１５によつ
て誤り訂正処理されたのちデイインターリーバ１
６に供給される。デイインターリーバ１６によつ
て音声データは元のデータ列に並べ代えられて
Ｄ／Ａ変換器１７に供給される。Ｄ／Ａ変換器１
７のクロツク入力端子には読み出しパルスf₁（Ｒ）
が供給され、これによつて入力データを記憶した
のち入力データに対応するレベルの電圧を発生す
るように構成されている。Ｄ／Ａ変換器１７から
アナログ音声信号が出力される。 The write pulse f ₂ (W) and read pulse f ₁ (R) output from the AND gates 9 and 10 are input to the NOR gate 13. The input pulse at NOR gate 13 is inverted. The output of NOR gate 13 is supplied to the clock input terminal of address counter 11. Therefore, the write pulse
When f ₂ (W) is supplied to the buffer memory 3 and the buffer memory 3 enters the write mode, the address counter 11 is set every time audio data is written.
counts up and the specified storage location changes sequentially. Similarly, when the read pulse f ₁ (R) is supplied to the buffer memory 3 and the buffer memory 3 enters the read mode, the address counter 11 counts up every time data is read and the specified storage location is reached. changes sequentially. Further, the pulses output from the digital data start detection circuit 4 and the stop code detection circuit 6 are supplied to the clear input terminal of the address counter 11 via the OR gate 14, so that the address counter 11 is initialized. Therefore, when a digital start code is detected, audio data is written to each storage location in order from the storage location corresponding to the initial value in the buffer memory 3, and when a stop code is detected, the audio data is written to the initial value of the address counter 11 in the buffer memory 3. The audio data written in each storage location is read out in order from the corresponding storage location. The audio data read from the buffer memory 3 is subjected to error correction processing by the error correction circuit 15, and then the deinterleaver 1
6. The audio data is rearranged into the original data string by the deinterleaver 16 and supplied to the D/A converter 17. D/A converter 1
The read pulse f ₁ (R) is input to the clock input terminal 7.
is supplied thereto, and is configured to store input data and then generate a voltage at a level corresponding to the input data. An analog audio signal is output from the D/A converter 17.

また、ストツプコード検出回路６の出力パルス
はプレーヤ制御回路１８に供給される。プレーヤ
制御回路はプレイスイツチ（図示せず）等によつ
て発生するプレイ信号も供給される。プレーヤ制
御回路１８はストツプコード検出回路からパルス
が出力されたとき静止画再生動作をなしプレイ指
令信号が発生したときは通常の動画再生をなすよ
うにビデオデイスクプレーヤを制御する。 Further, the output pulse of the stop code detection circuit 6 is supplied to the player control circuit 18. The player control circuit is also supplied with a play signal generated by a play switch (not shown) or the like. The player control circuit 18 controls the video disk player so that it reproduces a still image when a pulse is output from the stop code detection circuit, and reproduces a normal moving image when a play command signal is generated.

以上の構成において、ビデオデイスクプレーヤ
より第２図に示す如く複数のフレームF₁に亘つ
て記憶されている音声データに先立つてデイジタ
ルスタートコード及びデータカウントデータが供
給されるとフリツプフロツプ７がセツト状態にな
つて書込みフラグがオンとなりかつアドレスカウ
ンタ１１が初期設定される。また、それと共にデ
ータカウントラツチ５にデータカウントデータが
記憶保持される。そうすると、データカウントデ
ータによつて示されるデータ量の音声データがバ
ツフアメモリ３に書込まれる。その後、画像フレ
ームF₂に記録されている画像情報に先立つてス
トツプコードが送出されると静止画再生がなされ
ると同時にフリツプフロツプ８がセツト状態にな
つて読み出しフラグがオンとなりバツフアメモリ
３に書込まれている音声データが読み出されて静
止画に音声が付加される。バツフアメモリ３に書
込まれている音声データ全てが読み出まれて音声
の再生が終了したのちは適当な操作によつて次の
音声付き静止画再生がなされるのである。 In the above configuration, when the digital start code and data count data are supplied from the video disc player prior to the audio data stored over a plurality of frames _F1 as shown in FIG. 2, the flip-flop 7 enters the set state. Then the write flag is turned on and the address counter 11 is initialized. At the same time, data count data is stored and held in the data count latch 5. Then, the amount of audio data indicated by the data count data is written into the buffer memory 3. Thereafter, when a stop code is sent out prior to the image information recorded in image frame _F2 , the still image is reproduced, and at the same time, the flip-flop 8 is set, the read flag is turned on, and the information is written to the buffer memory 3. The audio data contained in the image is read out and audio is added to the still image. After all the audio data written in the buffer memory 3 has been read out and the audio reproduction is completed, the next still image with audio is reproduced by an appropriate operation.

以上の如き従来のビデオフオーマツト信号記録
再生方法においては、画像フレームと音声データ
とが１対１の関係にあつて、例えば、単一の静止
画に対して和英仏の異なる説明音声を対応せしめ
たい場合、同一静止画フレームを３個用意してそ
の各々に対して音声フレームを付加して第３図に
示すが如き構成のビデオフオーマツト信号としな
ければならなかつた。なお、第３図においてセグ
メントなる術語が和英仏説明音声に対応しうる異
なる音声データ群の各々を示すものである。 In the conventional video format signal recording and reproducing method as described above, there is a one-to-one relationship between image frames and audio data. In this case, it was necessary to prepare three identical still picture frames and add an audio frame to each of them to obtain a video format signal having the structure shown in FIG. In FIG. 3, the term "segment" indicates each of different audio data groups that can correspond to Japanese, English, and French explanatory audio.

かかるビデオフオーマツト信号の構成において
は、異なる説明音声のために同一の静止画フレー
ムを３個用意しなければならず更に音声データの
大きさすなわち長さもいろいろあつて音声フレー
ムに無駄な部分が生ずることが必然的であつた。 In the configuration of such a video format signal, it is necessary to prepare three identical still image frames for different explanatory voices, and the size of the audio data, that is, the length, also varies, resulting in wasted portions of the audio frames. It was inevitable.

そこで、本発明は上記した事情に鑑みてなされ
たものであつて、その目的とするところは、１の
画像情報に対して異なる音声データ群を対応させ
ると共に効率的なフレーム構成を可能にしたビデ
オフオーマツト信号記録再生方法を提供すること
である。 Therefore, the present invention has been made in view of the above-mentioned circumstances, and its purpose is to provide a video system that allows different audio data groups to correspond to one piece of image information and enables an efficient frame structure. An object of the present invention is to provide a format signal recording and reproducing method.

本発明によるビデオフオーマツト信号記録再生
方法においては、音声データ群の各々に対応した
識別コードをビデオフオーマツト信号の所定位置
に挿入しておいて再生に当つて当該識別コードと
音声指定指令とを比較しつつ所望の音声を再生す
ると同時にこれに対応する画像例えば静止画を再
生するようにしたものである。 In the video format signal recording and reproducing method according to the present invention, an identification code corresponding to each of the audio data groups is inserted into a predetermined position of the video format signal, and the identification code and the audio designation command are used for reproduction. The system reproduces a desired sound while making a comparison, and at the same time reproduces a corresponding image, such as a still image.

以下、本発明の実施例を第４図以下の図面を参
照しつつ詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to FIG. 4 and the subsequent drawings.

第４図は本発明によるビデオフオーマツト信号
の発生装置を示しており、入力信号として音声信
号が供給されるようになつており、音声信号は、
例えばADM方式に基づくＡ／Ｄコンバータ２０
によつてデイジタル化される。こうして得られる
音声データはメモリ制御回路２１に供給され、メ
モリ制御回路２１は供給される音声データを順次
バツフアメモリに送つて記憶せしめる一方記憶さ
れたデータを読み出して検査ワード演算回路２３
に供給する。検査ワード演算回路２３は所定符号
構成法に依拠して検査ワードを生成してこれをメ
モリ制御回路２１と協働してバツフアメモリ２２
内の適当な番地に書き込んで検査ワードを含む所
望のデータ配列をバツフアメモリ２２内に形成す
る。一方、制御コード発生回路２４はタイミング
信号発生回路２５からのタイミング信号に応じて
識別コードを含む制御コードを発生してメモリ制
御回路２１に供給し、メモリ制御回路２１は該制
御コードをバツフアメモリ２２に送つて所定番地
に記憶せしめる。なお、バツフアメモリ２２内に
記憶されるデータとしては例えば、音声データ、
識別コードを含む制御データ及びフイールド内の
クロツク同期用及びデータ同期用のフイールドシ
ンクコードなどである。こうしてバツフアメモリ
２２に記憶されたデータはタイミング信号に応じ
て所定読み出し順序にて順次読み出され１次元配
列とされて合成回路２７に供給されタイミング信
号発生回路２５から供給される水平及び垂直同期
信号等の諸同期信号と合成されてビデオフオーマ
ツト信号として出力され、その後画像情報（図示
せず）と択一的に切替えられて所望の音声データ
と画像情報を含むビデオフオーマツト信号と成
り、さらに所定変調を受けた後記録媒体に記録さ
れるのである。 FIG. 4 shows a video format signal generating device according to the present invention, in which an audio signal is supplied as an input signal.
For example, an A/D converter 20 based on the ADM method
digitized by. The audio data obtained in this way is supplied to a memory control circuit 21, which sequentially sends the supplied audio data to a buffer memory to be stored therein, and reads out the stored data to a test word calculation circuit 23.
supply to. A check word calculation circuit 23 generates a check word based on a predetermined code construction method and stores it in a buffer memory 22 in cooperation with a memory control circuit 21.
A desired data array including the check word is written in the buffer memory 22 at an appropriate address within the buffer memory 22. On the other hand, the control code generation circuit 24 generates a control code including an identification code according to the timing signal from the timing signal generation circuit 25 and supplies it to the memory control circuit 21, and the memory control circuit 21 transfers the control code to the buffer memory 22. Send it and store it in a designated location. Note that the data stored in the buffer memory 22 includes, for example, audio data,
These include control data including an identification code, and field sync codes for clock synchronization and data synchronization within the field. The data thus stored in the buffer memory 22 is sequentially read out in a predetermined reading order according to the timing signal, formed into a one-dimensional array, and supplied to the synthesis circuit 27, which receives horizontal and vertical synchronization signals and the like supplied from the timing signal generation circuit 25. It is synthesized with various synchronization signals of After being modulated, it is recorded on a recording medium.

第５図は本発明による記録再生方法におけるビ
デオフオーマツト信号の１フイールド内の信号構
成例を示しており、本図から明らかな如く１フイ
ールドの有効画面範囲に対応する水平走査期間
（以下、Ｈと称する）は通常22Hから262.5Hであ
り、22Hをａブロツクとしてここにはフイールド
シンク信号を配置し、23Hないし26Hをｂブロツ
クとしてここには制御コードを配置し、27Hない
し260Hはｃブロツクとして音声データ若しくは
画像情報を配置するのである。ａブロツク及びｂ
ブロツクは可視範囲外になるように割り当てるこ
ともできるのである。なお、ｑブロツクには特に
何も割り当てないことにしている。また、ｑブロ
ツクを除く各ブロツクは整数Ｈからなるようにし
てあり、ｃブロツクは更に各々整数Ｈからなる適
当数のサブブロツクc₁ないしcx（この場合ｘは９
である）に分割される。 FIG. 5 shows an example of the signal configuration within one field of a video format signal in the recording and reproducing method according to the present invention. As is clear from this figure, the horizontal scanning period (hereinafter referred to as H ) are usually from 22H to 262.5H, 22H is the a block and the field sync signal is placed here, 23H to 26H is the b block and the control code is placed here, and 27H to 260H is the c block. This is where audio data or image information is placed. a block and b
Blocks can also be assigned outside the visible range. Note that nothing in particular is assigned to the q block. In addition, each block except the q block is made up of an integer H, and the c block is further made up of an appropriate number of subblocks _c1 to cx (in this case, x is 9).
).

上記した如く構成されたビデオフオーマツト信
号は例えば、第６図に示す如くc₁及びc₂に音声デ
ータを配置し残余のサブブロツクには画像情報を
配置することも出来るのである。 In the video format signal configured as described above, for example, as shown in FIG. 6, audio data can be placed in _c1 and _c2 , and image information can be placed in the remaining subblocks.

ここで、ｂ及びｃ領域に各々制御コードとデイ
ジタルデータを記録した場合ドロツプアウト等に
よつて誤りが集中しても連続して誤つたデータが
伝送されないようにインターリーブを施しかつ誤
り検出及び訂正が出来るように検査ワードを付加
するがｂ領域及びｃ領域で各々独立にインターリ
ーブ及び誤り訂正用検査ワードを含む符号構成が
完結するようになつている。 Here, when control codes and digital data are recorded in areas b and c, respectively, interleaving is performed so that even if errors concentrate due to dropouts, etc., erroneous data is not transmitted continuously, and error detection and correction can be performed. Although check words are added in this way, the code structure including check words for interleaving and error correction is completed independently in the b region and the c region.

第７図は本発明による記録再生方法に特に適し
た信号構成例を示しており、ｃブロツクに音声デ
ータのみが配置された音声フレーム（２フイール
ド）とｃブロツクに画像情報のみが配置された静
止画Ａフレームとからなつており、１つの音声フ
レームと１つの静止画Ａフレームとで単一の静止
画Ａとこれに対応する数種の説明音声との組合せ
を形成しているのである。そして、当該数種の説
明音声の音声情報を各々担う音声データ群の各々
をセグメントとし各セグメントにはセグメント番
号を付与する。各セグメントのデータ数はｃ領域
のサブブロツクを単位としたサブブロツク数にて
表わされセグメント番号とこのサブブロツク数と
によつて上記識別コードを形成し他の制御コード
と共にｂ領域に例えばセグメント番号順に挿入さ
れる。更に、再生の際、記録された全ての音声声
データをバツフアメモリに書き込む場合と選択さ
れたセグメントの音声データのみを書き込む場合
の動作を切り替えるためのコードも制御コードの
一部としてｂ領域に挿入することも出来るのであ
る。第７図の構成例においては音声データ群が３
つのセグメントからなりそれらのデータ量は第８
図に示すが如くなつている。 FIG. 7 shows an example of a signal structure particularly suitable for the recording and reproducing method according to the present invention, in which an audio frame (2 fields) in which only audio data is placed in the c block and a still frame in which only image information is placed in the c block. One audio frame and one still image A frame form a combination of a single still image A and several types of explanatory sounds corresponding thereto. Then, each of the audio data groups carrying the audio information of the several types of explanatory audio is defined as a segment, and a segment number is assigned to each segment. The number of data in each segment is expressed by the number of subblocks in the C area as a unit, and the above identification code is formed by the segment number and this subblock number, and is inserted into the B area, for example, in the order of the segment number. be done. Furthermore, during playback, a code for switching between writing all the recorded audio data to the buffer memory and writing only the audio data of the selected segment is also inserted into area b as part of the control code. It is also possible. In the configuration example shown in Figure 7, there are 3 audio data groups.
The amount of data is the 8th segment.
The structure is as shown in the figure.

第９図は１水平走査線上にデイジタルデータを
記録した場合の例を示している。この場合はデー
タの転送レートは408f_H（水平走査周波数）であ
り、デイジタルデータの前にクロツク同期用のク
ロツクライン信号が挿入されている。また、クロ
ツクランインに続いてデータ同期のためのデータ
同期信号が数ビツト挿入されている。データ同期
信号に続いてデータ又は誤り訂正用検査ワードが
挿入されている。 FIG. 9 shows an example in which digital data is recorded on one horizontal scanning line. In this case, the data transfer rate is _408fH (horizontal scanning frequency), and a clock line signal for clock synchronization is inserted before the digital data. Furthermore, several bits of a data synchronization signal for data synchronization are inserted following the clock run-in. A check word for data or error correction is inserted following the data synchronization signal.

第１０図は、本発明によるビデオフオーマツト
信号の記録再生方法において用いうる再生装置の
例を示している。本装置において、４０はデイジ
タルデータの内、大容量バツフアメモリ３６から
選択的に読み出したいセグメントに対応する番号
を機器の外部もしくは内部からの指令によつて発
生するリードセグメント番地指定装置である。こ
こでセグメントとはサブブロツクの集りで大容量
バツフアメモリ３６の書き込み及び読み出しの処
理はセグメント単位でおこなわれる。４１は制御
コードからセグメント番号を解除するセグメント
番号デコード装置、４２は制御コードからそれぞ
れのセグメントを構成するサブブロツク数を示す
コードを解読するブロツク数デコード装置であ
る。４３は制御コードから読み出しモードを示す
コードを解読し、通常の読み出し状態か選択読み
出し状態かのフラグを立てる読み出しモードラツ
チ装置である。ブロツク番号発生装置４４は選択
読み出しのときにはそれぞれのセグメントのサブ
ブロツク数の情報をもちいてリードセグメント番
号指定装置４０によつて指定されたセグメントに
対応するサブブロツクの中でバツフアメモリ３６
から読み出し始めるサブブロツクの番号を求めこ
れをリードスタートブロツク番号としてリードス
タートアドレス発生装置４５に出力し同時に指定
されたセグメントを構成するサブブロツクの数を
比較回路５１に出力する。また、ブロツク番号発
生装置４４は書き込み及び通常読み出しのときに
は全セグメントのサブブロツク数の合計のサブブ
ロツク数を比較回路５１に出力する。リードスタ
ートアドレス発生装置４５はブロツク番号発生装
置４４から出力されたリードスタートブロツク番
号に対応するバツフアメモリ内のアドレスを発生
し、アドレスカウンタ装置４６はカウンタクロツ
ク４７の出力によつてカウントアツプするカウン
タでバツフアメモリ３６にアドレスを出力し、ま
た、必要に応じてオアゲート５５の出力でリセツ
トされあるいはアンドゲート５４の出力パルスに
よつてリードスタートアドレス発生装置４５の出
力内容をロードする。 FIG. 10 shows an example of a reproducing apparatus that can be used in the video format signal recording and reproducing method according to the present invention. In this device, 40 is a read segment address designation device which generates a number corresponding to a segment to be selectively read from the large capacity buffer memory 36 out of digital data in response to a command from outside or inside the device. Here, a segment is a collection of sub-blocks, and writing and reading processes in the large-capacity buffer memory 36 are performed in units of segments. 41 is a segment number decoding device for decoding the segment number from the control code, and 42 is a block number decoding device for decoding the code indicating the number of subblocks constituting each segment from the control code. Reference numeral 43 denotes a read mode latch device which decodes a code indicating the read mode from the control code and sets a flag indicating whether it is a normal read state or a selective read state. During selective reading, the block number generator 44 uses information on the number of subblocks of each segment to select a buffer memory 36 among the subblocks corresponding to the segment designated by the read segment number designation device 40.
The number of the subblock to start reading from is determined and outputted as the read start block number to the read start address generator 45, and at the same time, the number of subblocks constituting the designated segment is outputted to the comparator circuit 51. Further, the block number generator 44 outputs the total number of subblocks of all segments to the comparison circuit 51 during writing and normal reading. The read start address generator 45 generates an address in the buffer memory corresponding to the read start block number output from the block number generator 44, and the address counter device 46 is a counter that counts up according to the output of the counter clock 47. The address is output to the buffer memory 36, and if necessary, it is reset by the output of the OR gate 55 or the output contents of the read start address generator 45 are loaded by the output pulse of the AND gate 54.

カウンタクロツク回路４７はアドレスカウンタ
４６をカウントアツプするためのカウンタクロツ
クを発生し、ブロツクカウンタ４８はバツフアメ
モリにおいて音声データが書き込み若しくは読み
出されるときに１サブブロツク周期毎カウントア
ツプし、必要に応じて56の出力によつてリセツト
される。なお、カウンタクロツクの周波数はシス
テム制御回路５０の出力によつて切替られる。コ
ントロールデータバツフアメモリ４９は制御コー
ドのうちで４１，４２，４３の各回路で解読され
る制御コード以外のコードを解読し一時記憶して
おくためのものである。システム制御回路５０は
コントロールデータバツフアメモリ４９で解読さ
れるコードを基にシステムの各部に必要に応じて
各種制御信号を発生し、デイジタルデータのメモ
リへの書き込みを開始時にアンドゲート５５及び
オアゲート５６にパルスを出力し、読み出し開始
時にゲート５３，５４，５６にパルスを出力す
る。また、大容量バツフアメモリ３６へ読み出し
書き込みの動作を指定する信号を出力する。比較
回路５１は指定されたセグメントに含まれるサブ
ブロツクの数にブロツクカウンタ４８の出力が一
致した時にセツトリセツトラツチ５７をリセツト
するパルスを出力する。インバータ５２は読み出
しモードラツチ４３の出力論理レベルを反転して
ゲート５４に入力せしめる。ゲート５３はラツチ
４３の出力とシステム制御回路の出力パルスとの
論理積をとつてゲート５５に入力し、アンドゲー
ト５４は５２の出力とシステム制御回路５０の出
力パルスとの論理積をとつてアドレスカウンタ４
６のロード端子に入力する。オアゲート５５はア
ンドゲート５３の出力パルスとシステム制御回路
５０の出力パルスの論理和をとつてアドレスカウ
ンタ４６のリセツト端子に入力する。オアゲート
５６は書き込み開始時および読み出し開始時にお
けるシステム制御回路５０の２つの出力パルスの
論理和をとつてブロツクカウンタ４８のリセツト
端子及びセツトリセツトラツチ５７のセツト端子
に入力しセツトリセツトラツチ５７はオアゲート
５６の出力でセツトされ、比較回路５１の出力で
リセツトされる。プレーヤ制御回路５９はシステ
ム制御回路５０からの信号に応じてプレーヤの動
作を制御するための指令を出力する。 The counter clock circuit 47 generates a counter clock for counting up the address counter 46, and the block counter 48 counts up every sub-block period when audio data is written or read from the buffer memory, and the block counter 48 counts up the address counter 46 every sub-block period as necessary. It is reset by the output of Note that the frequency of the counter clock is switched by the output of the system control circuit 50. The control data buffer memory 49 is for decoding and temporarily storing the control codes other than the control codes decoded by the circuits 41, 42, and 43. The system control circuit 50 generates various control signals to each part of the system as necessary based on the code decoded by the control data buffer memory 49, and outputs an AND gate 55 and an OR gate 56 when starting writing digital data to the memory. A pulse is output to the gates 53, 54, and 56 at the start of reading. It also outputs a signal specifying a read/write operation to the large-capacity buffer memory 36. Comparison circuit 51 outputs a pulse to reset reset latch 57 when the output of block counter 48 matches the number of subblocks included in the designated segment. Inverter 52 inverts the output logic level of read mode latch 43 and inputs it to gate 54. The gate 53 ANDs the output of the latch 43 and the output pulse of the system control circuit and inputs the result to the gate 55. The AND gate 54 takes the AND of the output of the latch 43 and the output pulse of the system control circuit 50 and outputs an address. counter 4
Input to the load terminal of 6. The OR gate 55 calculates the logical sum of the output pulse of the AND gate 53 and the output pulse of the system control circuit 50, and inputs the result to the reset terminal of the address counter 46. The OR gate 56 calculates the logical sum of two output pulses from the system control circuit 50 at the start of writing and at the start of reading, and inputs the result to the reset terminal of the block counter 48 and the set terminal of the reset latch 57. It is set by the output of the comparator circuit 51 and reset by the output of the comparator circuit 51. The player control circuit 59 outputs commands for controlling the operation of the player in response to signals from the system control circuit 50.

上記した再生装置によつて本発明による構成の
ビデオフオーマツト信号を再生すれば、フレーム
１で通常の動画再生動作を行なう。この時、ｃブ
ロツクの領域に記録されているデイジタルデータ
は大容量バツフアメモリ３６に逐次格納されてい
く。大容量バツフアメモリ３６にデイジタルデー
タの格納が完了すると、次にプレーヤはフレーム
２を再生することになる。この時、プレーヤは静
止画再生を行うものとする。この時、大容量バツ
フアメモリ３６に格納されていたデイジタルデー
タが出力される。このデータが音声の時間軸圧縮
された音声データであれば伸長されてアナログ信
号として静止画再生時に音声として出力されるこ
とになる。 When the video format signal configured according to the present invention is reproduced by the above-described reproduction apparatus, a normal moving image reproduction operation is performed at frame 1. At this time, the digital data recorded in the area of the c block is sequentially stored in the large capacity buffer memory 36. When the storage of the digital data in the large capacity buffer memory 36 is completed, the player will play frame 2 next. At this time, it is assumed that the player plays still images. At this time, the digital data stored in the large capacity buffer memory 36 is output. If this data is audio data that has been compressed on the time axis of audio, it will be expanded and output as an analog signal as audio when playing still images.

以上の動作について各部の動作を説明しつつ以
下詳述する。すなわち、ビデオフオーマツト信号
はTV同期分離装置３１に入力され水平及び垂直
同期信号が分離されタイミング信号発生装置３９
に送られる。一方、ビデオフオーマツト信号はス
レツシヨルド回路３２にも入力されビデオフオー
マツト信号に挿入されたデータのピークレベルと
ペデスタルレベルによりデータ読み取り用の最適
なスレツシヨルドレベルが設定されそのレベルを
基準にして入力信号から波形成形されたNRZの
デイジタル信号に変換されて出力される。この信
号はクロツクランイン分離回路３３を通してクロ
ツクランイン信号が抽出され、システムクロツク
は発生回路３８に送られ、システムクロツク発生
回路３８によつてクロツクランイン信号と同位相
のシステムクロツク信号が作られる。スレツシヨ
ルド回路３２の出力はｓ／ｐ変換回路３４にも入
力されタイミング信号発生回路３９からの信号
（図示せず）によつてシリアルデータから８ビツ
トパラレルデータに変換され、切替回路３５に入
力される。ここで、パラレルデータは制御コード
と音声データとに分けられ制御コードは４１，４
２，４３，４９の回路へ音声データは大免量バツ
フアメモリ３６に送られる。切替回路３５から出
力された制御コードを基にセグメント番号デコー
ダ４１及びブロツク数デコーダ４２は音声データ
の各セグメントの番号とそれぞれのセグメントを
構成するサブブロツクの数を解読しブロツク番号
発生回路４４へ入力する。ここで、リードセグメ
ント番号指定回路４０の出力すなわち選択的に大
容量バツフアメモリ３６から読み出すセグメント
の番号を参照しながらそのセグメントに対応する
サブブロツクの内の先頭サブブロツクの番号をリ
ードスタートブロツク番号としてリードスタート
アドレス発生回路４５に入力する。制御コードは
読み出しモードラツチ４３にも入力され選択読み
出しであれば“Ｌ”が出力され、通常の読み出し
つまりバツフアメモリに書込まれたデータを０番
地から全て読み出す時は“Ｈ”が出力される。ま
た、制御コードのうち４１，４２，４３の各回路
で解読される制御コード以外は制御コードバツフ
アメモリ４９にて解読され一時的に記憶される。
解読された制御コードを基にしてシステム制御回
路５０はシステムの各部に種々の制御信号を出力
する。今、ｓ／ｐ変換回路３４の出力にいくつか
のセグメントからなる音声データのうちの先頭の
データが出力されたとすると、システム制御回路
５０はゲート５５，５６の一方の入力に書込み開
始信号として“Ｈ”のパルスを出力する。このと
き、ゲート５５の出力からアドレスカウンタ４６
のリセツト入力端子に“Ｈ”パルスが入力されア
ドレスカウンタ４６の内容は“０”になると同時
にゲート５６の出力からブロツクカウンタ４８も
“０”にリセツトされる。また、大容量バツフア
メモリ３６はこれを書込み状態にする制御信号が
システム制御回路５０から出力されると共にゲー
ト５６の出力でセツトされたラツチ５７の出力Ｑ
により動作状態となる。従つて、音声データはカ
ウンタクロツクによりアドレスカウンタが進むの
と同期して大容量バツフアメモリ３６に０番地か
ら順次格納されてゆく。このときブロツク番号発
生回路４４から比較回路５１には全セグメントの
合計のサブブロツク数が出力されておりブロツク
カウンタ４８の出力は１サブブロツク書込む毎に
カウントアツプする。セグメントが全て大容量バ
ツフアメモリ３６に格納されると、比較回路５１
の２つの入力の値は一致し、比較回路５１は５７
をリセツトするパルスを出力し、リセツトされた
ラツチ５７の出力Ｑにより大容量バツフアメモリ
３６は非作動状態になる。なお、４７の出力であ
るカウンタクロツクはバツフアメモリの書込み時
にはシステム制御回路５０によりビデオフオーマ
ツト信号上のデータに同期した高速のクロツクと
なる。 The above operation will be described in detail below while explaining the operation of each part. That is, the video format signal is input to the TV synchronization separator 31, horizontal and vertical synchronization signals are separated, and the timing signal generator 39 separates the horizontal and vertical synchronization signals.
sent to. On the other hand, the video format signal is also input to the threshold circuit 32, and the optimal threshold level for data reading is set based on the peak level and pedestal level of the data inserted into the video format signal, and the input is performed based on that level. The signal is converted into a waveform-shaped NRZ digital signal and output. A clock run-in signal is extracted from this signal through a clock run-in separation circuit 33, and the system clock is sent to a generation circuit 38, which generates a system clock signal having the same phase as the clock run-in signal. is made. The output of the threshold circuit 32 is also input to the S/P conversion circuit 34, where it is converted from serial data to 8-bit parallel data by a signal (not shown) from the timing signal generation circuit 39, and is input to the switching circuit 35. . Here, the parallel data is divided into control code and audio data, and the control code is 41, 4
The audio data to circuits 2, 43, and 49 are sent to a large capacity buffer memory 36. Based on the control code output from the switching circuit 35, the segment number decoder 41 and block number decoder 42 decode the number of each segment of audio data and the number of sub-blocks constituting each segment, and input them to the block number generation circuit 44. . Here, while referring to the output of the read segment number designating circuit 40, that is, the number of the segment to be selectively read from the large capacity buffer memory 36, the number of the first subblock among the subblocks corresponding to that segment is set as the read start block number and the read start address is set. The signal is input to the generation circuit 45. The control code is also input to the read mode latch 43, and "L" is output for selective read, and "H" is output for normal read, that is, when all data written in the buffer memory is read from address 0. Further, among the control codes, the control codes other than those decoded by each circuit 41, 42, and 43 are decoded and temporarily stored in a control code buffer memory 49.
Based on the decoded control code, the system control circuit 50 outputs various control signals to each part of the system. Now, if the first data of audio data consisting of several segments is outputted to the output of the S/P conversion circuit 34, the system control circuit 50 outputs a write start signal to one input of the gates 55 and 56 as " Outputs a “H” pulse. At this time, from the output of the gate 55, the address counter 46
An "H" pulse is input to the reset input terminal of the address counter 46, and at the same time the contents of the address counter 46 become "0", the block counter 48 is also reset to "0" from the output of the gate 56. Further, the large capacity buffer memory 36 receives a control signal to put it into the write state from the system control circuit 50, and also outputs the output Q of the latch 57, which is set by the output of the gate 56.
It becomes operational. Therefore, the audio data is sequentially stored in the large-capacity buffer memory 36 from address 0 in synchronization with the advance of the address counter by the counter clock. At this time, the total number of subblocks of all segments is output from the block number generation circuit 44 to the comparison circuit 51, and the output of the block counter 48 counts up every time one subblock is written. When all segments are stored in the large capacity buffer memory 36, the comparison circuit 51
The values of the two inputs match, and the comparator circuit 51 outputs 57
A pulse is output to reset the latch 57, and the reset output Q of the latch 57 causes the large capacity buffer memory 36 to become inactive. The counter clock 47 is turned into a high-speed clock synchronized with the data on the video format signal by the system control circuit 50 when writing to the buffer memory.

以上の動作で全てのセグメントのバツフアメモ
リへの書込みが終了する。 With the above operations, writing of all segments to the buffer memory is completed.

再生が進んで所定のフレームになると、例え
ば、第１図の従来例と同様なストツプコードが得
られる故プレーヤ制御５９はシステム制御回路５
０からの信号に従つてプレーヤに静止画再生指令
を出力し静止画再生状態とせしめ、大容量バツフ
アメモリ３６から音声データを読み出すときにな
るとシステム制御回路５０から読み出し開始信号
として“Ｈ”パルスが５３，５４，５６に入力さ
れ同時にバツフアメモリ３６には読み出し状態に
する信号が送られる。このとき、読み出しモード
ラツチ４３の出力が選択読み出し状態を示す
“Ｌ”出力であればアンドゲート５４から出力さ
れた“Ｈ”パルスはアドレスカウンタ４６にリー
ドスタートアドレス発生回路４５の示す内容をロ
ードすると同時に５６から出力された“Ｈ”パル
スはブロツクカウンタ４８をリセツトする。また
５６の出力は５７をリセツトしセツトリセツトラ
ツチ５７の出力は大容量バツフアメモリ３６を動
作状態にする。この動作によつて大容量バツフア
メモリ３６からは指定されたセグメントに対応す
る音声データが順次読み出されてゆくことにな
る。さらにブロツクカウンタが“０”から進んで
指定されたセグメントに含まれるサブブロツク数
と一致した時比較回路５１はセツトリセツトラツ
チ５７円リセツトするパルスを出力し、リセツト
されたセツトリセツトラツチ５７の出力Ｑは大容
量バツフアメモリ３６を非作動状態として音声デ
ータの出力を完了する。読み出しモードラツチ出
力が通常読み出し状態を示す“Ｈ”レベルであれ
ばシステム制御回路５０から出力された読み出し
パルス５３，５５を経てアドレスカウンタのリセ
ツト入力端子に入力されカウンタの内容は“０”
となると同時に５６から出力されたパルスはブロ
ツクカウンタ４８をリセツトし、５７をセツトす
る。このとき５１の２つの入力の状態は書込み時
と同様であり、従つて大容量バツフアメモリ３６
からは書込まれた全ての音声データが読み出され
ることになる。バツフアメモリ３６の読み出し時
のカウンタクロツクはシステム制御回路５０から
の制御信号により音声のサンプリングレートに同
期した遅いクロツクとなる。この様にしてバツフ
アメモリから読み出された音声データは５８によ
つて誤つたデータが訂正可能であれば訂正処理が
施されると共にデイインタリーブにより時間軸上
で連続したデータに並び変えられ、更に、アナロ
グの音声信号に変換され機器の音声出力信号とな
る。こうして、音声再生が終了するとシステム制
御回路５０からの読み出し終了信号によつてプレ
ーヤ制御装置５９は動画再生指令を出力しプレー
ヤは動画再生状態になる。 When the playback progresses to a predetermined frame, a stop code similar to that of the conventional example shown in FIG. 1 is obtained, for example.
A still image playback command is output to the player according to the signal from 0 to put the player into a still image playback state, and when it comes time to read audio data from the large capacity buffer memory 36, the system control circuit 50 outputs an "H" pulse 53 as a read start signal. , 54, and 56, and at the same time, a signal is sent to the buffer memory 36 to set it in a read state. At this time, if the output of the read mode latch 43 is an "L" output indicating the selected read state, the "H" pulse output from the AND gate 54 simultaneously loads the content indicated by the read start address generation circuit 45 into the address counter 46. The "H" pulse output from 56 resets block counter 48. The output of 56 also resets 57, and the output of reset latch 57 puts large capacity buffer memory 36 into operation. Through this operation, the audio data corresponding to the designated segment is sequentially read out from the large capacity buffer memory 36. Furthermore, when the block counter advances from "0" and matches the number of subblocks included in the designated segment, the comparator circuit 51 outputs a pulse to reset the reset latch 57, and the output Q of the reset latch 57 is The output of the audio data is completed with the large capacity buffer memory 36 inactive. If the read mode latch output is at "H" level indicating the normal read state, it is input to the reset input terminal of the address counter via the read pulses 53 and 55 output from the system control circuit 50, and the contents of the counter are "0".
At the same time, the pulse output from 56 resets the block counter 48 and sets 57. At this time, the states of the two inputs of 51 are the same as at the time of writing, and therefore the large capacity buffer memory 36
All written audio data will be read from. The counter clock when reading from the buffer memory 36 is a slow clock synchronized with the audio sampling rate by a control signal from the system control circuit 50. The audio data read out from the buffer memory in this manner is subjected to correction processing by 58 if the erroneous data can be corrected, and is rearranged into continuous data on the time axis by de-interleaving. It is converted to an analog audio signal and becomes the audio output signal of the device. In this manner, when the audio playback is completed, the player control device 59 outputs a video playback command in response to the read end signal from the system control circuit 50, and the player enters the video playback state.

次に第７図に示したビデオフオーマツト信号の
再生について説明すると、まず、このビデオフオ
ーマツト信号においては１フイールド内のデイジ
タルデータの領域をc₁〜c₃の３つのブロツクに分
けている。この内容をセグメント番号、セグメン
ト内のサブブロツク数及び各ブロツクに対応する
サブブロツク番号の関係で表したものが第８図で
ある。つまり、フレーム２に静止画Ａをその直前
のフレーム１に静止画Ａの説明等としてセグメン
ト１〜セグメント３を用いて３種類の内容を挿入
しておくのである。ここで、セグメント１はフレ
ーム１のフイールド１のうちc₁とc₂の２サブブロ
ツク、セグメント２はフイールド１のうちc₃の１
サブブロツクとフイールド２のうちのc₁の１サブ
ブロツク、セグメント３はフイールド２のうちc₂
の１サブブロツクとからなつている。また、第８
図のサブブロツク番号は先頭のセグメントのうち
の先頭サブブロツクを０として以後連続してサブ
ブロツク毎に１つずつ加算してゆくものとする。
このビデオフオーマツト信号を再生する時はセグ
メント１からセグメント３までの全てのデイジタ
ルデータを大容量バツフアメモリ３６に書込む。
つぎに、ブレーヤが静止画Ａを再生し始めた時に
リードセグメント番号指定装置４０が例えば
“２”にセツトされていたとすれば、ブロツク番
号発生回路４４はリードスタートブロツクとして
セグメント２の先頭サブブロツク番号、すなわち
“２”をリードスタートアドレス発生回路４５に
与え、また、セグメント２に含まれるサブブロツ
クの数を比較回路５１に出力すると、システム制
御回路５０は５３，５４，５６の入力に“Ｈ”パ
ルスを出力し読み出しモードラツチ４３の出力が
選択読み出し状態を示す“Ｌ”であるので５４の
出力から“Ｈ”パルスがアドレスカウンタ４６の
ロード入力に印加される。同時に５６はブロツク
カウンタ４８にリセツト信号を出力しブロツクカ
ウンタ４８の内容は“０”となる。この時点で大
容量バツフアメモリ３６にはセグメント２に含ま
れる音声データのうち先頭のデータが格納されて
いるアドレスが入力されカウンタクロツク４７に
よつてアドレスカウンタ４６がカウントアツプし
てゆくに従つて順次セグメント２の音声データが
読み出されてゆくことになる。さらに進んで、ブ
ロツクカウンタ４８の内容がセグメント２に含ま
れるサブブロツクの数である“２”に一致したと
き、すなわち、大容量バツフアメモリ３６からセ
グメント２の音声データの読み出しが完了した時
に比較回路５１は大容量バツフアメモリ３６に読
み出し停止信号を供給する。この様にしてフレー
ム２の静止画Ａを再生する間にセグメント２の音
声データのみを大容量バツフアメモリ３６から読
み出し、誤り訂正装置５８、Ｄ／Ａ変換装置３７
を通して音声信号として出力することによつて静
止画Ａの説明としてセグメント２の内容が選択的
に出力されたことになる。 Next, the reproduction of the video format signal shown in FIG. 7 will be explained.First, in this video format signal, the digital data area within one field is divided into three blocks _c1 to _c3 . FIG. 8 shows this content in terms of the relationship between the segment number, the number of subblocks within the segment, and the subblock number corresponding to each block. That is, a still image A is inserted into frame 2, and three types of content are inserted into frame 1 immediately before it using segments 1 to 3, such as an explanation of the still image A. Here, segment 1 is the 2 sub-blocks c ₁ and c ₂ of field 1 of frame 1, and segment 2 is the 1 sub-block of c ₃ of field 1.
1 subblock of subblock and c ₁ of field 2, segment 3 is c 2 of field ₂
It consists of one sub-block. Also, the 8th
The sub-block numbers in the figure are assumed to be 0 for the first sub-block of the first segment and successively incremented by one for each sub-block thereafter.
When reproducing this video format signal, all digital data from segment 1 to segment 3 are written into the large capacity buffer memory 36.
Next, if the lead segment number designating device 40 is set to, for example, "2" when the brayer starts playing back the still image A, the block number generating circuit 44 selects the first sub-block number of segment 2 as the read start block. That is, when "2" is given to the read start address generation circuit 45 and the number of subblocks included in segment 2 is outputted to the comparison circuit 51, the system control circuit 50 sends "H" pulses to the inputs of 53, 54, and 56. Since the output of the readout mode latch 43 is "L" indicating the selective readout state, an "H" pulse is applied from the output of the readout mode latch 54 to the load input of the address counter 46. At the same time, the block counter 56 outputs a reset signal to the block counter 48, and the contents of the block counter 48 become "0". At this point, the address where the first data of the audio data included in segment 2 is stored is input to the large-capacity buffer memory 36, and as the address counter 46 counts up by the counter clock 47, the address is sequentially inputted. The audio data of segment 2 will be read out. Proceeding further, when the contents of the block counter 48 match "2" which is the number of sub-blocks included in segment 2, that is, when the reading of the audio data of segment 2 from the large capacity buffer memory 36 is completed, the comparator circuit 51 A read stop signal is supplied to the large capacity buffer memory 36. In this way, while playing the still image A of frame 2, only the audio data of segment 2 is read out from the large capacity buffer memory 36, and the error correction device 58 and the D/A converter 37
By outputting it as an audio signal through the segment 2, the contents of segment 2 are selectively output as an explanation of still image A.

第１１図及び第１２図は第７図及び第８図に示
したと同様な本発明によるビデオフオーマツト信
号の構成例であるが、音声データフレームが２フ
レームに亘つており、音声データを記録するため
のバツフアメモリが非常に大容量とならざるを得
ないものである。そこで、本発明によれば、更に
第１３図に示すがごときビデオフオーマツト信号
再生装置が提供されるのである。本図の再生装置
の構成はスタートブロツクラツチ６０、エンドブ
ロツクラツチ６１、比較回路６２，６３、セツト
リセツトラツチ６４、カウンタクロツク発生回路
６５及びアンドゲート６６が含まれており、アド
レスカウンタ４６に対する制御方式が異なつてお
り、指定された音声データのみをバツフアメモリ
３６に書込む点以外は第１０図の再生装置と同様
に構成されている。次に、第１３図の再生装置の
動作について説明するが第１０図の装置と同様な
部分の動作については省略する。すなわち、切替
回路３５から出力された制御コードをセグメント
番号デコーダ４１及びブロツク数デコーダ４２は
音声データの各セグメントの番号とそれぞれのセ
グメントを構成するサブブロツクの数を解読し、
ブロツク番号発生装置４４に供給する。ここで、
書込みモードラツチ４３の出力が選択書込みの状
態を示していればセグメント番号指定装置４０の
出力すなわち選択的に大容量バツフアメモリ３６
に書込むセグメントの番号を参照しながらそのセ
グメントに対応するブロツクの先頭サブブロツク
の番号をスタートブロツク番号として出力し、こ
の番号に選択されたセグメントに含まれるサブブ
ロツク数を加算したものをエンドブロツク番号と
して出力する。ブロツクカウンタ４８の出力は
ｓ／ｐ変換回路３４から出力される音声データが
最初のセグメントのデータの先頭から何サブブロ
ツク目のデータであるかを表し、その番号とスタ
ートブロツクラツチの出力とが一致したときに比
較回路６２は“Ｈ”のパルスを出力する。その出
力パルスによつてセツトリセツトラツチ６４がセ
ツトされ出力Ｑが“Ｈ”となる。ラツチ６４がセ
ツトされて出力Ｑが“Ｈ”になるとアンドゲート
６６を通してアドレスカウンタ４６にカウンタク
ロツク発生装置からのカウンタクロツクが供給さ
れ同時にクラツチ６４の出力Ｑはバツフアメモリ
３６を動作状態にする。またシステム制御回路５
０は大容量バツフアメモリ３６を書込み状態に
し、カウンタクロツク発生回路からのカウンタク
ロツクの周波数をビデオフオーマツト信号上のデ
ータに同期したクロツクにする。ここでアドレス
カウンタ４６の初期値は比較回路６２の出力パル
スでリセツトされており、従つてカウンタの出力
は“０”からカウントアツプされてゆき、大容量
バツフアメモリ３６には指定されたセグメントに
対応した音声データが０番地から順次格納されて
いく。 FIGS. 11 and 12 are configuration examples of video format signals according to the present invention similar to those shown in FIGS. 7 and 8, but the audio data frame spans two frames, and the audio data is recorded. Therefore, the buffer memory for this purpose must have a very large capacity. Therefore, according to the present invention, a video format signal reproducing apparatus as shown in FIG. 13 is further provided. The configuration of the playback device shown in the figure includes a start block latch 60, an end block latch 61, comparison circuits 62, 63, a reset latch 64, a counter clock generation circuit 65, and an AND gate 66, and controls the address counter 46. The system is different, and the structure is similar to that of the reproducing apparatus shown in FIG. 10 except that only specified audio data is written into the buffer memory 36. Next, the operation of the reproducing apparatus shown in FIG. 13 will be explained, but the operation of the parts similar to those of the apparatus shown in FIG. 10 will be omitted. That is, the segment number decoder 41 and block number decoder 42 decode the control code output from the switching circuit 35 to determine the number of each segment of the audio data and the number of subblocks constituting each segment.
It is supplied to the block number generator 44. here,
If the output of the write mode latch 43 indicates a selective write state, the output of the segment number designation device 40, that is, the output of the segment number designation device 40, selectively
While referring to the number of the segment to be written, output the number of the first subblock of the block corresponding to that segment as the start block number, and add the number of subblocks included in the selected segment to this number as the end block number. Output. The output of the block counter 48 indicates the number of subblocks from the beginning of the data of the first segment in the audio data output from the S/P converter circuit 34, and this number matches the output of the start block latch. At times, the comparison circuit 62 outputs an "H" pulse. The reset latch 64 is set by the output pulse, and the output Q becomes "H". When the latch 64 is set and the output Q becomes "H", the counter clock from the counter clock generator is supplied to the address counter 46 through the AND gate 66, and at the same time, the output Q of the clutch 64 puts the buffer memory 36 into operation. Also, the system control circuit 5
0 puts the large-capacity buffer memory 36 into a write state, and sets the frequency of the counter clock from the counter clock generation circuit to a clock synchronized with the data on the video format signal. Here, the initial value of the address counter 46 is reset by the output pulse of the comparator circuit 62, and therefore the output of the counter is counted up from "0", and the large capacity buffer memory 36 has a value corresponding to the specified segment. Audio data is stored sequentially starting from address 0.

続いて、エンドブロツクラツチ出力の内容すな
わち書込み終了時に対応するサブブロツク番号と
ブロツクカウンタの出力が一致した時に比較装置
６３は“Ｈ”のパルスを出力しセツトリセツトラ
ツチ６４の出力Ｑはリセツトされて“Ｌ”にな
り、従つて、アンドゲート６６の出力は“Ｌ”と
なりアドレスカウンタが停止し同時に大容量バツ
フアメモリ３６も非作動状態となり書込みを終了
する。以上の動作により大容量バツフアメモリ３
６には指定されたセグメントに対応する音声デー
タのみが格納されたことになる。書込みモードラ
ツチ４３の出力が通常の書込み状態を示していれ
ば、ブロツク番号発生回路４４からは“０”がス
タートブロツクラツチ６０へ供給され、エンドブ
ロツクラツチ６１へは書込むサブブロツクの数が
出力され選択書込みの場合と同様にアドレス番地
から書込みが開始され全データの書込みが終了す
ると６３の出力により６４がリセツトされ書込み
が終了する。再生が進んで所定のフレームになる
とプレーヤ制御５９はシステム制御回路５０から
の信号に従つてプレーヤに静止指令を出力し静止
画再生状態となり、大容量バツフアメモリ３６か
ら音声データを読み出す時はシステム制御の出力
によつて大容量バツフアメモリ３６を読み出し状
態にし、４４から６０へは“０”が供給され、６
１へは読み出すブロツクの数が出力され書込み時
と同様に６２の出力により４６のリセツトと６４
のセツトを行つてアドレスカウンタの０番地から
読み出しを開始する。このとき４８は５０により
リセツトされ、１サブブロツク読み出す毎にカウ
ントアツプし、所定のブロツク数に達してその出
力が６１の内容と一致すると６３は“Ｈ”のパル
スを出力し６４をリセツトして読み出しが終了す
る。誤り訂正回路によつて誤つたデータが訂正可
能であれば訂正処理がほどこされると共にデイイ
ンターリーブにより時間軸上の連続したデータに
並び替えられ、更に機器の出力端子へ出力され
る。音声出力が完了するとシステム制御回路５０
からの読み出し終了信号によつてプレーヤ制御回
路５９は動画再生指令を出力しプレーヤは動画再
生状態となる。なお、バツフアメモリ３６の読み
出し時のカウンタクロツクはシステム制御回路５
０からの制御信号によつて音声のサンプリングレ
ートに同期した遅いクロツクとなる。 Subsequently, when the content of the end block latch output, that is, the subblock number corresponding to the end of writing, and the output of the block counter match, the comparator 63 outputs an "H" pulse, and the output Q of the reset latch 64 is reset to " Therefore, the output of the AND gate 66 becomes "L" and the address counter stops, and at the same time, the large-capacity buffer memory 36 also becomes inactive and the writing ends. With the above operations, large capacity buffer memory 3
6, only the audio data corresponding to the designated segment is stored. If the output of the write mode latch 43 indicates a normal write state, the block number generation circuit 44 supplies "0" to the start block latch 60, and the number of subblocks to be written is output to the end block latch 61 for selection. As in the case of writing, writing starts from the address address, and when writing of all data is completed, 64 is reset by the output of 63, and the writing is completed. When the playback progresses to a predetermined frame, the player control 59 outputs a stop command to the player in accordance with the signal from the system control circuit 50 to enter the still image playback state, and when reading audio data from the large capacity buffer memory 36, the system control The output puts the large-capacity buffer memory 36 in a read state, and "0" is supplied from 44 to 60, and 6
The number of blocks to be read is output to 1, and as with writing, the output of 62 resets 46 and resets 64.
and starts reading from address 0 of the address counter. At this time, 48 is reset by 50, counts up every time one subblock is read out, and when the predetermined number of blocks is reached and the output matches the contents of 61, 63 outputs an "H" pulse, and 64 is reset and read out. ends. If the erroneous data can be corrected by the error correction circuit, correction processing is performed, and the data is rearranged into continuous data on the time axis by de-interleaving, and further outputted to the output terminal of the device. When the audio output is completed, the system control circuit 50
The player control circuit 59 outputs a video playback command in response to the read end signal from the player, and the player enters the video playback state. Note that the counter clock when reading the buffer memory 36 is controlled by the system control circuit 5.
A control signal from 0 provides a slow clock synchronized with the audio sampling rate.

次に選択書込み方式で記録された第１１図のビ
デオフオーマツト信号を再生する時はフレーム１
が再生される前に所望するセグメント番号を指定
しセグメント番号指定装置に例えば“２”をセツ
トしておく。プレーヤやフレーム１を再生し始め
た時に制御コードを解読しセグメント番号とセグ
メントに含まれるサブブロツク数を用いてスター
トブロツク番号として“４”を、エンドブロツク
番号として“８”をブロツク番号発生装置より出
力する。同時にシステム制御回路５０はブロツク
カウンタをリセツトし“０”にしておく。再生が
進むに従つてブロツクカウンタ４８はフレーム１
の初めのサブブロツクを０としてカウントアツプ
して行く。そして、ブロツクカウンタ４８の番号
をスタートブロツクラツチ６０の出力を表す番号
とが一致した時、つまりブロツクカウンタ４８の
出力が“４”になつた時ｓ／ｐ変換３４の出力に
セグメント２のの最初のサブブロツクデータが現
れている。このとき、大容量バツフアメモリ３６
への書込みが開始される。さらに進んでブロツク
カウンタ４８の内容がエンドブロツクラツチの内
容“８”に一致した時にｓ／ｐ変換３４の出力は
セグメント２の最後のデータを出力し終えてい
る。この時大容量バツフアメモリ３６への書込み
を停止する。この様にしてデイスクのフレーム１
からフレーム２までが再生さる間に大容量バツフ
アメモリ３６にはセグメント２に含まれるデータ
のみが格納されたことになる。さらにフレーム３
を静止画状態で再生し、その時大容量バツフアメ
モリ３６のデータを読み出し、誤り訂正回路５６
及びＤ／Ａ変換回路３７を経て音声信号として出
力することによつてフレーム３の画像の説明とし
てセグメント２の内容が選択的に再生されること
になる。すなわち例えば、静止画Ａに対してセグ
メント番号２の内容を出力する場合あらかじめセ
グメント番号２を選択しておくと、プレーヤでセ
グメント１の部分を再生している間は本再生装置
は何等の動作をしないでセグメント２の最初を検
出して以後指定のサブブロツク数のデータを大容
量バツフアメモリ３６に格納し、格納を完了する
と再び動作を停止し静止画Ａの時点でプレーヤは
静止画再生をすると同時に大容量バツフアメモリ
３６に格納されているセグメント番号２の音声を
出力するように動作する。 Next, when reproducing the video format signal shown in Figure 11 recorded using the selective writing method, frame 1 is used.
A desired segment number is designated and, for example, "2" is set in the segment number designation device before the video is played back. When the player starts playing frame 1, the control code is decoded and the block number generator outputs "4" as the start block number and "8" as the end block number using the segment number and the number of subblocks included in the segment. do. At the same time, the system control circuit 50 resets the block counter to "0". As the playback progresses, the block counter 48 changes to frame 1.
The first sub-block of is counted up as 0. When the number of the block counter 48 matches the number representing the output of the start block latch 60, that is, when the output of the block counter 48 becomes "4", the output of the S/P converter 34 is set to the beginning of segment 2. The sub-block data of is appearing. At this time, the large capacity buffer memory 36
Writing to starts. Proceeding further, when the contents of the block counter 48 match the contents of the end block latch "8", the output of the S/P converter 34 has finished outputting the last data of segment 2. At this time, writing to the large capacity buffer memory 36 is stopped. In this way, frame 1 of the disk
Only the data included in segment 2 is stored in the large-capacity buffer memory 36 during the period from frame 2 to frame 2 is played back. Further frame 3
is reproduced in a still image state, and at that time, the data in the large capacity buffer memory 36 is read out and the error correction circuit 56 reads out the data in the large capacity buffer memory 36.
By outputting it as an audio signal via the D/A conversion circuit 37, the contents of segment 2 are selectively reproduced as an explanation of the image of frame 3. In other words, for example, when outputting the contents of segment number 2 for still image A, if segment number 2 is selected in advance, the playback device will not perform any operations while the player is playing back segment 1. After that, the player detects the beginning of segment 2 and stores the specified number of subblocks of data in the large-capacity buffer memory 36, and when the storage is completed, the operation stops again, and at the time of still image A, the player plays the still image and at the same time It operates to output the audio of segment number 2 stored in the capacity buffer memory 36.

上記２つの実施例ではｃ領域のデイジタルデー
タは全て音声データでこれを選択的にバツフアメ
モリから読み出すあるいは書込むものとしたが、
デイジタルデータは音声以外の例えばコンピユー
タプログラムなどであつても良い。これは教育用
ビデオソフト等で１つの静止画に対して難易度の
異なる複数の問題処理プログラムを対応させ、視
聴者のレベルに応じて選択させるというような応
用が可能となる。 In the above two embodiments, all the digital data in area c is audio data, which is selectively read or written from the buffer memory.
The digital data may be other than audio, such as a computer program. This can be applied to educational video software, etc., where a single still image is associated with a plurality of problem processing programs with different levels of difficulty, allowing the viewer to select one according to their level.

なお、上記実施例ではビデオデイスク記録再生
装置として説明したがVTR等の他の装置であつ
ても同様に本発明が応用可能である。また、本発
明をNTSCのビデオ信号に適用する場合について
説明したが、PAL等の他の方式にも同様に適用
出来ることは明らかである。 Although the above embodiment has been described as a video disc recording/reproducing device, the present invention is equally applicable to other devices such as a VTR. Further, although the present invention has been described with reference to the case where it is applied to an NTSC video signal, it is obvious that it can be similarly applied to other systems such as PAL.

また、１つの静止画に対して数種類のことなつ
た音声を出力する場合、例えば和英仏の３通りの
言語のうちいずれか１つの音声であるいは視聴者
のレベルに応じて説明の程度を変えて出力したい
様な場合バツフアメモリの動作が通常の読み出し
モードあるいは通常の書き込みモードのみとなる
ような記録デイスクを再生するときは第３図の様
に同一の静止画の夫々に直前のフレームに必要な
数種の音声データを記録しておく必要がある。と
ころが、本発明による記録再生方式による選択読
み出し方式あるいは選択書き込み方式によれば、
静止画の冗長な数フレームと音声データフレーム
内の空き領域を削減出来、記録媒体としてのデイ
スクをより有効に利用出来るのである。 In addition, when outputting several different types of audio for one still image, for example, outputting audio in one of three languages (Japanese, English, and French), or changing the degree of explanation depending on the viewer's level. When you want to output a recording disk whose buffer memory operates only in normal read mode or normal write mode, as shown in Figure 3, each of the same still images has the required number of frames for the previous frame. It is necessary to record the audio data of the species. However, according to the selective reading method or selective writing method using the recording/reproducing method according to the present invention,
It is possible to reduce the number of redundant frames of still images and the free space in the audio data frame, making it possible to use the disk as a recording medium more effectively.

またバツフアメモリの動作が従来の読み出し方
式の場合は、音声内容を選択するときにはその音
声データの入つている各セグメントの先頭フレー
ムを検索する必要がある為、プレーヤにその都度
検索命令を送らなければならないが本発明による
選択読み出し方式においてはそのような必要はな
くスイツチ操作のみで任意のセグメントを何回で
も読み出すことが出来るのである。バツフアメモ
リの動作が選択書き込み方式の場合は任意のセグ
メントを何回でも読み出すことはできないが、選
択読み出し方式よりもバツフアメモリの容量が小
さくてすむという特徴がある。 Furthermore, if the buffer memory operates using the conventional reading method, when selecting audio content, it is necessary to search the first frame of each segment containing the audio data, so a search command must be sent to the player each time. However, in the selective readout method according to the present invention, there is no such need, and any segment can be read out any number of times just by operating a switch. When the buffer memory operates in the selective write mode, it is not possible to read out any segment any number of times, but it has the feature that the capacity of the buffer memory can be smaller than in the selective read mode.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は従来のビデオフオーマツト信号の再生
装置を示すブロツク図、第２図及び第３図は従来
のビデオフオーマツト信号のフレーム構成を示す
図、第４図は本発明によるビデオフオーマツト信
号発生装置を示すブロツク図、第５図及び第６図
は本発明によるビデオフオーマツト信号のフイー
ルド構成例を示す図、第７図及び第８図は本発明
によるビデオフオーマツト信号のフレーム構成例
を示す図、第９図は本発明によるビデオフオーマ
ツト信号の1H分の信号構成例を示す図、第１０
図は本発明によるビデオフオーマツト信号の再生
装置を示すブロツク図、第１１図及び第１２図は
本発明によるビデオフオーマツト信号の他のフレ
ーム構成例を示す図、第１３図は本発明による他
のビデオフオーマツト信号再生装置を示すブロツ
ク図である。 FIG. 1 is a block diagram showing a conventional video format signal reproducing device, FIGS. 2 and 3 are diagrams showing the frame structure of a conventional video format signal, and FIG. 4 is a diagram showing a video format signal according to the present invention. FIGS. 5 and 6 are block diagrams showing the generator, FIGS. 5 and 6 are diagrams showing examples of field configurations of video format signals according to the present invention, and FIGS. 7 and 8 are diagrams showing examples of frame configurations of video format signals according to the present invention. 9 is a diagram showing an example of the signal configuration for 1H of the video format signal according to the present invention, and FIG.
11 is a block diagram showing a video format signal reproducing apparatus according to the present invention, FIGS. 11 and 12 are diagrams showing other frame configuration examples of a video format signal according to the present invention, and FIG. 13 is a block diagram showing another example of the frame structure of a video format signal according to the present invention 1 is a block diagram showing a video format signal reproducing device of FIG.

Claims (1)

【特許請求の範囲】 １ 少なくとも音声データを含むデイジタル信号
及び画像信号を含むビデオフオーマツト信号の時
間軸上の所定制御データ領域にデイジタル信号部
分及び画像信号部分の存在範囲を示す制御コード
を挿入して記録媒体に記録し、前記記録媒体の演
奏によつて得られる読取信号に含まれる前記制御
コードによつて示されるデイジタル信号部分につ
いては、前記読取信号から少なくとも前記音声デ
ータを抽出してこれをメモリ手段に記憶し、前記
制御コードによつて示される画像信号部分につい
ては、前記読取信号から画像信号を抽出してこれ
について画像再生処理をなすのと並行して、前記
メモリ手段から前記音声データを順次読み出して
これを音声再生処理するビデオフオーマツト信号
の記録再生方法であつて、 前記ビデオフオーマツト信号の前記音声データ
よりなる情報領域を少なくとも１の水平走査区間
からなるサブブロツクの少なくとも１からなる複
数のセグメントに分割し、前記セグメントの各々
に対応するセグメント番号を含む識別コードを前
記制御データ領域に記録して、 前記音声データを抽出して前記メモリ手段に記
憶してこれを前記メモリ手段から読み出して再生
する処理を指定されたセグメントについてのみ実
行することを特徴とするビデオフオーマツト信号
の記録再生方法。 ２ 前記セグメントの記録順を前記セグメント番
号に対応させたことを特徴とする特許請求の範囲
第１項記載のビデオフオーマツト信号の記録再生
方法。 ３ 少なくとも音声データを含むデイジタル信号
及び画像信号を含むビデオフオーマツト信号の時
間軸上の所定制御データ領域にデイジタル信号部
分及び画像信号部分の存在範囲を示す制御コード
を挿入して記録媒体に記録し、前記記録媒体の演
奏によつて得られる読取信号に含まれる前記制御
コードによつて示されるデイジタル信号部分につ
いては、前記読取信号から少なくとも前記音声デ
ータを抽出してこれをメモリ手段に記憶する一
方、前記制御コードによつて示される画像信号部
分については、前記読取信号から前記画像信号を
抽出してこれについて画像再生処理をなすのと並
行して前記メモリ手段から前記音声データを順次
読み出してこれを音声再生処理するビデオフオー
マツト信号の記録再生方法であつて、 前記ビデオフオーマツト信号の前記音声データ
よりなる情報領域を少なくとも１の水平走査区間
からなるサブブロツクの少なくとも１からなる複
数のセグメントに分割し、前記セグメントの各々
に対応するセグメント番号を含む識別コードを前
記制御データ領域に記録して、 前記音声データを全てのセグメントについて抽
出して前記メモリ手段に記憶した後において前記
メモリ手段からの前記音声データの読出を指定さ
れたセグメントについてのみ実行することを特徴
とするビデオフオーマツト信号の記録再生方法。 ４ 前記セグメントの記録順を前記セグメント番
号に対応させたことを特徴とする特許請求の範囲
第３項記載のビデオフオーマツト信号の記録再生
方法。[Claims] 1. A control code indicating the existence range of the digital signal part and the image signal part is inserted into a predetermined control data area on the time axis of at least a digital signal including audio data and a video format signal including an image signal. With regard to the digital signal portion indicated by the control code contained in the read signal obtained by recording on a recording medium by playing the recording medium, at least the audio data is extracted from the read signal and this is extracted. Regarding the image signal portion stored in the memory means and indicated by the control code, the audio data is extracted from the memory means in parallel with extracting the image signal from the read signal and performing image reproduction processing on it. A method for recording and reproducing a video format signal, in which an information area of the audio data of the video format signal is made up of at least one sub-block consisting of at least one horizontal scanning section. dividing the audio data into a plurality of segments, recording an identification code including a segment number corresponding to each of the segments in the control data area, extracting the audio data and storing it in the memory means; A method for recording and reproducing a video format signal, characterized in that reading and reproducing processing is executed only for specified segments. 2. The video format signal recording and reproducing method according to claim 1, wherein the recording order of the segments is made to correspond to the segment number. 3. A control code indicating the existence range of the digital signal part and the image signal part is inserted into a predetermined control data area on the time axis of at least a digital signal including audio data and a video format signal including an image signal, and is recorded on a recording medium. , with respect to a digital signal portion indicated by the control code included in a read signal obtained by playing the recording medium, at least the audio data is extracted from the read signal and stored in a memory means; , for the image signal portion indicated by the control code, the audio data is sequentially read out from the memory means in parallel with extracting the image signal from the read signal and performing image reproduction processing on the image signal. A method for recording and reproducing a video format signal for performing audio reproduction processing, the information area comprising the audio data of the video format signal being divided into a plurality of segments comprising at least one subblock comprising at least one horizontal scanning section. and recording an identification code including a segment number corresponding to each of the segments in the control data area, and extracting the audio data for all the segments and storing it in the memory means, and then extracting the audio data from the memory means. A method for recording and reproducing a video format signal, characterized in that audio data is read only for specified segments. 4. The video format signal recording and reproducing method according to claim 3, wherein the recording order of the segments is made to correspond to the segment number.