JPH0232694B2 - JOHOKIROKUSAISEIKI - Google Patents

Description

【発明の詳細な説明】 本発明はテープレコーダ、ビデオデイスク等の
情報記録再生機における無記録部検出回路に関す
るものであり、その目的とするところは記録媒体
に記録した情報信号の無記録部を誤動作なく検出
することのできる無記録部検出回路を提供するこ
とにある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a non-recorded portion detection circuit in an information recording/reproducing device such as a tape recorder or a video disk, and its purpose is to detect a non-recorded portion of an information signal recorded on a recording medium. It is an object of the present invention to provide a non-recorded portion detection circuit that can detect without malfunction.

一般に記録媒体に記録した情報信号の無記録部
を検出する無記録部検出回路としてテープレコー
ダの曲間検出回路がよく知られている。第１図に
従来のテープレコーダの曲間検出回路を示す。第
１図において、端子１に第２図Ａのようなテープ
レコーダからの再生信号を加え、検波回路２で検
波して振幅制限すると第２図Ｂのような信号とな
る。これを小さなコンデンサで積分すると第２図
Ｃのような直流電圧を端子３に出力する。そし
て、第２図Ｃに示す信号を無録音（無記録）信号
発生回路４に加えると、無録音になつてから一定
時間の幅のパルス信号をこの無録音信号発生回路
４で第２図Ｄのように録音信号がなくなつた時
（無録音になつた時）から一定時間のパルス信号
を発生する。このパルス信号は増幅器又はバツフ
ア６を通して制御回路８に加え、テープレコーダ
を定常の再生から停止または高速再生（キユー、
レビユーと呼ばれる）から定常の再生状態に切換
えるように動作制御が行われていた。しかしなが
らこの回路構成では第２図Ａのｂ信号のように雑
音が録音されたときでも第２図Ｄのようにｋのパ
ルス信号を出力してしまい、制御回路８の動作制
御を所望のものと異ならせてしまう欠点があつ
た。 Generally, a track interval detection circuit of a tape recorder is well known as a non-recorded portion detection circuit for detecting a non-recorded portion of an information signal recorded on a recording medium. FIG. 1 shows a conventional tape recorder inter-track detection circuit. In FIG. 1, when a reproduced signal from a tape recorder as shown in FIG. 2A is applied to a terminal 1, and the signal is detected by a detection circuit 2 and the amplitude is limited, a signal as shown in FIG. 2B is obtained. When this is integrated with a small capacitor, a DC voltage as shown in FIG. 2C is output to terminal 3. Then, when the signal shown in FIG. 2C is applied to the no-recording (no-recording) signal generating circuit 4, the no-recording signal generating circuit 4 generates a pulse signal with a fixed time width after no recording starts, as shown in FIG. 2D. A pulse signal is generated for a certain period of time from when the recording signal disappears (no recording occurs), as in This pulse signal is applied to the control circuit 8 through an amplifier or buffer 6 to stop the tape recorder from normal playback or to stop high-speed playback (queuing,
Operation control was performed to switch from a normal playback state (called review) to a steady playback state. However, with this circuit configuration, even when noise is recorded, such as signal b in FIG. 2A, a pulse signal k is output as shown in FIG. There were flaws that made them different.

本発明はこのような従来の欠点を解消するもの
であり、以下、本発明について実施例の図面と共
に説明する。第３図は本発明の一実施例を示し、
第３図において、４５は無録音信号発生回路４か
ら出力されるパルス信号を制御回路８１に伝達す
るスイツチ回路であり、最初に電源＋Ｂに電圧を
加えると、コンデンサ３６には抵抗３４を介して
充電電流が流れ、トランジスタ３３のベースを最
初は負にバイヤスするのでトランジスタ３３をオ
フとし、トランジスタ３１のベースが抵抗３２に
よつて正にバイヤスされトランジスタ３１がオン
となる。すると記憶回路として動作するフリツプ
フロツプ回路２４のトランジスタ２６のコレクタ
が負にバイヤスされるため、トランジスタ２５の
ベースが負バイヤスされ、トランジスタ２５がオ
フするとトランジスタ２６のベースは抵抗２９，
２７で正ににバイヤスされてトランジスタ２６が
オンとなり、この第１状態にセツトされて持続す
る。そしてコンデンサ３６に充電されてしまうと
トランジスタ３３のベースが正にバイヤスされト
ランジスタ３３がオンとなつてトランジスタ３１
がオフとなり、フリツプフロツプ回路２４は第１
状態のままである。するとトランジスタ２５のコ
レクタである端子４２は正の電圧でありトランジ
スタ１３のベースは抵抗１２によつて正にバイヤ
スされておりトランジスタ１３はオンであるので
端子７はトランジスタ１３によつて短絡された状
態である。そして端子１に第４図Ａのような再生
信号を加えると検波回路２で検波して第４図Ｃの
ような直流信号を端子３に出力する。このとき第
１の時定数回路１４に第４図Ｃの信号を加えてい
るので再生信号を有しているときに正の直流信号
がこの時定数回路１４内のトランジスタ１６のベ
ースに加わるとトランジスタ１６がオンとなり、
トランジスタ１９はオンからオフとなる。すると
コンデンサ２０には抵抗１８を通して電流が流れ
ることによつて充電され、第４図Ｅのように端子
４４は徐々に正の電圧に充電され、Δtの時間の
後に点線の電圧までになるとトランジスタ２２，
２３がオンとなり、フリツプフロツプ回路２４の
トランジスタ２５のコレクタを短絡するのでトラ
ンジスタ２６がオフ、トランジスタ２５がオンと
なり、第４図Ｆのように第２状態に反転する。す
るとトランジスタ１３はオフとなる。 The present invention eliminates such conventional drawbacks, and the present invention will be described below with reference to drawings of embodiments. FIG. 3 shows an embodiment of the present invention,
In FIG. 3, 45 is a switch circuit that transmits the pulse signal output from the no-recording signal generating circuit 4 to the control circuit 81. When voltage is first applied to the power supply +B, the pulse signal is applied to the capacitor 36 via the resistor 34. The charging current flows and initially biases the base of transistor 33 negatively, turning transistor 33 off, and the base of transistor 31 is positively biased by resistor 32, turning transistor 31 on. Then, the collector of the transistor 26 of the flip-flop circuit 24 that operates as a memory circuit is negatively biased, so the base of the transistor 25 is negatively biased, and when the transistor 25 is turned off, the base of the transistor 26 is connected to the resistor 29,
Positively biased at 27 turns transistor 26 on, setting and sustaining this first state. When the capacitor 36 is charged, the base of the transistor 33 is positively biased, and the transistor 33 is turned on.
is turned off, and the flip-flop circuit 24 is turned off.
The condition remains. Then, terminal 42, which is the collector of transistor 25, has a positive voltage, and the base of transistor 13 is positively biased by resistor 12, and transistor 13 is on, so terminal 7 is short-circuited by transistor 13. It is. When a reproduced signal as shown in FIG. 4A is applied to the terminal 1, it is detected by the detection circuit 2 and a DC signal as shown in FIG. 4C is outputted to the terminal 3. At this time, since the signal shown in FIG. 16 is turned on,
The transistor 19 changes from on to off. Then, the capacitor 20 is charged by a current flowing through the resistor 18, and the terminal 44 is gradually charged to a positive voltage as shown in FIG. ，
23 is turned on, short-circuiting the collector of transistor 25 of flip-flop circuit 24, transistor 26 is turned off, transistor 25 is turned on, and the state is reversed to the second state as shown in FIG. 4F. Then, transistor 13 is turned off.

次に再生信号ａがなくなつて無録音部になると
第４図Ｃのｇの直流信号がなくなり、無録音信号
発生回路４で第４図Ｄのｊの信号を出力し、端子
５、抵抗６を介して制御回路８のトランジスタ１
０のベースに正のパルス信号が加わり、トランジ
スタ１０がオンとなり、プランジヤーと呼ばれる
ソレノイド１１に電流を流してテープレコーダの
動作を定常の再生状態から停止状態にしたり、高
速再生（キユー、レビユーと呼ばれる）状態から
定常の再生状態に切換える。そして第４図Ｄのｊ
の無録音部信号の正のパルスがあるときコンデン
サ３７に充電されていたものが、正のパルス信号
がなくなるときコンデンサ３７の電荷が放電され
る時トランジスタ３３のベースを負にバイヤスし
てトランジスタ３３をオフとし、トランジスタ３
１をオンとするのでフリツプフロツプ回路２４は
第１状態にリセツトされ、トランジスタ１３がオ
ンとなる。 Next, when the playback signal a disappears and a non-recording section occurs, the DC signal g in FIG. 4C disappears, and the non-recording signal generating circuit 4 outputs the signal j in FIG. Transistor 1 of control circuit 8 via
A positive pulse signal is applied to the base of 0, turning on the transistor 10, which causes current to flow through the solenoid 11 called a plunger, changing the operation of the tape recorder from a normal playback state to a stop state, or high-speed playback (also called cue and review). ) state to normal playback state. And j in Figure 4 D
When there is a positive pulse of the non-recording part signal, the capacitor 37 is charged, but when the positive pulse signal disappears, the charge of the capacitor 37 is discharged, and the base of the transistor 33 is negatively biased. is turned off, transistor 3
1 is turned on, the flip-flop circuit 24 is reset to the first state, and the transistor 13 is turned on.

そして第４図Ａのｂのように無録音部に短い時
間のみ雑音などの信号が録音されていたとすると
時定数回路１４の端子４４の電圧は第４図Ｅのｎ
の信号のようになるが、これが点線の電圧まで達
しない間に再生信号がなくなるとトランジスタ１
６がオフ、トランジスタ１９がオンとなり、端子
４４の電圧はトランジスタ１９によつて短絡さ
れ、トランジスタ２２，２３はオフのままであ
り、フリツプフロツプ回路２４は第１状態のまま
でトランジスタ１３も短絡したままである。その
ため第４図Ａの短い再生信号ｂがなくなるときに
無録音信号発生回路４に第４図Ｄのｋの信号が発
生してもトランジスタ１３が短絡しているために
制御回路８には第４図Ｇに示すようにｋのパルス
信号は加わらない。 If a signal such as noise is recorded in the non-recording section for a short time as shown in b of Fig. 4A, the voltage at the terminal 44 of the time constant circuit 14 is n of Fig. 4E.
However, if the reproduced signal disappears before the voltage reaches the dotted line, transistor 1
6 is off, transistor 19 is on, the voltage at terminal 44 is shorted by transistor 19, transistors 22 and 23 remain off, flip-flop circuit 24 remains in the first state and transistor 13 remains shorted. It is. Therefore, even if the signal k in FIG. 4D is generated in the non-recording signal generating circuit 4 when the short reproduction signal b in FIG. As shown in Figure G, no pulse signal k is added.

以上のように、ある程度以上の時間、直流信号
が時定数回路に入力されなければ無録音信号が制
御回路に入力されないよう動作しているので、短
い雑音では、それによつて誤つて発生した無録音
信号は制御回路に入力されず、制御回路の誤動作
を防ぐことができる。 As mentioned above, the operation is such that the no-recording signal is not input to the control circuit unless the DC signal is input to the time constant circuit for a certain period of time. No signal is input to the control circuit, and malfunction of the control circuit can be prevented.

第５図は本発明の他の実施例を示す。第５図は
第３図の無録音部信号発生回路４の一実施を具体
的に示し、フリツプフロツプ回路２４のパルス信
号発生ごとに第１状態にリセツトするコンデンサ
３７の代りにゲート回路５４を設けたものであ
る。 FIG. 5 shows another embodiment of the invention. FIG. 5 specifically shows one implementation of the non-recording section signal generation circuit 4 of FIG. It is something.

そこで第５図にもとづいて説明すると、電源＋
Ｂに電圧を加えるとコンデンサ３６によつて第３
図と同様に記憶回路として動作するフリツプフロ
ツプ回路２４が第１状態にセツトされる。すると
トランジスタ１３はオン状態で持続する。そし
て、端子１に第６図Ａのような再生信号を加える
と検波回路２で検波され振幅制限されて第６図Ｂ
のような正の交流信号の振幅制限した信号が出力
される。第６図Ｂのｄ信号が無録音部信号発生回
路４内の第２の時定数回路であるパルス立上り信
号時定数回路５１のトランジスタ６３に入るとト
ランジスタ６３が交流的にオン・オフしてそのコ
レクタは正電圧から低い電圧になる。このトラン
ジスタ６３のコレクタにあるコンデンサ６５によ
つて積分され直流に変化される。そして端子７７
が高い電圧（Ｈ電圧）から低い電圧（Ｌ電圧）に
なるとここから第１の時定数回路１４に信号を加
え、トランジスタ１６，１９がオンからオフとな
る。するとコンデンサ２０には抵抗１８を通して
電流が流れることによつて充電され第６図Ｆのｐ
の電圧のように端子４４は徐々にＨ電圧に充電さ
れ、点線の電圧までになるとトランジスタ２２，
２３がオンとなり、フリツプフロツプ回路２４の
トランジスタ２５のコレクタをＬ電圧とする。す
ると前述の第３図と同様にフリツプフロツプ回路
２４はトランジスタ２５がオン、トランジスタ２
６がオフの第６図Ｇのように第２状態に反転し、
トランジスタ１３をオフとする。 So, to explain based on Figure 5, the power supply +
When voltage is applied to B, the third
Flip-flop circuit 24, which operates as a storage circuit in the same way as shown in the figure, is set to the first state. The transistor 13 then remains on. Then, when a reproduced signal as shown in Fig. 6A is applied to terminal 1, it is detected by the detection circuit 2 and the amplitude is limited, as shown in Fig. 6B.
An amplitude-limited positive AC signal like this is output. When the d signal in FIG. 6B enters the transistor 63 of the pulse rising signal time constant circuit 51, which is the second time constant circuit in the non-recording section signal generation circuit 4, the transistor 63 is turned on and off in an alternating current manner. The collector goes from positive voltage to low voltage. A capacitor 65 at the collector of this transistor 63 integrates the current and converts it into direct current. and terminal 77
When the voltage changes from a high voltage (H voltage) to a low voltage (L voltage), a signal is applied from there to the first time constant circuit 14, and the transistors 16 and 19 are turned from on to off. Then, the capacitor 20 is charged by a current flowing through the resistor 18, and is charged at p in FIG. 6F.
The terminal 44 is gradually charged to the H voltage like the voltage of , and when it reaches the voltage of the dotted line, the transistor 22,
23 is turned on, and the collector of the transistor 25 of the flip-flop circuit 24 is brought to an L voltage. Then, similarly to the above-mentioned FIG. 3, the flip-flop circuit 24 turns on the transistor 25, and
6 is reversed to the second state as shown in Fig. 6G with OFF,
Transistor 13 is turned off.

次に第６図Ａのａ信号の再生信号がなくなり無
録音部になるとパルス立上り信号時定数回路５１
のトランジスタ６３がオフとなり、コンデンサ６
５には抵抗６４によつて徐々に充電され第６図Ｃ
のｇのような電圧が端子６８に出力する。そして
点線の電圧までに達すると第１のゲート回路５３
のトランジスタ８３がオンし、トランジスタ８０
がオフするので端子５にはＨ電圧を出力すると同
時にパルス幅用の第３の時定数回路５２のトラン
ジスタ６９をオンし、トランジスタ７０をオンか
らオフする。そうするとコンデンサ７２には抵抗
７１を介して充電され始め第６図Ｄのｊ信号のよ
うに徐々にＨ電圧となり、点線までの電圧になる
とゲート回路５３のトランジスタ７９がオンとな
り、端子５の電圧がＬ端子となり、第６図Ｅのｍ
の信号のように短いパルス幅のみを出力するよう
になる。 Next, when the playback signal of the signal a in FIG.
transistor 63 is turned off, and capacitor 6
5 is gradually charged by the resistor 64, and the voltage shown in FIG.
A voltage such as g is output to terminal 68. When the voltage reaches the dotted line, the first gate circuit 53
transistor 83 turns on, transistor 80
is turned off, so an H voltage is output to the terminal 5, and at the same time, the transistor 69 of the third time constant circuit 52 for pulse width is turned on, and the transistor 70 is turned off from on. Then, the capacitor 72 begins to be charged through the resistor 71 and gradually becomes an H voltage as shown in the j signal in FIG. It becomes the L terminal, and m in Fig. 6 E
It will output only short pulse widths like the signal.

即ち第２の時定数回路５１によつてこのパルス
信号が無録音になつてからの時間を決定し、第３
の時定数回路５２によつてパルス幅を決めること
ができるものである。 That is, the second time constant circuit 51 determines the time from when this pulse signal becomes unrecorded, and the third
The pulse width can be determined by the time constant circuit 52.

このパルス信号は抵抗６を介して制御回路８に
加える。そしてこのパルス信号がなくなると時定
数回路５１，５２の端子６８，７３の電圧は共に
Ｈ電圧である。すると第２のゲート回路５４内の
トランジスタ９２，９８のベースは端子７６，７
７からの電圧で正にバイヤスされ、トランジスタ
９２，９８がオン、トランジスタ９４，９５がオ
フとなりトランジスタ９０がオンとなる。すると
フリツプフロツプ回路２４の端子４３をＬ電圧に
するのでフリツプフロツプ回路２４は第１状態に
リセツトされトランジスタ１３がオンする。 This pulse signal is applied to the control circuit 8 via the resistor 6. When this pulse signal disappears, the voltages at terminals 68 and 73 of time constant circuits 51 and 52 are both at H voltage. Then, the bases of the transistors 92, 98 in the second gate circuit 54 are connected to the terminals 76, 7.
7, transistors 92 and 98 are turned on, transistors 94 and 95 are turned off, and transistor 90 is turned on. Then, since the terminal 43 of the flip-flop circuit 24 is set to the L voltage, the flip-flop circuit 24 is reset to the first state and the transistor 13 is turned on.

このとき第２の時定数回路５１の出力信号で動
作するトランジスタ９２，９４がなくてもよい。
これは時定数回路５１，５２の端子６８，７３の
両方がＨ電圧になつたとき、フリツプフロツプ回
路２４を第１状態にもどすようにしているが無録
音部信号ｍが出力した後にフリツプフロツプ回路
２４を第１状態にすればよいので第３の時定数回
路５３の端子７３がＨ電圧になつた時だけでよ
い。即ち、第２の時定数回路５１からの信号をト
ランジスタ９２に加えなくても同じように動作す
るものである。 At this time, the transistors 92 and 94 operated by the output signal of the second time constant circuit 51 may not be provided.
This is because when both the terminals 68 and 73 of the time constant circuits 51 and 52 become H voltage, the flip-flop circuit 24 is returned to the first state, but after the non-recording part signal m is output, the flip-flop circuit 24 is returned to the first state. Since it is only necessary to set it to the first state, it is only necessary when the terminal 73 of the third time constant circuit 53 reaches the H voltage. That is, it operates in the same way even if the signal from the second time constant circuit 51 is not applied to the transistor 92.

次に第６図Ａのｂ信号のように短い時間のみ雑
音などが録音されているテープ信号を再生したと
き、無記録部信号発生回路４で第６図Ｅのｎ信号
を出力しても第１の時定数回路１４が第３図と同
様に再生信号が入つてから一定時間後でないとト
ランジスタ２２，２３がオンとならないので短い
信号のときはフリツプフロツプ回路２４を第２状
態に反転しないのでトランジスタ１３がオンのま
まで端子５に出力した第６図Ｅのｎ信号は第６図
Ｈに示すように端子７には出力されないので、制
御回路８が誤動作することはない。 Next, when playing back a tape signal in which noise etc. are recorded for a short period of time, such as signal b in FIG. 1, the time constant circuit 14 does not turn on the transistors 22 and 23 until a certain period of time has elapsed after the reproduction signal is input, as shown in FIG. Since the n signal in FIG. 6E, which is output to the terminal 5 while the control circuit 13 remains on, is not output to the terminal 7 as shown in FIG. 6H, the control circuit 8 will not malfunction.

以上のように第１の時定数回路１４によつてフ
リツプフロツプ回路２４を一定時間以上信号が入
らないと反転しないようにすることにより雑音な
どによる短い信号によつて誤動作しないようにす
ることができるものである。また、無録音部信号
のパルス信号を発生した後にフリツプフロツプ回
路２４を第１状態にリセツトすることにより誤動
作をなくすことができるものである。 As described above, by using the first time constant circuit 14 to prevent the flip-flop circuit 24 from inverting unless a signal is input for a certain period of time, it is possible to prevent malfunctions caused by short signals caused by noise or the like. It is. Furthermore, by resetting the flip-flop circuit 24 to the first state after generating the pulse signal of the non-recording portion signal, malfunctions can be eliminated.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は従来の情報記録再生機における無記録
音部検出回路のブロツク図、第２図はその動作説
明図、第３図は本発明の情報記録再生機の一実施
例を示す回路図、第４図はその動作説明図、第５
図は本発明の情報記録再生機の他の実施例を示す
回路図、第６図はその動作説明図である。 ２…検波回路、４…無録音信号発生回路、８…
制御回路、１３，９０…トランジスタ、１４…時
定数回路、２４…フリツプフロツプ回路、４５…
スイツチ回路、５１，５２…時定数回路、５３，
５４…ゲート回路。 FIG. 1 is a block diagram of a non-recorded sound part detection circuit in a conventional information recording/reproducing device, FIG. 2 is an explanatory diagram of its operation, and FIG. 3 is a circuit diagram showing an embodiment of the information recording/reproducing device of the present invention. Figure 4 is an explanatory diagram of its operation, and Figure 5
The figure is a circuit diagram showing another embodiment of the information recording/reproducing apparatus of the present invention, and FIG. 6 is an explanatory diagram of its operation. 2...Detection circuit, 4...No recording signal generation circuit, 8...
Control circuit, 13, 90...Transistor, 14...Time constant circuit, 24...Flip-flop circuit, 45...
Switch circuit, 51, 52... time constant circuit, 53,
54...Gate circuit.

Claims (1)

【特許請求の範囲】 １ 記録媒体に記録されている信号を再生する情
報記録再生機であつて、前記記録媒体からの再生
信号を検波する手段と、この検波手段からの出力
信号によつて前記再生信号がなくなると一定時間
の幅のパルス信号を発生する信号発生手段と、前
記パルス信号を入力として情報記録再生機の動作
を制御する手段と、前記検波手段の出力信号が一
定時間以上の連続信号である場合に前記パルス信
号を前記制御手段に加え、一定時間以下の連続信
号である場合には前記パルス信号を前記制御手段
に加えないように動作するスイツチ手段とを備え
たことを特徴とする情報記録再生機。 ２ スイツチ手段は検波手段の出力信号が一定時
間以上の連続信号である場合にオン又はオフする
第１の時定数回路と、電源オン時に第１状態にセ
ツトされ上記第１の時定数回路の出力で第２状態
に反転し、かつ信号発生手段がパルス信号を出力
したのち第１状態にリセツトされる記憶回路とを
有し、上記記憶回路が第２状態になつたときのみ
上記信号発生手段からパルス信号を情報記録再生
機の制御手段に加えることを特徴とする請求項１
記載の情報記録再生機。 ３ 信号発生手段は第２、第３の時定数回路を有
し、第２の時定数回路がオンしたときから第３の
時定数回路がオンするまでの間でパルス信号を発
生するように構成したことを特徴とする請求項１
又は２記載の情報記録再生機。[Scope of Claims] 1. An information recording and reproducing machine for reproducing signals recorded on a recording medium, comprising means for detecting the reproduced signal from the recording medium, and a means for detecting the reproduced signal from the recording medium, and an output signal from the detection means. a signal generating means for generating a pulse signal of a fixed time width when the reproduction signal disappears; a means for controlling the operation of the information recording/reproducing device by inputting the pulse signal; and a signal generating means for controlling the operation of the information recording/reproducing device by inputting the pulse signal; and a switch means that operates to apply the pulse signal to the control means when the pulse signal is a signal, and not to apply the pulse signal to the control means when the pulse signal is a continuous signal for a certain period of time or less. Information recording and reproducing machine. 2. The switch means includes a first time constant circuit that is turned on or off when the output signal of the detection means is a continuous signal for a certain period of time or more, and an output of the first time constant circuit that is set to the first state when the power is turned on. and a memory circuit that is inverted to a second state at a time, and is reset to the first state after the signal generating means outputs a pulse signal, and only when the memory circuit is in the second state, the signal generating means outputs a signal from the signal generating means. Claim 1 characterized in that the pulse signal is applied to the control means of the information recording/reproducing machine.
The information recording and reproducing machine described. 3. The signal generating means has second and third time constant circuits, and is configured to generate a pulse signal between when the second time constant circuit turns on and until the third time constant circuit turns on. Claim 1 characterized in that
Or the information recording/reproducing machine described in 2.