JPH0232693A - Digital convergence correction device - Google Patents

Digital convergence correction device

Info

Publication number
JPH0232693A
JPH0232693A JP18187688A JP18187688A JPH0232693A JP H0232693 A JPH0232693 A JP H0232693A JP 18187688 A JP18187688 A JP 18187688A JP 18187688 A JP18187688 A JP 18187688A JP H0232693 A JPH0232693 A JP H0232693A
Authority
JP
Japan
Prior art keywords
center
address
display area
signal
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18187688A
Other languages
Japanese (ja)
Inventor
Koji Nishimori
西森 幸次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18187688A priority Critical patent/JPH0232693A/en
Publication of JPH0232693A publication Critical patent/JPH0232693A/en
Pending legal-status Critical Current

Links

Landscapes

  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Abstract

PURPOSE:To simplify the convergence adjustment by detecting a center point of a display area from a signal representing the display area of a picture signal and generating an address of a frame memory while taking the center point as the reference point. CONSTITUTION:Let a horizontal signal representing a display area 12 be H-SAW and a vertical signal representing a display area 12 be V-SAW, then timing pulses 20, 21 representing a deflection center point are obtained by a zero cross comparator 13. The center is detected by an AND circuit 14. A data from an address generating section 1 is latched by using the signal at a center address detection section 16 to detect the center address. A center address and a correction center fixed address are compared by a comparator 16, a deviation of the adjustment point is outputted to a center offset value signal line 18, and when an offset is given to the address by an adder 19, the address of the frame memory 2 is to have a timing synchronously always with the center. Thus, the picture with high picture quality and less misconvergence is obtained.

Description

【発明の詳細な説明】 〔膣東上の利用分野〕 本発明は、デジタル方式でコンバーゼンスな補正する際
、補正基準点を一定(例えは、表示画面の中心)とする
ことにより、種々の同期信号1表示画面に対しても、最
適なコンバーゼンス補正をh5fジタルコンバーゼンス
補正衾置に関す゛る。
[Detailed Description of the Invention] [Field of Application for Vaginal Higashi] When performing convergence correction using a digital method, the present invention sets the correction reference point at a constant value (for example, the center of the display screen), so that various synchronization signals can be adjusted. The optimum convergence correction for one display screen is also related to the h5f digital convergence correction system.

〔従来の技術〕[Conventional technology]

従来のデジタルコンパ−センス補正は画像信号の同M倍
号を基準に順次調整点を決め、コンバーゼンス袖正牧形
な得るためのデータを記憶しているフレームメモリのデ
ータを補正して、コンバーゼンスanmを行っていた。
Conventional digital comparance correction sequentially determines adjustment points based on the same M times of the image signal, corrects the data in the frame memory that stores the data to obtain the convergence, and then adjusts the convergence anm. was going on.

第3図は従来のデジタルコンバーゼンス補正装置のプロ
ツク図であって、1はアドレス発生部、2はフレームメ
モリ、5はDAC,4はLpF。
FIG. 3 is a block diagram of a conventional digital convergence correction device, in which 1 is an address generator, 2 is a frame memory, 5 is a DAC, and 4 is an LpF.

5はクロスハツチ発生部、6はマーカ発生部、7はOR
回路、8はコンバーゼンス袖正侶号、9は調螢点表示信
号である。
5 is a crosshatch generation part, 6 is a marker generation part, 7 is an OR
8 is a convergence sleeve control circuit, and 9 is an adjustment point display signal.

第4図はa4兎点を示した表示の一例を示す図であって
、10はマーカ、11&’j、りO、X ハツチ、12
は表示エリアである。
FIG. 4 is a diagram showing an example of a display showing a4 rabbit points, where 10 is a marker, 11&'j, riO, X hatch, 12
is the display area.

第3因において、垂直同期信号cV−5YNC)を基準
に水平同期信号(H−5YNC)に同期したアドレスデ
ータをアドレス発生部1により発生させ、フレームメモ
リ2やクロスハツチ発生部5、マーカ発生部6を駆動し
て1表示画面の、iI4姫点0位置に対応するフレーム
メモリのデータから、コンバーゼンス補正信号を得てい
る。
In the third factor, address data synchronized with the horizontal synchronization signal (H-5YNC) based on the vertical synchronization signal cV-5YNC) is generated by the address generation section 1, and the frame memory 2, crosshatch generation section 5, marker generation section 6 A convergence correction signal is obtained from the data in the frame memory corresponding to the iI4 princess point 0 position of one display screen.

この極のデジタルコンバーゼンス補正装置として、例え
は特開昭55−165980号公報に記載されているも
のが挙げられる。
An example of this type of digital convergence correction device is the one described in Japanese Patent Application Laid-Open No. 165980/1983.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術においては、同期信号を基準としているた
め、同期gM号の形式が異なって1表示タイミングか変
わると、補正データと画面の位置位相が異なり、正しい
コンバーゼンス補正ができなぐなる問題かあり、史に水
平センタ、AFC,L垂直センタ等を再調した場合は、
必ずコンバーゼンス調整をやり直さなければならないと
いう問題かあった。
In the above-mentioned conventional technology, since the synchronization signal is used as a reference, if the format of the synchronization gM number is different and the display timing changes by one, the correction data and the screen position phase will be different, and correct convergence correction may not be possible. If you have readjusted the horizontal center, AFC, L vertical center, etc.
There was a problem that the convergence adjustment had to be done again.

本発明は、撞々の同期毎号1表示#J血に対しても、常
に正しいコンバーゼンス補正を行うデジタルコンバーセ
ンス補正装置を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a digital convergence correction device that always performs correct convergence correction even for every synchronous display #J blood.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的は、補正データの位置を決める際に、実際の表
示エリアを示す信号(例えは、水平同期信号、垂直同期
信号)から表示画面の中心点を検出し、これを基準点と
して、フレームメモリのアドレスを発生させることによ
り達成される。
The above purpose is to detect the center point of the display screen from signals indicating the actual display area (for example, horizontal synchronization signal, vertical synchronization signal) when determining the position of the correction data, and use this as a reference point to store the frame memory. This is achieved by generating the address of

〔作用〕[Effect]

水平、m直の偏向中心を検出し、これを基準点として、
補止を行うようにしたため、常に正しいコンバーゼンス
補正が行える。
Detect the horizontal, m-direction deflection center and use this as a reference point,
Since correction is performed, correct convergence correction can always be performed.

〔実施例〕〔Example〕

以下、本発明の実施例を図面を用いて説明するd第1図
は本発明によるデジタルコンバーセンス補正装置の一冥
′m例を示すブロック図であって、1〜9は第3図と同
−慎馳のブロック、13(工中心点ヲ検出するゼロクロ
スコンパレータ、14+1AND回路、15はセンタア
ドレス検出部、16は補正センタオフセットを氷める比
軟器、17は補正用センタ固定アドレス、18は補正セ
ンタオフセット値の偏号腺、19は補釧アドレスを作成
する加算器、20 、21は中心点を示すタイミングパ
ルスの伯号紛である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an example of a digital convergence correction device according to the present invention, and 1 to 9 are the same as FIG. 3. -Shinchi's block, 13 (zero cross comparator for detecting the machining center point, 14 + 1 AND circuit, 15 is the center address detection section, 16 is the softener that freezes the correction center offset, 17 is the center fixed address for correction, 18 is 19 is an adder for creating a supplementary address, and 20 and 21 are inputs for timing pulses indicating the center point.

第2図は第1囚の動作を説明するための信号技形図であ
る。
FIG. 2 is a signal diagram for explaining the movements of the first prisoner.

第1区において、デイスプレィ表示エリア12(第4図
参照)を示す信号な水平がH−5AW、垂直かV−5A
fとすると、ゼロクロスコンパレータ15により、偏向
センタ点を示すタイミングパルス20 、21 (第2
図)を得ることかでき、AND回路14によりセンタを
検出する。この信号によりアドレス発生都1からのデー
タをセンタアドレス検出部15でラッチし、センタアド
レスを検出している。比較器16によりセンタアドレス
と補正用センタ固定アドレスとを比較し、aI4整点0
ズレ童をセンタオフセット値の傷号載18に出力し、加
算器19にてアドレスにオフセットをもたせることKよ
りフレームメモリ2のアドレスは常に中心に同期したタ
イミングとなるように構成されている。
In the first section, the horizontal signal indicating the display display area 12 (see Figure 4) is H-5AW, and the vertical signal is V-5A.
f, the zero cross comparator 15 generates timing pulses 20 and 21 (second
) can be obtained, and the center is detected by the AND circuit 14. Based on this signal, the data from the address generation capital 1 is latched by the center address detection section 15, and the center address is detected. The comparator 16 compares the center address and the center fixed address for correction, and the aI4 set point is 0.
By outputting the offset value to the center offset value register 18 and adding an offset to the address in the adder 19, the address of the frame memory 2 is configured to always have a timing synchronized with the center.

本実m例によれは、常に表示センタ【偏向センタ)に同
期したコンバーゼンス補正が優られるため、ミスコンバ
ーゼンスの少ない、高画質の画像を得ることができる。
In this example, since convergence correction always synchronized with the display center (deflection center) is superior, a high-quality image with less misconvergence can be obtained.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれは、常に偏向中心に
同期した補正が行えるため、コンバーゼンス調整が簡易
化されると共にミスコンバーゼンスの少ない高品負な画
像か得られ、上記従来技術の欠点を除いて後れた機能の
デジタルコンバーゼンス補正f装置を提供することかで
きる。
As explained above, according to the present invention, since correction can always be performed in synchronization with the deflection center, convergence adjustment is simplified and high-quality images with less misconvergence can be obtained, thereby overcoming the drawbacks of the above-mentioned conventional techniques. However, it is possible to provide a digital convergence correction device with backward functions.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるデジタルコンバーセンス補正装置
の一実施例を示すブロック図、第2図は巣1図の動作を
説明するための信号牧形口、第5図は従来のデジタルコ
ンバーゼンス補正装置のブロック図、第4図は調整点を
示した表示の一カを示す図である。 12・・・表示エリア 16・・・ゼロクロスコンパレータ 14・・・AND回路 15・・・センタアドレス検出部 16・・・比較器 17・・・補正用センタ固定アドレス 19・・・ 刃口算器 〒2図 −5AW Oモー−くヤ 出力21
Fig. 1 is a block diagram showing an embodiment of the digital convergence correction device according to the present invention, Fig. 2 is a signal Makigataguchi for explaining the operation of the nest 1, and Fig. 5 is a conventional digital convergence correction device. FIG. 4 is a block diagram showing one display showing adjustment points. 12...Display area 16...Zero cross comparator 14...AND circuit 15...Center address detection section 16...Comparator 17...Center fixed address for correction 19...Blade calculator 〒2 Figure-5 AW O motor output 21

Claims (1)

【特許請求の範囲】[Claims] 1、画像信号の同期信号を用いてフレームメモリのアド
レスを発生させ、前記フレームメモリからのデータによ
って、コンバーゼンス補正を行うデジタルコンバーゼン
ス補正装置において、前記画像信号の表示エリアを示す
信号から前記表示エリアの中心点を検出し、前記中心点
を基準点として前記フレームメモリのアドレスを発生さ
せることを特徴とするデジタルコンバーゼンス装置。
1. In a digital convergence correction device that generates a frame memory address using a synchronization signal of an image signal and performs convergence correction using data from the frame memory, the display area is determined from a signal indicating the display area of the image signal. A digital convergence device characterized in that a center point is detected and an address of the frame memory is generated using the center point as a reference point.
JP18187688A 1988-07-22 1988-07-22 Digital convergence correction device Pending JPH0232693A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18187688A JPH0232693A (en) 1988-07-22 1988-07-22 Digital convergence correction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18187688A JPH0232693A (en) 1988-07-22 1988-07-22 Digital convergence correction device

Publications (1)

Publication Number Publication Date
JPH0232693A true JPH0232693A (en) 1990-02-02

Family

ID=16108405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18187688A Pending JPH0232693A (en) 1988-07-22 1988-07-22 Digital convergence correction device

Country Status (1)

Country Link
JP (1) JPH0232693A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239554A (en) * 1989-11-30 1993-08-24 Danieli & C. Officine Meccanichi Spa Direct-arc electric furnace fed with controlled current and method to feed a direct-arc furnace with controlled current

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239554A (en) * 1989-11-30 1993-08-24 Danieli & C. Officine Meccanichi Spa Direct-arc electric furnace fed with controlled current and method to feed a direct-arc furnace with controlled current

Similar Documents

Publication Publication Date Title
US5216497A (en) Digital convergence apparatus including an extrapolating circuit
US4527201A (en) Zoom indicating apparatus for video camera or the like
JPH04109785A (en) Picture correction device
US5734446A (en) Video signal processing apparatus and picture adjusting method
US5168199A (en) Horizontal linearity correction circuitry for cathode ray tube display
JPH03179893A (en) Digital convergence device
JPH07264610A (en) Method for correcting digital convergence of multimode
JPH0232693A (en) Digital convergence correction device
JPS6211388A (en) Digital convergence device
JPH03259690A (en) Face sequential system color camera
JPS60130288A (en) Digital convergence device
US6195123B1 (en) Method of automatically adjusting a CRT color monitor screen and a CRT color monitor
JPH09270979A (en) Projection type display device
JP3248403B2 (en) Digital convergence device
JP3030946B2 (en) Video camera
KR100308579B1 (en) Device of horizontal scanning efficiency change for keystone distortion compensation of LCD projector
JPS6163179A (en) Digital convergence device
JP3201099B2 (en) Digital convergence device
KR960036796A (en) Digital convergence correction device and method
JP3451216B2 (en) Image display device and sampling frequency adjustment method
JPH08328147A (en) Projection type image display device
KR960006482A (en) Digital convergence correction device
JPS62247691A (en) Automatic convergence adjusting device
JPH0522165Y2 (en)
JPH01252073A (en) Vertical contour correction circuit