JPH0231381A - ディジタル信号再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタルに変換されてて記録媒体上に記録さ
れた音声等を再生するディジタル信号再生装置に関する
ものである。

従来の技術 近年、音声信号等のアナログ信号をディジタル信号に変
換して記録再生するいわゆるディジタルオーディオ技術
の発展が目ざましい。たとえばコンパクトディスク（以
下ＣＤと記す。）の場合、１２ｃｎ＋径の円盤上に２時
間程度のディジタル信号を収録することができる。ＣＤ
はまた形状がディスクという利点を生かして、任意の曲
から任意の曲への高速送り、いわゆるランダムアクセス
が可能で、しかもアクセス時間が短いという特長を持っ
ている。しかしながらＣＤの場合、ユーザー側としては
再生のみの機能しかなく、ユーザーが自由に記録再生で
きる機器への要望が高まっていた。

最近になり、回転ヘッド方式ディジタルオーディオテー
プレコーダ（Ｒ−ＤＡＴ）が実用化されるに至った。Ｒ
−ＤＡＴでは従来のコンパクトカセットの体積比１／２
のカセットテープを用いて約２時間の記録再生が可能で
ある。

発明が解決しようとする１課題 しかしながら上述したＲ−ＤＡＴではＣＤのようなディ
スクとは異なり記録媒体として従来と同様の帯状の磁気
テープを用いており、しかも記録方式がビデオと同様に
一方向のみであることから、ＣＤに比べて高速送りに要
する時間が長く、例えば２時間テープの終端から始端ま
での高速巻戻し時間は２００倍速走行を行なった場合で
も約４０秒程度を必要とする。当然この高速送りの間は
再生音が途切れることになり、特に業務用などでエンド
レス再生が必要な場合などの大きな障害になるという問
題点を有していた。

本発明は上記問題点に鑑み、高速送りに時間を要する場
合でもその間背切れのすることなく、連続した再生音を
生じさせるディジタル信号再生装置を提供するものであ
る。

課題を解決するための手段 上記問題点を解決するために、本発明のディジタル信号
再生装置は、一定数毎に分割されてブロックを構成し、
ブロックアドレスが付加されて記録媒体上に記録された
ディジタル信号を再生する再生回路と、定速再生モード
時に前記再生回路により再生された前記ディジタル信号
を所定位置から一定時間分だけ書き込むための第１のメ
モリ回路と、前記第１のメモリ回路に古き込まれた前記
ディジタル信号に対応する少なくとも一つ以上の前記ブ
ロックアドレス値を記憶する第２のメモリ回路と、前記
第１のメモリ回路への前記ディジタル信号の書き込み、
読み出しを制御するメモリ制御回路と、定速再生モード
時には前記再生回路からの出力信号を出力し、高速送り
モード時には前記第１のメモリ回路から読み出されたデ
ィジタル信号を出力するスイッチ回路と、高速送りモー
ド中に前記記録媒体上から再生される前記ブロックアド
レス値と前記第２のメモリ回路に記憶されているブロッ
クアドレスから算出されるブロックアドレス値との一致
を検出してモードを定速再生モードに移行させるモード
切換回路という構成を備えたものである。

作用 本発明は上記した構成によって、高速送り時にも定速再
生時に第１のメモリ回路に書き込まれたディジタル信号
を読み出し、対応するブロックアドレス値が一致したと
ころでモードを高速送りモードから定速再生モードに切
り換えることによって、音途切れのない連続再生が可能
になる。

実施例 以下本発明の一実施例のディジタル信号再生装置につい
て、図面を参照しながら説明する。

第１図は本発明の一実施例におけるディジタル信号再生
装置のブロック図を示すものである。第１図において、
１０は記録媒体で本例では磁気テープを用いている。１
１は再生回路、１２は第１のメモリ回路、１３は第２の
メモリ回路、１４はスイッチ回路、１５はモード切換回
路であり、またａは再生ディジタル信号、ｂはブロック
アドレス、Ｃは第１のメモリ出力、ｄは第２のメモリ回
路で記憶されたブロックアドレん　ｅはメモリ制御指令
、ｆは出力切換指令、ｇはモード指令、ｈはモード切換
指令、　ｉは最終出力である。

以上のように構成されたディジタル信号再生装置につい
て、以下第１図、第２図、および第３図を用いてその動
作を説明する。第２図は本実施例におけるテープから再
生されるブロックアドレスとテープスピードの関係を示
したタイムチャートであり、また第３図はメモリ再生状
態からテープ再生状態に切り換わる過程をブロックアド
レスを用いて示したタイムチャートである。

まず第１図において、磁気テープ１０から再生された信
号は再生回路１１において誤り訂正などの処理が施され
た後、再生ディジタル信号ａおよびブロックアドレスｂ
として出力される。定速再生モード時には再生ディジタ
ル信号ａはスイッチ１４を介して外部に最終出力ｉとし
て出力され、図示せずも例えばＤ／Ａコンバータにより
アナログ信号に戻される。本例で示したディジタル信号
再生装置はテープの始端、すなわち第２図に示すごとく
ブロックアドレスのスタートから終端、エンドまで第１
回目の定速走行モードで走行する。

（第２図中Ｔ２の区間）この間は当然テープスピードは
１倍速（Ｘｌ）である。

同時に再生ディジタル信号ａは一定時間分だけ、本例で
はテープの巻始めより定速再生を開始すると同時に第１
のメモリ回路１２に書き込まれる。

（第２図中Ｔ１の区間）。即ち図示せずも例えば、シス
テムコントローラからモード指令ｇとして初回の定速再
生モード情報がモード切換回路１５に与えられ、モード
切換回路１５からは定速再生モードのスタートから予め
設定されたブロック数の再生ディジタル信号の書き込み
指令が第１のメモリ回路１２に対してメモリ制御出力ｅ
として出力される。

また第１のメモリ回路１２への再生ディジタル信号ａの
書き込みの間に、同時に再生されたブロックアドレス値
すのうち少なくとも１カ所の値を第２のメモリ回路１３
に取り込み記憶する。本例では、第１のメモリ回路１２
に取り込まれる最初のブロックの再生ディジタル信号に
対応するブロックアドレス値を記憶することとする。

次に、テープの終端まで定速再生を行った後、本再生デ
ィジタル信号再生装置は例えば２００倍速で高速巻戻し
走行モードに移行する。一方モード切換回路１５ではモ
ード指令ｇによりモードが高速巻戻し走行に移行したこ
とを検出してスイッチ回路１４を第１のメモリ回路１２
の出力信号Ｃに切り換えると共にメモリ制御指令ｅによ
り第１のメモリ回路１２を読み出しモードとし、書き込
まれていた再生ディジタル信号を書き込まれた順に順次
読み出していく。（第２図中Ｔ３の区間）また１ブロッ
ク単位の再生ディジタル信号が読み出される毎に第２の
メモリ回路１３に記憶されていたブロックアドレス値ｄ
を基準として読み出しブロック数に応じて歩進加算され
たブロックアドレス値Ａ（以下メモリブロックアドレス
Ａと記す）をモード切換回路１５で算出する。ところで
Ｒ−ＤＡＴの場合は高速送りモード時にもテープ上から
ブロックアドレス値を読み取ることができる。

よってモード切換回路１５では高速巻戻し時にテープか
ら再生されるブロックアドレス値Ｂ（以下テープブロッ
クアドレス値Ｂと記す）を常にメモリブロックアドレス
値Ａと比較し、Ｂ＜Ａとなる時点で高速巻戻しモードか
ら例えば３倍速早送りモードに移行するようモード切換
指令りを出力する。この場合、テープ走行は慣性などで
オーバーランをするが、例えばアドレス値ＡとＢとの差
が一定値以下になったことを検出して高速巻戻しスピー
ドを減速するなどの処理をすることによりオーバーラン
量を少なくすることができる。従って３倍速早送りモー
ドに移行してから再度アドレス値ＡとＢとが一致する（
追いつく）までの時間を短縮することができる。第２図
においては高速巻戻しモードでテープブロックアドレス
とメモリブロックアドレスとが最初に一致するポイント
をＫ。

テープが３倍速早送りモードに移行してから再度追いつ
いて一致するポイントをＮで現している。

第３図はテープが３倍速早送りモード中にテープブロッ
クアドレス値Ｂとメモリブロックアドレス値Ａとが値Ｎ
のときモード切換回路１５に於て一致が検出され、モー
ド切換指令りによりテープ走行モードが３倍速早送りモ
ードから定速再生モードに切り換えられると共に出力切
換指令ｆにより、スイッチ回路１４にて最終出力ｉが第
１のメモリ出力Ｃから通常のディジタル再生出力ａに切
り換えられる。　（第２図中Ｔ４の区間）第３図中の基
準クロックとは例えばＲ−ＤＡＴの場合１周期がシリン
ダ１回転に相当する基準クロックであり、テープ上から
の１ブロツクの再生ディジタル信号の読み出し、及び第
１のメモリ回路１２の出力信号Ｃの読み出しをこのクロ
ック単位で行えば各ブロックの先頭データの位相が一致
し、定速再生モードに移行した後のディジタル再生信号
ａと、第１のメモリ出力Ｃとは完全に同期をとることが
可能であるから、出力切換指令ｆは定速再生モード移行
後のＴ４の区間ではどのタイミングで切り換えてもデー
タの不連続による異音は一切発生しない。また以降の定
速再生モードの繰り返しに於いては、必要なデータは第
１及び第２のメモリ回路に書き込まれて保持されている
ので常に同じデータを使用することができ、更新する必
要がない。

以上のように本実施例によれば、再生されたディジタル
信号を所定位置から一定時間分だけ書き込むための第１
のメモリ回路と、第１のメモリ回路に書き込まれた再生
ディジタル信号に対応する少なくとも一つ以上のブロッ
クアドレス値を記憶する第２のメモリ回路と、第１のメ
モリ回路への前記再生ディジタル信号の書き込み、読み
だしを制御するメモリ制御回路と、定速再生モード時に
は再生回路からの再生ディジタル信号を出力し、高速送
りモード時には前記第１のメモリ回路から読み出された
ディジタル信号を出力するスイッチ回路と、高速送り中
に再生されるブロックアドレス値と第２のメモリ回路に
記憶されているブロックアドレス値をもとに算出された
ブロックアドレス値の一致を検出してモードを定速再生
モードに移行させるモード切換回路とを設けることによ
り、高速送りモード時にも第１のメモリ回路に蓄えられ
た再生ディジタル信号を読み出すことで音途切れのない
連続再生を可能にすることができる。

なお、本実施例に於いては高速巻戻しスピードを２００
倍、早送りスピードを３倍としたが、スピードをよりＴ
ｆＪ速にすることにより、メモリ容量を削減することが
できる。

発明の効果 以上のように、本発明は一定数毎に分割されてブロック
を構成し、ブロックアドレスが付加されて記録媒体上に
記録されたディジタル信号を再生する再生回路と、定速
再生モード時に前記再生回路により再生された前記ディ
ジタル信号を所定位置から一定時間分だけ書き込むため
の第１のメモリ回路と、前記第１のメモリ回路に書き込
まれた前記ディジタル信号に対応する少なくとも一つ以
上の前記ブロックアドレス値を記憶する第２のメモリ回
路と、前記第１のメモリ回路への前記ディジタル信号の
書き込み、読みだしを制御するメモリ制御回路と、定速
再生モード時には前記再生回路からの出力信号を出力し
、高速送りモード時には前記第１のメモリ回路から読み
出されたディジタル信号を出力するスイッチ回路と、高
速送りモード中に前記記録媒体上から再生される前記ブ
ロックアドレスと前記第２のメモリ回路に記憶されてい
るブロックアドレス値との一致を検出してモードを定速
再生モードに移行させるモード切換回路とを設けること
により、高速送りモード中にも音途切れのない連続再生
を可能にすることができるので放送局などの音楽番組に
適し、実用的効果が大きい。

【図面の簡単な説明】

第１図は本発明の一実施例に於けるディジタル信号再生
装置のブロック図、第２図は本実施例に於けるテープか
ら再生されるブロックアドレスとテープスピードとの関
係を示すタイムチャート、第３図はメモリ再生状態から
テープ再生状態に切り換わる過程をブロックアドレスを
用いて示したタイムチャートである。 １０・・・　記録媒体、１１・・・再生回路、１２・・
・第１のメモリ回路、１３・・・第２のメモリ回路、１
４・・・スイッチ回路、　１５・・・モード切換回路。 代理人の氏名　弁理士　粟野重孝　はか１名゛さト ｔト　Ｋ

Claims (1)

【特許請求の範囲】
1. 一定数毎に分割されてブロックを構成し、ブロックアド
   レスが付加されて記録媒体上に記録されたディジタル信
   号を再生する再生回路と、定速再生モード時に前記再生
   回路により再生された前記ディジタル信号を所定位置か
   ら一定時間分だけ書き込むための第１のメモリ回路と、
   前記第１のメモリ回路に書き込まれた前記ディジタル信
   号に対応する少なくとも一つ以上の前記ブロックアドレ
   ス値を記憶する第２のメモリ回路と、前記第１のメモリ
   回路への前記ディジタル信号の書き込み、読み出しを制
   御するメモリ制御回路と、定速再生モード時には前記再
   生回路からの出力信号を出力し、高速送りモード時には
   前記第１のメモリ回路から読み出されたディジタル信号
   を出力するスイッチ回路と、高速送りモード中に前記記
   録媒体上から再生される前記ブロックアドレス値と前記
   第２のメモリ回路に記憶されているブロックアドレスを
   もとに算出されるブロックアドレス値との一致を検出し
   てモードを定速再生モードに移行させるモード切換回路
   とを備えたことを特徴とするディジタル信号再生装置。