JPH02295129A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02295129A JPH02295129A JP2089264A JP8926490A JPH02295129A JP H02295129 A JPH02295129 A JP H02295129A JP 2089264 A JP2089264 A JP 2089264A JP 8926490 A JP8926490 A JP 8926490A JP H02295129 A JPH02295129 A JP H02295129A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- region
- layer
- silicon region
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 137
- 239000010703 silicon Substances 0.000 claims abstract description 137
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 136
- 239000012535 impurity Substances 0.000 claims abstract description 63
- 239000002019 doping agent Substances 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 116
- 229920005591 polysilicon Polymers 0.000 claims description 116
- 238000000034 method Methods 0.000 claims description 62
- 229910052796 boron Inorganic materials 0.000 claims description 32
- -1 boron ions Chemical class 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 18
- 230000009969 flowable effect Effects 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 230000000873 masking effect Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 239000007943 implant Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 166
- 238000009792 diffusion process Methods 0.000 description 34
- 229910052581 Si3N4 Inorganic materials 0.000 description 32
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 32
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 10
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 206010052804 Drug tolerance Diseases 0.000 description 1
- NJCQVAKYBOCUCS-UHFFFAOYSA-N [C].F Chemical compound [C].F NJCQVAKYBOCUCS-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000026781 habituation Effects 0.000 description 1
- 210000002837 heart atrium Anatomy 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/096—Lateral transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/911—Differential oxidation and etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、一方の主表面に隣接して画成されたデバイス
エリアを有する半導体本体を準備し、前記主表面上にシ
リコン層を堆積し、該シリコン層内にドーパント不純物
を、該シリコン層の一領域をドーパント不純物から遮へ
いして注入して前記主表面上に前記デバイスエリアの１
つのデバイス領域の接点接続用ドープシリコン領域を形
成し、前記シリコン層を選択的にエッチングしてアンド
ープシリコン領域を除去する工程を含む半導体装置の製
造方法に関するものである。
エリアを有する半導体本体を準備し、前記主表面上にシ
リコン層を堆積し、該シリコン層内にドーパント不純物
を、該シリコン層の一領域をドーパント不純物から遮へ
いして注入して前記主表面上に前記デバイスエリアの１
つのデバイス領域の接点接続用ドープシリコン領域を形
成し、前記シリコン層を選択的にエッチングしてアンド
ープシリコン領域を除去する工程を含む半導体装置の製
造方法に関するものである。
（従来の技術）
係る半導体装置の製造方法はｒｌｆＪＥ Ｔｒａｎｓａ
ｃｔｉｏｅｎｓ ｏｎ ｅｌｅｃｔｅｏｎ ｄｅｖｉｃ
ｅｓ Ｊ Ｖｏ１、３５． ＮａｌＯ（１９８８年ｌＯ
月）・、ＰＰ， １６０１−１６０８ ４：発表されテ
いるヤマモト ヨースケ及びサクマ カズヒトの論文
ｒＳＤＸ ： Ａ ｎｏｖｅｌ ｓｅｌｆ−
ａｌｉｇｎｅｄ ｔｅｃｈｎｉｑｕｅ ａｎｄｉｔ
ｓ ａｌｌｌ）ｌｉｃａｔｉｏｎ ｔｏ ｈｉｇｈ ｓ
ｐｅｅｄ ｂｉｐｏｌａｒ ＬＳＩ’ｓＪに開示されて
いる。
ｃｔｉｏｅｎｓ ｏｎ ｅｌｅｃｔｅｏｎ ｄｅｖｉｃ
ｅｓ Ｊ Ｖｏ１、３５． ＮａｌＯ（１９８８年ｌＯ
月）・、ＰＰ， １６０１−１６０８ ４：発表されテ
いるヤマモト ヨースケ及びサクマ カズヒトの論文
ｒＳＤＸ ： Ａ ｎｏｖｅｌ ｓｅｌｆ−
ａｌｉｇｎｅｄ ｔｅｃｈｎｉｑｕｅ ａｎｄｉｔ
ｓ ａｌｌｌ）ｌｉｃａｔｉｏｎ ｔｏ ｈｉｇｈ ｓ
ｐｅｅｄ ｂｉｐｏｌａｒ ＬＳＩ’ｓＪに開示されて
いる。
上記の論文に開示されている方法では、窒化シリコンマ
スク層で覆われたシリコンアイランドを取り囲む酸化シ
リコン領域を有する表面上にシリコン層をアンドープボ
リシリコン層として堆積し、前記酸化シリコン層及び窒
化シリコン層内に予め打ち込んた又は拡散したホウ素イ
オンの形態のドーパント不純物を熱拡散処理により上側
のポリシリコン層内に外方拡散させて注入する。上記の
論文に開示されている方法は、ホウ素は酸化シリコン層
からは比較的容易に拡散していくが、窒化シリコン層か
らは極めて僅かのホウ素か拡散してい《たけてあるとい
う事実に基づいている。これかため、窒化シリコン層上
に位置するポリシリコン層はほぼアンドープのままにな
り、このアンドープボリシリコン領域は上記論文に記載
されているように適当な選択性エッチャント（水酸化カ
リウム）を用いて選択的にエッチ除去することができる
。次に窒化シリコン層を除去して下側のシリコンアイラ
ンドを露出させた後に、不純物をシリコンアイランド内
に注入してベース及びエミッタ領域を形成することかで
きるため、ドープポリシリコン領域かこのように形成さ
れたバイボーラ１・ランジスタのベース領域の側壁に接
触する電気接点を与えることかできる。
スク層で覆われたシリコンアイランドを取り囲む酸化シ
リコン領域を有する表面上にシリコン層をアンドープボ
リシリコン層として堆積し、前記酸化シリコン層及び窒
化シリコン層内に予め打ち込んた又は拡散したホウ素イ
オンの形態のドーパント不純物を熱拡散処理により上側
のポリシリコン層内に外方拡散させて注入する。上記の
論文に開示されている方法は、ホウ素は酸化シリコン層
からは比較的容易に拡散していくが、窒化シリコン層か
らは極めて僅かのホウ素か拡散してい《たけてあるとい
う事実に基づいている。これかため、窒化シリコン層上
に位置するポリシリコン層はほぼアンドープのままにな
り、このアンドープボリシリコン領域は上記論文に記載
されているように適当な選択性エッチャント（水酸化カ
リウム）を用いて選択的にエッチ除去することができる
。次に窒化シリコン層を除去して下側のシリコンアイラ
ンドを露出させた後に、不純物をシリコンアイランド内
に注入してベース及びエミッタ領域を形成することかで
きるため、ドープポリシリコン領域かこのように形成さ
れたバイボーラ１・ランジスタのベース領域の側壁に接
触する電気接点を与えることかできる。
（発明か解決しようとする課題）
従って、上記の論文に開示されている方法は、酸化シリ
コン装置及び窒化シリコン層からの外方拡散の相対速度
差に基づいており、これは制御が難しく、プロセス状態
に応じて変化し易い。ホウ素拡散は酸化シリコンの上側
部分からのみ生じるので、この方法は低い加速電圧を用
いるか高いホウ素ドーズを与えるイオン打ち込み処理を
必要とするため、打ち込み処理のために１スライス当り
１時間程度の時間を必要とする。更に、酸化シリコンを
ホウ素ガラスに変換する熱拡散処理は窒化シリコンの少
なくとも若干部分もホウ素ガラスに変換し、このホウ素
ガラス部分がその上のポリシリコン層をドープすること
が起こり得る。更に、上記の論文に開示された方法はド
ープすへきてないポリシリコン領域の下側にマスク用窒
化シリコン層の使用を必要とし、この方法はドープポリ
シリコン領域を段差部の側壁に隣接する表面上に設ける
必要かある場合には使用し得ない。その理由は、この場
合にはドーブボリシリコン領域を段差部の側壁に接触さ
せることかできないためである。
コン装置及び窒化シリコン層からの外方拡散の相対速度
差に基づいており、これは制御が難しく、プロセス状態
に応じて変化し易い。ホウ素拡散は酸化シリコンの上側
部分からのみ生じるので、この方法は低い加速電圧を用
いるか高いホウ素ドーズを与えるイオン打ち込み処理を
必要とするため、打ち込み処理のために１スライス当り
１時間程度の時間を必要とする。更に、酸化シリコンを
ホウ素ガラスに変換する熱拡散処理は窒化シリコンの少
なくとも若干部分もホウ素ガラスに変換し、このホウ素
ガラス部分がその上のポリシリコン層をドープすること
が起こり得る。更に、上記の論文に開示された方法はド
ープすへきてないポリシリコン領域の下側にマスク用窒
化シリコン層の使用を必要とし、この方法はドープポリ
シリコン領域を段差部の側壁に隣接する表面上に設ける
必要かある場合には使用し得ない。その理由は、この場
合にはドーブボリシリコン領域を段差部の側壁に接触さ
せることかできないためである。
本発明は、上述の問題を解決するために、一方の主表面
に隣接して画成されたデバイスエリアを有する半導体本
体を準備し、前記主表面上にシリコン層を堆積し、該シ
リコン層内にドーパント不純物を、該シリコン層の一領
域をドーパント不純物から遮へいして注入して前記主表
面上に前記デバイスエリアの１つのデバイス領域の接点
接続用ドープシリコン領域を形成し、前記シリコン層を
選択的にエッチングしてアンドープシリコン領域を除去
する工程を含む半導体装置の製造方法において、前記主
表面に前記デバイスエリアを限界する側壁及び上部表面
を有する段差部を形成することによって前記デバイスエ
リアを画成し、前記シリコン層を前記段差部の側壁及び
上部表面並びに隣接する低部表面区域を覆うように堆積
し、ドーパント不純物を前記側壁上のシリコン領域がこ
のドーパント不純物から遮へいされるように注入し、こ
のアンドープ側壁シリコン領域を選択エッチングにより
除去し、前記段差部に隣接する低部表面区域上のシリコ
ン領域をマスクし、前記段差部の上部表面上のシリコン
部分を除去することを特徴とする。
に隣接して画成されたデバイスエリアを有する半導体本
体を準備し、前記主表面上にシリコン層を堆積し、該シ
リコン層内にドーパント不純物を、該シリコン層の一領
域をドーパント不純物から遮へいして注入して前記主表
面上に前記デバイスエリアの１つのデバイス領域の接点
接続用ドープシリコン領域を形成し、前記シリコン層を
選択的にエッチングしてアンドープシリコン領域を除去
する工程を含む半導体装置の製造方法において、前記主
表面に前記デバイスエリアを限界する側壁及び上部表面
を有する段差部を形成することによって前記デバイスエ
リアを画成し、前記シリコン層を前記段差部の側壁及び
上部表面並びに隣接する低部表面区域を覆うように堆積
し、ドーパント不純物を前記側壁上のシリコン領域がこ
のドーパント不純物から遮へいされるように注入し、こ
のアンドープ側壁シリコン領域を選択エッチングにより
除去し、前記段差部に隣接する低部表面区域上のシリコ
ン領域をマスクし、前記段差部の上部表面上のシリコン
部分を除去することを特徴とする。
従って、本発明の方法によれば、ドーパント不純物をシ
リコン層の表面内に、側壁シリコン領域がドーパント不
純物から遮へいされるように注入してアンドープ側壁シ
リコン領域を選択的にエッチ除去することによってデバ
イスエリアのデバイス領域の接点接続用のドープシリコ
ン領域を段差部に隣接して設けることか、従来の方法の
ようにポリシリコン層の下側にマスク層を必要とするこ
となく且つ下側層からのドーパント不純物の拡散の相対
速度差によらずに達成することかできる。
リコン層の表面内に、側壁シリコン領域がドーパント不
純物から遮へいされるように注入してアンドープ側壁シ
リコン領域を選択的にエッチ除去することによってデバ
イスエリアのデバイス領域の接点接続用のドープシリコ
ン領域を段差部に隣接して設けることか、従来の方法の
ようにポリシリコン層の下側にマスク層を必要とするこ
となく且つ下側層からのドーパント不純物の拡散の相対
速度差によらずに達成することかできる。
更に、本発明の方法は長時間に亘る低い加速電庄の高ド
ーズイオン打ち込み処理を必要としない。
ーズイオン打ち込み処理を必要としない。
ドーパント不純物はホウ素イオンの打ち込みにより注入
し、側壁シリコン領域が打ち込み処理の方向性並びに段
差部の上部表面上のシリコン領域により与えられる遮へ
い作用によって自動的にドーパント不純物から遮へいさ
れるようにするのが好ましい。通常、シリコン層はポリ
シリコン層として堆積するが、アモルファスシリコン層
として堆積し、これを後続の処理、例えば打ち込みイオ
ンを拡散させる加熱処理中に再結晶化させることもでき
る。
し、側壁シリコン領域が打ち込み処理の方向性並びに段
差部の上部表面上のシリコン領域により与えられる遮へ
い作用によって自動的にドーパント不純物から遮へいさ
れるようにするのが好ましい。通常、シリコン層はポリ
シリコン層として堆積するが、アモルファスシリコン層
として堆積し、これを後続の処理、例えば打ち込みイオ
ンを拡散させる加熱処理中に再結晶化させることもでき
る。
本発明者は、驚いたことに、シリコン層の表面内への不
純物の注入は格別臨界的な工程でなく、例えば不純物を
順次の打ち込み及び拡散により注入する場合に拡散処理
の長さか格別臨界的でなし）ことを確かめた。実際上、
本発明者は、注入不純物が段差部の側壁ポリシリコン領
域内へ拡散する速度か低部表面区域上のポリシリコン領
域内へ拡散する速度より著しく低いことを確かめた。
純物の注入は格別臨界的な工程でなく、例えば不純物を
順次の打ち込み及び拡散により注入する場合に拡散処理
の長さか格別臨界的でなし）ことを確かめた。実際上、
本発明者は、注入不純物が段差部の側壁ポリシリコン領
域内へ拡散する速度か低部表面区域上のポリシリコン領
域内へ拡散する速度より著しく低いことを確かめた。
この著しい拡散速度差は、不純物は粒界面を横切る方向
に拡散しにくいこと及びポリシリコンの結晶粒は粒界面
が下地表面に垂直に整列して生長しようとすることに関
係かあるものと信じられる。
に拡散しにくいこと及びポリシリコンの結晶粒は粒界面
が下地表面に垂直に整列して生長しようとすることに関
係かあるものと信じられる。
従って、低部表面区域上のポリシリコン領域内へのホウ
素イオンの下方拡散は主に粒界面に沿うが、側壁ポリシ
リコン領域内に侵入するのに必要な不純物の拡散方向は
主に粒界面を横切る方向であるのでこの拡散は著しく低
速になる。
素イオンの下方拡散は主に粒界面に沿うが、側壁ポリシ
リコン領域内に侵入するのに必要な不純物の拡散方向は
主に粒界面を横切る方向であるのでこの拡散は著しく低
速になる。
ドーパント不純物は低部表面区域上のシリコン領域をマ
スクする前にシリコン層内に打ち込むことができる。次
に、低部表面区域上のシリコン領域をシリコン層に流動
性材料を塗布してマスクし、段差部の上部表面上のドー
プシリコン領域を露出したままにし、この露出ドープシ
リコン領域をエッチング除去し得るようにする。次に、
打ち込まれている不純物をシリコン層全体に拡散させる
。
スクする前にシリコン層内に打ち込むことができる。次
に、低部表面区域上のシリコン領域をシリコン層に流動
性材料を塗布してマスクし、段差部の上部表面上のドー
プシリコン領域を露出したままにし、この露出ドープシ
リコン領域をエッチング除去し得るようにする。次に、
打ち込まれている不純物をシリコン層全体に拡散させる
。
この方法は拡散工程の長さが一層臨界的でなくなる利点
を有する。その理由は、段差部の上部表面から露出ドー
プシリコン領域がその前に除去されているために不純物
の拡散が段差部に隣接する低部表面区域上のシリコン領
域からのみ生ずるため、側壁シリコン領域が拡散処理中
にドーブされる惧れか減少するためである。シリコン層
は低部表面区域上のドープシリコン領域をマスクする前
に選択的にエッチングしてアンドープ側壁シリコン領域
を除去することができ、或いは段差部の上部表面上のド
ープシリコン領域の除去後にアンドープ側壁シリコン領
域を除去することもできる。
を有する。その理由は、段差部の上部表面から露出ドー
プシリコン領域がその前に除去されているために不純物
の拡散が段差部に隣接する低部表面区域上のシリコン領
域からのみ生ずるため、側壁シリコン領域が拡散処理中
にドーブされる惧れか減少するためである。シリコン層
は低部表面区域上のドープシリコン領域をマスクする前
に選択的にエッチングしてアンドープ側壁シリコン領域
を除去することができ、或いは段差部の上部表面上のド
ープシリコン領域の除去後にアンドープ側壁シリコン領
域を除去することもできる。
他の実施例では、低部表面区域上のシリコン領域を段差
部の上部表面上のシリコン領域が露出するようマスクす
る流動性材料をドーパント不純物を注入する前に塗布し
、次に段差部の上部表面上の露出シリコン部分を選択的
に酸化し、ドーノくント不純物を段差部の上部表面に形
成された酸化物キャップをマスクとして用いて注入する
ことができる。この方法はドーパント不純物か段差部の
上部表面上のシリコン領域内に注入されず、これにより
側壁シリコン領域内へのドーパント不純物の不所望な拡
散の惧れを更に減少させることができる。
部の上部表面上のシリコン領域が露出するようマスクす
る流動性材料をドーパント不純物を注入する前に塗布し
、次に段差部の上部表面上の露出シリコン部分を選択的
に酸化し、ドーノくント不純物を段差部の上部表面に形
成された酸化物キャップをマスクとして用いて注入する
ことができる。この方法はドーパント不純物か段差部の
上部表面上のシリコン領域内に注入されず、これにより
側壁シリコン領域内へのドーパント不純物の不所望な拡
散の惧れを更に減少させることができる。
酸化物キャップは、流動性材料を塗布する前に耐酸化層
をシリコン層上に設け、流動性材料をマスクとして用い
て段差部の上部表面上のシリコン領域から耐酸化層を除
去し、次いて露出したシリコン領域を酸化することによ
り形成することかできる。或いは又、酸化物キャップは
、流動性材料マスクの形成後に段差部の上部表面上の露
出シリコン領域内に異なる不純物を注入し（例えばヒ素
イオンを打ち込み）、次に流動性材料のマスクを除去し
、次にシリコン層を選択的に酸化して異なる不純物か注
入されたシリコン領域をシリコン層の他の部分より急速
に酸化することにより形成することもてきる。
をシリコン層上に設け、流動性材料をマスクとして用い
て段差部の上部表面上のシリコン領域から耐酸化層を除
去し、次いて露出したシリコン領域を酸化することによ
り形成することかできる。或いは又、酸化物キャップは
、流動性材料マスクの形成後に段差部の上部表面上の露
出シリコン領域内に異なる不純物を注入し（例えばヒ素
イオンを打ち込み）、次に流動性材料のマスクを除去し
、次にシリコン層を選択的に酸化して異なる不純物か注
入されたシリコン領域をシリコン層の他の部分より急速
に酸化することにより形成することもてきる。
段差部は、段差部の側壁を覆う絶縁層か下部表面上のド
ープシリコン領域をデバイスエリアから分離するように
形成することができる。このような実施例では、次に段
差部の側壁上の絶縁層の露出部分を側壁から除去し、ド
ープシリコン領域及び段差部の側壁及び上部表面上に第
２のシリコン層を堆積することができる。次にドーパン
ト不純物をドープシリコン領域からその上側の第２シリ
コン層内へ拡散させ、この第２シリコン層のアンドープ
領域を選択的にエッチ除去する。
ープシリコン領域をデバイスエリアから分離するように
形成することができる。このような実施例では、次に段
差部の側壁上の絶縁層の露出部分を側壁から除去し、ド
ープシリコン領域及び段差部の側壁及び上部表面上に第
２のシリコン層を堆積することができる。次にドーパン
ト不純物をドープシリコン領域からその上側の第２シリ
コン層内へ拡散させ、この第２シリコン層のアンドープ
領域を選択的にエッチ除去する。
この方法はドープシリコン領域かデバイスエリアの上部
にのみ接触するだけである利点を有する。
にのみ接触するだけである利点を有する。
これは、例えば次の処理中にドーパント不純物をドープ
シリコン領域から拡散させてデバイスエリア内にデバイ
ス領域に良好に接触し得る接点領域を設ける場合にこの
接点領域かデバイスの下側層に近接しすぎて形成される
慣れが減少するという特別の利点をもたらす。従って、
例えばバイポーラトランジスタのベース及びエミッタ領
域をデバイスエリア内に形成し、デバイスのコレクタの
一部を形成する埋め込み領域を段差部の下方の半導体本
体内に設ける場合に、上述したように半導体本体内への
ドーパント不純物の拡散を制限してべ一ス領域に接触す
る接点領域を埋め込みコレクタ領域から離間させること
によりベースーコレクタ容量を減少させることができる
。
シリコン領域から拡散させてデバイスエリア内にデバイ
ス領域に良好に接触し得る接点領域を設ける場合にこの
接点領域かデバイスの下側層に近接しすぎて形成される
慣れが減少するという特別の利点をもたらす。従って、
例えばバイポーラトランジスタのベース及びエミッタ領
域をデバイスエリア内に形成し、デバイスのコレクタの
一部を形成する埋め込み領域を段差部の下方の半導体本
体内に設ける場合に、上述したように半導体本体内への
ドーパント不純物の拡散を制限してべ一ス領域に接触す
る接点領域を埋め込みコレクタ領域から離間させること
によりベースーコレクタ容量を減少させることができる
。
欧州特許出願ＢＰ−Ａ−７６９４２号は半導体本体内に
絶縁分離溝を形成するマスクを、半導体本体の表面に絶
縁層を形成した後に、例えばポリシリコン層を堆積し異
方性エッチングによりパターン化して１以上の段差部を
形成することにより形成する方法を開示している。この
方法では薄い絶縁層を形成後、ポリシリコン段差部をマ
スクとして用いて不純物を半導体本体内に打ち込む。次
にポリシリコンの他の層を堆積し、これにホウ素イオン
を打ち込む。次にポリシリコン段差部の側壁上のアンド
ープボリシリコンを選択的にエッチ除去して窓を形成し
、次にこの窓を経て薄い絶縁層をエッチングして半導体
本体の表面を露出する窓を形成する。次に他のポリシリ
コン層及び薄い絶縁層をエッチ除去し、次いてポリシリ
コン段差部をエッチ除去する。ポリシリコン段差部は反
応性イオンエッチングのような異方性エッチングを用い
て除去し、このエッチングにより窓により露出されたシ
リコンもエッチングして打ち込み不純物と整列した絶縁
分離溝を形成し、次いでこの溝を誘電体材料で・埋める
。
絶縁分離溝を形成するマスクを、半導体本体の表面に絶
縁層を形成した後に、例えばポリシリコン層を堆積し異
方性エッチングによりパターン化して１以上の段差部を
形成することにより形成する方法を開示している。この
方法では薄い絶縁層を形成後、ポリシリコン段差部をマ
スクとして用いて不純物を半導体本体内に打ち込む。次
にポリシリコンの他の層を堆積し、これにホウ素イオン
を打ち込む。次にポリシリコン段差部の側壁上のアンド
ープボリシリコンを選択的にエッチ除去して窓を形成し
、次にこの窓を経て薄い絶縁層をエッチングして半導体
本体の表面を露出する窓を形成する。次に他のポリシリ
コン層及び薄い絶縁層をエッチ除去し、次いてポリシリ
コン段差部をエッチ除去する。ポリシリコン段差部は反
応性イオンエッチングのような異方性エッチングを用い
て除去し、このエッチングにより窓により露出されたシ
リコンもエッチングして打ち込み不純物と整列した絶縁
分離溝を形成し、次いでこの溝を誘電体材料で・埋める
。
（実施例）
本発明の実施例を図面を参照して詳細に説明する。
図面は略図であって、一定の拡大率で描いてない。特に
層又は領域の厚さのような寸法は他の寸法より著しく誇
張してある。また、全図を通じて同一もしくは同様の部
分を同一の符号で示してある。
層又は領域の厚さのような寸法は他の寸法より著しく誇
張してある。また、全図を通じて同一もしくは同様の部
分を同一の符号で示してある。
図面、例えば第６〜８図につき説明すると、本発明半導
体装置の製造方法は、半導体本体１０の一方の主表面１
２． １２ａに隣接して画成されたデバイスエリアｌ６
を有する半導体本体ｌＯを準備し、この主表面１２．
１２ａ上にシリコン層ｌ３を堆積し、ドーパント不純物
をシリコン層ｌ３内に、このシリコン層の一領域１３ａ
がドーパント不純物から遮へいされるように注入して主
表面１２ａ上にデバイスエリアｌ６の１つのデバイス領
域２９の接点接続用ドープシリコン領域１３ｃを形成し
、シリコン層ｌ３を選択的にエッチングしてアンドープ
シリコン領域１３ａを除去する工程を含む。
体装置の製造方法は、半導体本体１０の一方の主表面１
２． １２ａに隣接して画成されたデバイスエリアｌ６
を有する半導体本体ｌＯを準備し、この主表面１２．
１２ａ上にシリコン層ｌ３を堆積し、ドーパント不純物
をシリコン層ｌ３内に、このシリコン層の一領域１３ａ
がドーパント不純物から遮へいされるように注入して主
表面１２ａ上にデバイスエリアｌ６の１つのデバイス領
域２９の接点接続用ドープシリコン領域１３ｃを形成し
、シリコン層ｌ３を選択的にエッチングしてアンドープ
シリコン領域１３ａを除去する工程を含む。
本発明では、この方法において、更に、デバイスエリア
１６を限界する側壁１１ａ及び上部表面１１ｂを有する
段差部１１を主表面１２， １２ａに形成することによ
りデバイスエリア１６を画成し、シリコン層ｌ３を段差
部の側壁１１ａ及び上部表面ｌｉｔ）及び隣接する低部
表面区域１２ａを覆うように堆積し、ドーパント不純物
を、側壁シリコン領域１３ａかドーパント不純物から遮
へいされるように注入し、このアンドープ側壁シリコン
領域１３ａを選択エッチングにより除去し、段差部１１
に隣接する低部表面区域１２ａ上のシリコン領域１３ｃ
をマスクし、段差部１１の上部表面１ｌｂ上のシリコン
領域１３ｂを除去する。
１６を限界する側壁１１ａ及び上部表面１１ｂを有する
段差部１１を主表面１２， １２ａに形成することによ
りデバイスエリア１６を画成し、シリコン層ｌ３を段差
部の側壁１１ａ及び上部表面ｌｉｔ）及び隣接する低部
表面区域１２ａを覆うように堆積し、ドーパント不純物
を、側壁シリコン領域１３ａかドーパント不純物から遮
へいされるように注入し、このアンドープ側壁シリコン
領域１３ａを選択エッチングにより除去し、段差部１１
に隣接する低部表面区域１２ａ上のシリコン領域１３ｃ
をマスクし、段差部１１の上部表面１ｌｂ上のシリコン
領域１３ｂを除去する。
第１〜５図は本発明の方法を用いるバイボーラトランジ
スタの製造方法を示す。
スタの製造方法を示す。
先ず第１図につき説明すると、半導体本体１０はＰ導電
型不純物がドープされた単結晶シリコン基板ｌ４具え、
この基板内にｎ導電型不純物を打ち込んで高ドーブ層ｌ
５を形成し、次に低ドーブｎ導電型エビタキシャルシリ
コン層ｌ６を形成して層１５を埋め込んであり、層ｌ６
か後述するようにデバイスエリアを形成する。代表的に
はエビタキシャル層ｌ６は約１マイクロメートルの厚さ
及び、約１０１６原子／ ａｍ ’の不純物濃度を有す
るものとすることかできる。
型不純物がドープされた単結晶シリコン基板ｌ４具え、
この基板内にｎ導電型不純物を打ち込んで高ドーブ層ｌ
５を形成し、次に低ドーブｎ導電型エビタキシャルシリ
コン層ｌ６を形成して層１５を埋め込んであり、層ｌ６
か後述するようにデバイスエリアを形成する。代表的に
はエビタキシャル層ｌ６は約１マイクロメートルの厚さ
及び、約１０１６原子／ ａｍ ’の不純物濃度を有す
るものとすることかできる。
段差部Ｕは半導体本体ＩＯの主表面ｌ２に以下のように
して形成する。最初に、薄い（例えば約５０ｎｍ）酸化
シリコン又はオキシニトライドシリコンの絶縁層ｌ７を
主表面１２上に設け、次いで耐酸化層を形成する約１０
０ｎｍの厚さの第１窒化シリコン層ｌ８及び約１．２μ
ｍの厚さのアンドープポリシリコン層を設ける。次に、
アンドープポリシリコン層を慣例のフォトリングラフィ
及びエッチング処理によりパターン化し、慣例の熱酸化
処理を施してアンドープボリシリコン領域１９上に酸化
層２０を形成する。
して形成する。最初に、薄い（例えば約５０ｎｍ）酸化
シリコン又はオキシニトライドシリコンの絶縁層ｌ７を
主表面１２上に設け、次いで耐酸化層を形成する約１０
０ｎｍの厚さの第１窒化シリコン層ｌ８及び約１．２μ
ｍの厚さのアンドープポリシリコン層を設ける。次に、
アンドープポリシリコン層を慣例のフォトリングラフィ
及びエッチング処理によりパターン化し、慣例の熱酸化
処理を施してアンドープボリシリコン領域１９上に酸化
層２０を形成する。
次に、絶縁層ｌ７及び第１窒化シリコン層ｌ８の露出部
分を選択エッチング処理（好ましくはプラズマエッチン
グ処理）又は例えば熱いリン酸及び緩衝ＨＦ水溶液中で
の順次のエッチングにより除去する。
分を選択エッチング処理（好ましくはプラズマエッチン
グ処理）又は例えば熱いリン酸及び緩衝ＨＦ水溶液中で
の順次のエッチングにより除去する。
次に、酸化層２０をマスクとして用いて半導体本体内に
へこみをエッチングする。このへこみは約０．８μｍの
深さの溝の形にすることができ、本例ではこの溝を埋込
層１５まて延在させない。第１図には示してないが、エ
ビタキシャル層Ｉ６は僅かにアンダーエッチして次の処
理を容易にすることができる。
へこみをエッチングする。このへこみは約０．８μｍの
深さの溝の形にすることができ、本例ではこの溝を埋込
層１５まて延在させない。第１図には示してないが、エ
ビタキシャル層Ｉ６は僅かにアンダーエッチして次の処
理を容易にすることができる。
次に、酸化シリコン層２２及び第２窒化シリコン層２３
を具える耐酸化層を設ける。次に、その窒化シリコン層
を、例えばカーボンハイドロフル才ライドプラズマエッ
チング法を用いて異方性エッチングしてエビタキシャル
層ｌ６及び埋込み層ｌ５に平行な表面上にある窒化シリ
コン層部分を除去し、第１図に示すように溝の側壁上の
耐酸化マスク窒化シリコン部分２３を残すようにする。
を具える耐酸化層を設ける。次に、その窒化シリコン層
を、例えばカーボンハイドロフル才ライドプラズマエッ
チング法を用いて異方性エッチングしてエビタキシャル
層ｌ６及び埋込み層ｌ５に平行な表面上にある窒化シリ
コン層部分を除去し、第１図に示すように溝の側壁上の
耐酸化マスク窒化シリコン部分２３を残すようにする。
次に露出シリコン表面に慣例の熱酸化処理を施して第１
の埋設酸化物領域２４を形成する。次に、第２耐酸化マ
スク２３及び下側の酸化シリコン層２２を除去して埋設
酸化物領域２４により限界された段差部１ｌを残存させ
ることができ、本例ではこの埋設酸化物領域が半導体本
体ｌＯの主表面ｌ２の低部表面区域１２ａを与える。
の埋設酸化物領域２４を形成する。次に、第２耐酸化マ
スク２３及び下側の酸化シリコン層２２を除去して埋設
酸化物領域２４により限界された段差部１ｌを残存させ
ることができ、本例ではこの埋設酸化物領域が半導体本
体ｌＯの主表面ｌ２の低部表面区域１２ａを与える。
段差部１１を形成した後に、アンドープポリシリコン層
ｌ３を慣例の化学気相生長技術により生長させる。後述
する本発明方法の１つを用いて、アンドープボリシリコ
ン層１３を処理して、第２図に示すように低部表面区域
１２ａ・上にデバイスエリアｌ６のデバイス領域２９の
接点接続用の比較的平坦なドープポリシリコン領域１３
ｃを設ける。
ｌ３を慣例の化学気相生長技術により生長させる。後述
する本発明方法の１つを用いて、アンドープボリシリコ
ン層１３を処理して、第２図に示すように低部表面区域
１２ａ・上にデバイスエリアｌ６のデバイス領域２９の
接点接続用の比較的平坦なドープポリシリコン領域１３
ｃを設ける。
酸化層２０及び第１窒化シリコン層ｌ８の露出部分（こ
の部分が比較的平坦なドープポリシリコン領域１３ｃの
形成後に残っている場合）をエッチング除去し、アクセ
ブタイオン、例えばホウ素イオンを打ち込んで第３図に
示すようにＰ導電型ポリシリコン領域１３ｃに隣接する
Ｐ導電型中間デバイス領域２６を形成する。或いは又、
アクセプタイオンをアンドープポリシリコン領域ｌ９の
除去後に打ち込むこともできる。
の部分が比較的平坦なドープポリシリコン領域１３ｃの
形成後に残っている場合）をエッチング除去し、アクセ
ブタイオン、例えばホウ素イオンを打ち込んで第３図に
示すようにＰ導電型ポリシリコン領域１３ｃに隣接する
Ｐ導電型中間デバイス領域２６を形成する。或いは又、
アクセプタイオンをアンドープポリシリコン領域ｌ９の
除去後に打ち込むこともできる。
次に、アンドープボリシリコン領域ｌ９を適当な選択性
エッチャント、例えば上述したように水酸化カリウム又
は水酸化アトリウムを用いて除去する。次に露出してい
るシリコンに、埋設酸化物層２４を形成するのに用いら
れたのと同様の熱酸化により第２酸化層２７を設ける。
エッチャント、例えば上述したように水酸化カリウム又
は水酸化アトリウムを用いて除去する。次に露出してい
るシリコンに、埋設酸化物層２４を形成するのに用いら
れたのと同様の熱酸化により第２酸化層２７を設ける。
第２酸化層２７を形成する高温処理中に、ドープポリシ
リコン領域１３ｃからデバイス領域ｌ６内へＰ型不純物
か拡散してドープ多結晶シリコン領域１３ｃと中間領域
２６との間に高ドーブＰ導電型接点領域２８が形成され
、第４図の構造が得られる。
リコン領域１３ｃからデバイス領域ｌ６内へＰ型不純物
か拡散してドープ多結晶シリコン領域１３ｃと中間領域
２６との間に高ドーブＰ導電型接点領域２８が形成され
、第４図の構造が得られる。
次に、残存する酸化シリコン層１７及び窒化シリコン層
ｌ８をエッチング除去し、次いでＰ導電型不純物及びｎ
導電型不純物を順次に打ち込んでそれ自体コレクタ領域
の一部分を構成するエビタキシャル層ｌ６内にｐ導電型
ベース領域２９及びｎ導電型エミッタ領域３０を形成す
る。次に接点窓を通常の方法であけ、メタライズして第
５図に示すようなベース接点Ｂ、，エミッタ接点Ｅ及び
コレクタ接点Ｃを形成する。
ｌ８をエッチング除去し、次いでＰ導電型不純物及びｎ
導電型不純物を順次に打ち込んでそれ自体コレクタ領域
の一部分を構成するエビタキシャル層ｌ６内にｐ導電型
ベース領域２９及びｎ導電型エミッタ領域３０を形成す
る。次に接点窓を通常の方法であけ、メタライズして第
５図に示すようなベース接点Ｂ、，エミッタ接点Ｅ及び
コレクタ接点Ｃを形成する。
第６〜８図は第２図に示すような比較的平坦なドーブポ
リシリコン領域１３ｃを形成する本発明方法の第１の実
施例を説明する半導体本体１０の一部分の拡大図である
。
リシリコン領域１３ｃを形成する本発明方法の第１の実
施例を説明する半導体本体１０の一部分の拡大図である
。
本例では、アンドープポリシリコン層ｌ３の堆積後に、
ドーパント不純物（本例ではホウ素イオン）を第６図に
矢印Ｘて示すようにポリシリコン層ｌ３の表面に打ち込
む。ホウ素イオン打ち込みのドーズ及びエネルギーは拡
散後に６ＸＩＯ”原子／ ａｎ ”以上の表面濃度を与
えるように選択し、例えば０．６μｍ厚のポリシリコン
層内に３．６ ＸＩＯ”原子／ ｃｍ ２以上のドーズ
、実際には約１０１８原子／ ｃｍ ２の打ち込みドー
ズを必要とする。ＢＦ２＋イオンを使用する場合には、
打ち込みエネルギーを１２０ＫｅＶとし、Ｂ＋イオンを
使用する場合には打ち込みエネルギーを３０κｅＶとす
ることかできる。矢印Ｘで示すイオン打ち込みの異方性
のためにイオンは段差部１１の上部表面１ｌｂ上及び低
部表面区域１２ａ上の多結晶シリコン領域１３ｂ及び１
３ｃの表面内に打ち込まれるか、段差部１１の側壁１１
ａ上のポリシリコン領域１３ａ内には殆ど打ち込まれな
い。その理由は、側壁Ｈａはイオン打ち込み方向にほぼ
平行に延在し、この側壁上のポリシリコン領域１３ａは
段差部１１の上部表面１ｌｂ上のポリシリコン領域１３
ｂによりイオン打ち込みから遮へいされるためである。
ドーパント不純物（本例ではホウ素イオン）を第６図に
矢印Ｘて示すようにポリシリコン層ｌ３の表面に打ち込
む。ホウ素イオン打ち込みのドーズ及びエネルギーは拡
散後に６ＸＩＯ”原子／ ａｎ ”以上の表面濃度を与
えるように選択し、例えば０．６μｍ厚のポリシリコン
層内に３．６ ＸＩＯ”原子／ ｃｍ ２以上のドーズ
、実際には約１０１８原子／ ｃｍ ２の打ち込みドー
ズを必要とする。ＢＦ２＋イオンを使用する場合には、
打ち込みエネルギーを１２０ＫｅＶとし、Ｂ＋イオンを
使用する場合には打ち込みエネルギーを３０κｅＶとす
ることかできる。矢印Ｘで示すイオン打ち込みの異方性
のためにイオンは段差部１１の上部表面１ｌｂ上及び低
部表面区域１２ａ上の多結晶シリコン領域１３ｂ及び１
３ｃの表面内に打ち込まれるか、段差部１１の側壁１１
ａ上のポリシリコン領域１３ａ内には殆ど打ち込まれな
い。その理由は、側壁Ｈａはイオン打ち込み方向にほぼ
平行に延在し、この側壁上のポリシリコン領域１３ａは
段差部１１の上部表面１ｌｂ上のポリシリコン領域１３
ｂによりイオン打ち込みから遮へいされるためである。
打ち込み工程後に、半導体本体１０に熱処理を施して打
ち込みイオンをポリシリコン内に所定の程度に拡散させ
る。本例ではこの目的のために半導体本体１０を約９２
５℃に２．５〜３時間加熱するか、所要の拡散時間は選
択する温度、ポリシリコンｌ３の厚さ及び構造に依存す
ること勿論である。
ち込みイオンをポリシリコン内に所定の程度に拡散させ
る。本例ではこの目的のために半導体本体１０を約９２
５℃に２．５〜３時間加熱するか、所要の拡散時間は選
択する温度、ポリシリコンｌ３の厚さ及び構造に依存す
ること勿論である。
拡散時間の長さは段差部ｌｌの側壁１１ａ上のポリシリ
コン領域１３ａ内への打ち込みイオンの拡散が極く僅か
となるように選択する。実際上、発明者は、驚いたこと
に、ポリシリコン領域１３ｃ及び１３ｂ内に打ち込まれ
たホウ素イオンがポリシリコン領域１３ａ内へ拡散する
速度は打ち込まれたホウ素イオンがポリシリコン領域１
３ｂ及び１３ｃの厚さ方向に下方に拡散する速度に対し
著しく遅いために拡散時間の長さは臨界的でないことを
確かめた。この著しい拡散速度の差は、不純物は結晶粒
界を横切る方向に拡散し難く、且つポリシリコンの結晶
粒は下地表面に垂直に整列しようとする傾向かあるとい
う事実に関係するものと信じられる。従って、ポリシリ
コン領域１３ｂ及び１３ｃ内へのホウ素イオンの下方拡
散は主に結晶粒界に沿って進むか、ポリシリコン領域１
３ａ内に不純物を注入するのに必要な拡散方向は主に結
晶粒界を横切る方向であるため、この方向の拡散は著し
く小さ《なる。
コン領域１３ａ内への打ち込みイオンの拡散が極く僅か
となるように選択する。実際上、発明者は、驚いたこと
に、ポリシリコン領域１３ｃ及び１３ｂ内に打ち込まれ
たホウ素イオンがポリシリコン領域１３ａ内へ拡散する
速度は打ち込まれたホウ素イオンがポリシリコン領域１
３ｂ及び１３ｃの厚さ方向に下方に拡散する速度に対し
著しく遅いために拡散時間の長さは臨界的でないことを
確かめた。この著しい拡散速度の差は、不純物は結晶粒
界を横切る方向に拡散し難く、且つポリシリコンの結晶
粒は下地表面に垂直に整列しようとする傾向かあるとい
う事実に関係するものと信じられる。従って、ポリシリ
コン領域１３ｂ及び１３ｃ内へのホウ素イオンの下方拡
散は主に結晶粒界に沿って進むか、ポリシリコン領域１
３ａ内に不純物を注入するのに必要な拡散方向は主に結
晶粒界を横切る方向であるため、この方向の拡散は著し
く小さ《なる。
第６図の破線Ｙは上述した拡散処理後のホウ素イオンの
拡散範囲を示し、従って段差部ｌ１の側壁１１ａ上のア
ンドープポリシリコン領域１３ａの範囲を示す。
拡散範囲を示し、従って段差部ｌ１の側壁１１ａ上のア
ンドープポリシリコン領域１３ａの範囲を示す。
次に、ポリシリコン層１３にエッチング処理を施してア
ンドープボリシリコン領域１３ａを選択的にエッチング
し、第７図に示す構造にする。これには任意の適当な選
択性エッチャント、例えば水酸化カリウム又は水酸化ナ
トリウムをを用いることができる。
ンドープボリシリコン領域１３ａを選択的にエッチング
し、第７図に示す構造にする。これには任意の適当な選
択性エッチャント、例えば水酸化カリウム又は水酸化ナ
トリウムをを用いることができる。
次に、流動性材料、例えばフォトレジスト材料を構造上
に塗布し、慣例のマスキング及びリソグラフィ技術を用
いて、ドーブポリシリコン領域ｌ３Ｃをマスクするがド
ーブポリシリコン領域１３ｂをマスクしないで露出した
ままとする第８図に示すマスク層２５を形成する。次に
、露出しているドープボリシリコン領域１３ｂをマスク
層２５をマスクとして用いて適当なエッチャント、例え
ばＨＮＯ３−）｛Ｆ混合物により又はプラズマエッチン
グ処理により除去して第２図に示す構造を得る。次に、
マスク層２５を慣例の手段で除去し、ほぼ平坦即ち平面
のドープボリシリコン領域１３ｃを第２図に示すように
残して上述したようにベース領域２９に電気接点を設け
ることかできるようにする。
に塗布し、慣例のマスキング及びリソグラフィ技術を用
いて、ドーブポリシリコン領域ｌ３Ｃをマスクするがド
ーブポリシリコン領域１３ｂをマスクしないで露出した
ままとする第８図に示すマスク層２５を形成する。次に
、露出しているドープボリシリコン領域１３ｂをマスク
層２５をマスクとして用いて適当なエッチャント、例え
ばＨＮＯ３−）｛Ｆ混合物により又はプラズマエッチン
グ処理により除去して第２図に示す構造を得る。次に、
マスク層２５を慣例の手段で除去し、ほぼ平坦即ち平面
のドープボリシリコン領域１３ｃを第２図に示すように
残して上述したようにベース領域２９に電気接点を設け
ることかできるようにする。
第２図に示すほぼ平坦なドーブボリシリコン領域１３ｃ
を形成する本発明方法の第２の実施例を第９〜１２図を
参照して説明する。
を形成する本発明方法の第２の実施例を第９〜１２図を
参照して説明する。
第９図に示すように、アンドープボリシリコン層１３を
上述したように堆積した後に、薄い保護層２ｌをポリシ
リコン層上に形成する。本例では、この薄い保護層２１
をポリシリコン層ｌ３を保護する薄い熱酸化層とするが
、この保護層は所望に応じ省略することができる。
上述したように堆積した後に、薄い保護層２ｌをポリシ
リコン層上に形成する。本例では、この薄い保護層２１
をポリシリコン層ｌ３を保護する薄い熱酸化層とするが
、この保護層は所望に応じ省略することができる。
次にホウ素イオンを上述したように打ち込み、第９図の
破線Ｗは打ち込んだホウ素イオンの侵入深さを線図的に
示したものである。薄い熱酸化層２ｌは領域１３ａ内へ
のホウ素イオンの打ち込みに対する追加のシールドとし
て作用する。
破線Ｗは打ち込んだホウ素イオンの侵入深さを線図的に
示したものである。薄い熱酸化層２ｌは領域１３ａ内へ
のホウ素イオンの打ち込みに対する追加のシールドとし
て作用する。
次に、半導体本体ＩＯに加熱処理を施して打ち込まれた
イオンをポリシリコン層ｌ３内へ拡散させる代わりに、
流動性材料、例えばフォトレジストを被覆し、上述した
ようにパターン化して段差部１１の上部表面上のホウ素
が打ち込まれたポリシリコン領域１３ｂを露出したまま
にするマスク２５を形成する（第９図）。次に、露出ポ
リシリコン領域１３ｂおよびこれを覆う薄い酸化層を湿
式エッチング、例えばＨＮＯ．−ＨＦ溶液を用いてエッ
チング除去する（この処理中薄い酸化層２ｌがエッチ障
壁として作用する）か、或いは等方性又は異方性プラズ
マエッチングにより除去して第１０図に示す構造にする
。
イオンをポリシリコン層ｌ３内へ拡散させる代わりに、
流動性材料、例えばフォトレジストを被覆し、上述した
ようにパターン化して段差部１１の上部表面上のホウ素
が打ち込まれたポリシリコン領域１３ｂを露出したまま
にするマスク２５を形成する（第９図）。次に、露出ポ
リシリコン領域１３ｂおよびこれを覆う薄い酸化層を湿
式エッチング、例えばＨＮＯ．−ＨＦ溶液を用いてエッ
チング除去する（この処理中薄い酸化層２ｌがエッチ障
壁として作用する）か、或いは等方性又は異方性プラズ
マエッチングにより除去して第１０図に示す構造にする
。
次に、マスク層２５を慣例のＨＦ混合物を用いて除去す
ると共に酸化物層２０および薄い酸化層２ｌも除去し、
次いで半導体本体１０に上述の加熱処理を施して打ち込
まれているホウ素イオンをポリシリコン領域１３ｃ内に
下方に拡散させる。規定の拡散時間後（半導体本体を９
２５℃に加熱し、ポリシリコン層１３が約０．６μｍ厚
である場合には上述したように２．５〜３時間）、アン
ドープシリコン領域１９をマスクとして用いて窒化シリ
コン層ｌ８の露出部分を除去し、第１１図に示す構造を
生じさせる。
ると共に酸化物層２０および薄い酸化層２ｌも除去し、
次いで半導体本体１０に上述の加熱処理を施して打ち込
まれているホウ素イオンをポリシリコン領域１３ｃ内に
下方に拡散させる。規定の拡散時間後（半導体本体を９
２５℃に加熱し、ポリシリコン層１３が約０．６μｍ厚
である場合には上述したように２．５〜３時間）、アン
ドープシリコン領域１９をマスクとして用いて窒化シリ
コン層ｌ８の露出部分を除去し、第１１図に示す構造を
生じさせる。
次に、アンドープポリシリコン領域１３ａを上述した選
択エッチング処理（水酸化カリウム又は水酸化ナトリウ
ム）を用いて除去すると同時に露出アンドープボリシリ
コン領域１９を除去する（第１２図）。従って、本例で
は、ほぼ平坦なドープポリシリコン領域１３ｃの形成の
結果は第３図に示す構造に類似するもアンドープポリシ
リコン領域１９が除去された構造になる。本例では、中
間領域２６を形成する不純物は残存する窒化シリコン層
１８をマスクとして用いるだけで注入することができ、
或いは中間領域２６を省略してドーブボリシリコン領域
１３ｃとデバイス領域ｌ９との間の接続は接点領域２８
で直接行うことができる。以後、本例方法は第４及び５
図につき上述したように進めて、第２酸化層２７等を形
成して第５図に示すバイボーラトランジスタ構造をを形
成する。
択エッチング処理（水酸化カリウム又は水酸化ナトリウ
ム）を用いて除去すると同時に露出アンドープボリシリ
コン領域１９を除去する（第１２図）。従って、本例で
は、ほぼ平坦なドープポリシリコン領域１３ｃの形成の
結果は第３図に示す構造に類似するもアンドープポリシ
リコン領域１９が除去された構造になる。本例では、中
間領域２６を形成する不純物は残存する窒化シリコン層
１８をマスクとして用いるだけで注入することができ、
或いは中間領域２６を省略してドーブボリシリコン領域
１３ｃとデバイス領域ｌ９との間の接続は接点領域２８
で直接行うことができる。以後、本例方法は第４及び５
図につき上述したように進めて、第２酸化層２７等を形
成して第５図に示すバイボーラトランジスタ構造をを形
成する。
ドーブボリシリコン領域１３ｃを形成する第３の方法を
第１３及び１４図を参照して以下に説明する。
第１３及び１４図を参照して以下に説明する。
本例でもアンドープボリシリコン層１３を薄い保護層２
１で覆う。しかし、本例ではこの薄い保護層２ｌを耐酸
化層、特に窒化シリコン層とする。
１で覆う。しかし、本例ではこの薄い保護層２ｌを耐酸
化層、特に窒化シリコン層とする。
流動性材料のマスク層２５を設け、上述したようにパタ
ーン化して窒化シリコン層で覆われたポリシリコン領域
１３ｂを露出したままにする。次に露出窒化シリコンを
除去して第１３図に示す構造を形成し、次いでマスク層
２５を除去する。
ーン化して窒化シリコン層で覆われたポリシリコン領域
１３ｂを露出したままにする。次に露出窒化シリコンを
除去して第１３図に示す構造を形成し、次いでマスク層
２５を除去する。
次に、埋設酸化物層２４を形成する上述の熱酸化処理と
同様の熱酸化処理を半導体本体１０に施して露出ポリシ
リコン領域１３ｂ上に保護酸化物キャップ３１を形成す
る。次に保護窒化シリコン層２１に異方性エッチングを
施して低部表面区域１２ａから窒化シリコン２１ａ
（第１４図に仮想線で示してある）を除去する。
同様の熱酸化処理を半導体本体１０に施して露出ポリシ
リコン領域１３ｂ上に保護酸化物キャップ３１を形成す
る。次に保護窒化シリコン層２１に異方性エッチングを
施して低部表面区域１２ａから窒化シリコン２１ａ
（第１４図に仮想線で示してある）を除去する。
次に、第１４図に矢印Ｘで示すようにホウ素イオンを露
出ポリシリコン領域１３ｃの表面内に打ち込み、上述の
ように拡散させる。本例では、ポリシリコン領域１３ａ
及び１３ｂが保護酸化物キャップ３１で保護されている
ため、必要に応じイオン打ち込み処理の代わりに窒化ホ
ウ素を用いる拡散処理を用いてホウ素イオンをポリシリ
コン領域１３ｃ内に注入することができる。次に残留窒
化シリコン層２ｌｂ及び保護酸化物キャップ３Ｉをエッ
チング除去し、アンドープポリシリコン領域１３ａ及び
１３ｂを露出させ、これら領域を選択的にエッチング除
去して第２図に示す構造を生じさせる。
出ポリシリコン領域１３ｃの表面内に打ち込み、上述の
ように拡散させる。本例では、ポリシリコン領域１３ａ
及び１３ｂが保護酸化物キャップ３１で保護されている
ため、必要に応じイオン打ち込み処理の代わりに窒化ホ
ウ素を用いる拡散処理を用いてホウ素イオンをポリシリ
コン領域１３ｃ内に注入することができる。次に残留窒
化シリコン層２ｌｂ及び保護酸化物キャップ３Ｉをエッ
チング除去し、アンドープポリシリコン領域１３ａ及び
１３ｂを露出させ、これら領域を選択的にエッチング除
去して第２図に示す構造を生じさせる。
第１５及び１６図は第１３及び１４図について上述した
方法の変形例を示し、本例では保護層２ｌを省略し、マ
スク層２５の形成後にヒ素イオンをポリシリコン領域１
３ｂの露出表面内に打ち込む。マスク層２５の除去後に
半導体本体ｌＯに再び熱湿潤酸化処理を約７００〜８５
０℃の温度で施し、ポリシリコン領域１３ｂをアンドー
プボリシリコン領域１３ａ及び１３ｃより遥に急速に酸
化させて、比較的厚い保護酸化物キャップ３１を再びポ
リシリコン領域１３ｂ上に形成すると共に、薄い酸化物
層３２をアンドープポリシリコン領域１３ａ及び１３ｃ
上に形成する。
方法の変形例を示し、本例では保護層２ｌを省略し、マ
スク層２５の形成後にヒ素イオンをポリシリコン領域１
３ｂの露出表面内に打ち込む。マスク層２５の除去後に
半導体本体ｌＯに再び熱湿潤酸化処理を約７００〜８５
０℃の温度で施し、ポリシリコン領域１３ｂをアンドー
プボリシリコン領域１３ａ及び１３ｃより遥に急速に酸
化させて、比較的厚い保護酸化物キャップ３１を再びポ
リシリコン領域１３ｂ上に形成すると共に、薄い酸化物
層３２をアンドープポリシリコン領域１３ａ及び１３ｃ
上に形成する。
次に、ホウ素イオンを第１３及び１４図につき上述した
ように打ち込み、拡散させ、酸化物キャップ３１及び薄
い酸化物層３２の除去後にポリシリコン領域１３ａ及び
１３ｂを選択的にエッチング除去して第２図に示す構造
を生じさせる。
ように打ち込み、拡散させ、酸化物キャップ３１及び薄
い酸化物層３２の除去後にポリシリコン領域１３ａ及び
１３ｂを選択的にエッチング除去して第２図に示す構造
を生じさせる。
上述の実施例の各々においては、埋設第１酸化物層２４
の形成後に段差部１ｌの側壁１１ａから窒化シリコン領
域２３を除去する。しかし、下記の２つの実施例では窒
化シリコン領域２３及び埋設第１酸化物層２４の形成中
に窒化シリコン領域２３上に形成される薄い酸化物層３
４をそのまま残存させる。
の形成後に段差部１ｌの側壁１１ａから窒化シリコン領
域２３を除去する。しかし、下記の２つの実施例では窒
化シリコン領域２３及び埋設第１酸化物層２４の形成中
に窒化シリコン領域２３上に形成される薄い酸化物層３
４をそのまま残存させる。
第１７図には、ドープボリシリコン領域１３ｃが第６〜
８図又は第１３及び１４図につき述べられたようにして
形成されているが、この場合には窒化シリコン領域２３
か埋設酸化物層２４の形成後に除去されていない状態が
示されている。本例では、次に窒化シリコン領域２３の
露出部分を除去し、ドープボリシリコン領域１３ｃかエ
ビタキシャル層ｌ６から成るデバイスエリアから、窒化
シリコン層２２、窒化シリコン領域２３及びこれを覆う
薄い酸化層３４の残存部分から成るサンドイッチ絶縁層
により分離されたままにする。
８図又は第１３及び１４図につき述べられたようにして
形成されているが、この場合には窒化シリコン領域２３
か埋設酸化物層２４の形成後に除去されていない状態が
示されている。本例では、次に窒化シリコン領域２３の
露出部分を除去し、ドープボリシリコン領域１３ｃかエ
ビタキシャル層ｌ６から成るデバイスエリアから、窒化
シリコン層２２、窒化シリコン領域２３及びこれを覆う
薄い酸化層３４の残存部分から成るサンドイッチ絶縁層
により分離されたままにする。
次に、第２ポリシリコン層３５を第１８図に示すように
堆積し、半導体本体ＩＯを例えば約９２５゜Ｃの温度に
約９０分間加熱してホウ素イオンをドーブポリシリコン
領域１３ｃからこの領域上に位置する第２ポリシリコン
層３５の領域３５ｃ内へ拡散させる。次に、第２ポリシ
リコン層３５のアンドープボリシリコン領域３５ａ及び
３５ｂを選択的にエッチ除去してドープボリシリコン領
域１３ｃとこれを覆うドーブポリシリコン領域３５ｃと
から成るほぼ平坦な複合ドープポリシリコン領域を生じ
させる。
堆積し、半導体本体ＩＯを例えば約９２５゜Ｃの温度に
約９０分間加熱してホウ素イオンをドーブポリシリコン
領域１３ｃからこの領域上に位置する第２ポリシリコン
層３５の領域３５ｃ内へ拡散させる。次に、第２ポリシ
リコン層３５のアンドープボリシリコン領域３５ａ及び
３５ｂを選択的にエッチ除去してドープボリシリコン領
域１３ｃとこれを覆うドーブポリシリコン領域３５ｃと
から成るほぼ平坦な複合ドープポリシリコン領域を生じ
させる。
次に、半導体本体に上述した後続の処理を施して接点領
域２８（第４図）をドープボリシリコン領域３５ｃから
のホウ素拡散により形成する。しかし、本例ではサンド
イッチ絶縁層の存在によってド−ブボリシリコンからの
ホウ素の拡散はエビタキシャル層ｌ６の表面近くてのみ
生ずるため、ホウ素が埋込み層ｌ５に到達するまで拡散
しなければならない距離か増大し、埋込層ｌ５から接点
領域までの離間距離か増大するため、最終的に得られる
トランジスタのベースーコレクタ容量か減少し、改善さ
れた高周波特性を得ることができる。
域２８（第４図）をドープボリシリコン領域３５ｃから
のホウ素拡散により形成する。しかし、本例ではサンド
イッチ絶縁層の存在によってド−ブボリシリコンからの
ホウ素の拡散はエビタキシャル層ｌ６の表面近くてのみ
生ずるため、ホウ素が埋込み層ｌ５に到達するまで拡散
しなければならない距離か増大し、埋込層ｌ５から接点
領域までの離間距離か増大するため、最終的に得られる
トランジスタのベースーコレクタ容量か減少し、改善さ
れた高周波特性を得ることができる。
第１７及び１８図につき上述した方法の変形例では、ポ
リシリコン領域１３ｂの除去後に酸化物層２０をエッチ
除去して第１９図に示す構造を生じさせる。次に、マス
ク層２５を除去し、露出窒化シリコン層ｌ８，２３を選
択的にエッチ除去する。次に第２アンドープポリシリコ
ン層３５を堆積して第２０図に示す構造を形成し、半導
体本体１０を例えば９２５゜Ｃに９０分間加熱してホウ
素イオンをドーブボリシリコン領域１３ｃからその上の
ポリシリコン領域３５ｃ内へ拡散させる。
リシリコン領域１３ｂの除去後に酸化物層２０をエッチ
除去して第１９図に示す構造を生じさせる。次に、マス
ク層２５を除去し、露出窒化シリコン層ｌ８，２３を選
択的にエッチ除去する。次に第２アンドープポリシリコ
ン層３５を堆積して第２０図に示す構造を形成し、半導
体本体１０を例えば９２５゜Ｃに９０分間加熱してホウ
素イオンをドーブボリシリコン領域１３ｃからその上の
ポリシリコン領域３５ｃ内へ拡散させる。
次に第２ポリシリコン層３５のアンドープ領域３５ａ及
び３５ｂを例えば水酸化カリウム又は水酸化ナトリウム
を用いてアンドープポリシリコン領域ｌ９と一緒に、第
２０図に仮想線で示すように選択的にエッチ除去して第
１２図に示す構造に類似の構造を形成する。本例でもド
ープボリシリコン領域はエビタキシャル層ｌ６の上部と
のみ接触する事実のためにドープボリシリコンからのホ
ウ素拡散により形成される接点領域２８は埋込層ｌ５か
ら充分に離間し、ベースーコレクタ容量か減少する。
び３５ｂを例えば水酸化カリウム又は水酸化ナトリウム
を用いてアンドープポリシリコン領域ｌ９と一緒に、第
２０図に仮想線で示すように選択的にエッチ除去して第
１２図に示す構造に類似の構造を形成する。本例でもド
ープボリシリコン領域はエビタキシャル層ｌ６の上部と
のみ接触する事実のためにドープボリシリコンからのホ
ウ素拡散により形成される接点領域２８は埋込層ｌ５か
ら充分に離間し、ベースーコレクタ容量か減少する。
以上、種々の実施例を第５図に示すタイプのｎｐロバイ
ポーラトランジスタの製造に関連して説明したか、本発
明の方法は本願人に係る欧州特許出願公告第０３００５
１４号（特開昭６３−２４４７７５号）及び欧州特許出
願第８９２００１１０．８ （特開平２−５４３２号）
に記載されているような他のタイプのサイドウォールベ
ースコンタクトバイボーラトランジスタの製造及び欧州
特許出願第８９００１１０．８号に記載されているタイ
ブの絶縁ゲート電界効果トランジスタの製造に用いるこ
ともできる。はっきり言って、本発明の方法はデバイス
領域にほぼ平坦なドーブ堆積シリコン領域により接点を
形成する必要のある他の任意のデバイスの製造に用いる
ことがてきる。
ポーラトランジスタの製造に関連して説明したか、本発
明の方法は本願人に係る欧州特許出願公告第０３００５
１４号（特開昭６３−２４４７７５号）及び欧州特許出
願第８９２００１１０．８ （特開平２−５４３２号）
に記載されているような他のタイプのサイドウォールベ
ースコンタクトバイボーラトランジスタの製造及び欧州
特許出願第８９００１１０．８号に記載されているタイ
ブの絶縁ゲート電界効果トランジスタの製造に用いるこ
ともできる。はっきり言って、本発明の方法はデバイス
領域にほぼ平坦なドーブ堆積シリコン領域により接点を
形成する必要のある他の任意のデバイスの製造に用いる
ことがてきる。
上述した方法ではシリコン層ｌ３をポリシリコン層とし
て堆積したが、この層はアモルファス層として堆積し、
次いでこの層を例えば打ち込んだイオンの拡散を生せし
める熱処理中に再結晶化させることもできる。更に、ア
ンドープボリシリコンをドープボリシリコンに対し選択
的にエッチングする適当なエッチャントを使用し得るな
らばホウ゛素以外のドーパント不純物も使用することも
できる。また、ｎ導電型ドーパントを用いると共にアン
ドープボリシリコンを選択的にエッチングし得る適当な
エッチャントを用いるならば上述の導電型を逆にして例
えばｐｎｐバイポーラトランジスタを製造することかで
きる。
て堆積したが、この層はアモルファス層として堆積し、
次いでこの層を例えば打ち込んだイオンの拡散を生せし
める熱処理中に再結晶化させることもできる。更に、ア
ンドープボリシリコンをドープボリシリコンに対し選択
的にエッチングする適当なエッチャントを使用し得るな
らばホウ゛素以外のドーパント不純物も使用することも
できる。また、ｎ導電型ドーパントを用いると共にアン
ドープボリシリコンを選択的にエッチングし得る適当な
エッチャントを用いるならば上述の導電型を逆にして例
えばｐｎｐバイポーラトランジスタを製造することかで
きる。
第１〜５図は本発明方法を用いるバイポーラトランジス
タの製造工程を示す半導体本体の断面図、第６〜８図は
本発明方法の第１の実施例の順次の製造工程を示す第１
〜５図に示す半導体本体の一部分の拡大断面図、 第９〜１２図は本発明方法の第２の実施例の順次の製造
工程を示す第６〜８図に類似の拡大断面図、第１３及び
１４図は本発明方法の第３の実施例の順次の製造工程を
示す第６〜８図と同様の拡大断面図、 第１５及び１６図は本発明方法の第４の実施例の順次の
製造工程を示す第６〜８図と同様の拡大断面図、 第１７及び１８図は本発明方法の第５の実施例の順次の
製造工程を示す第６〜８図と同様の拡大断面図、 第１９及び２０図は本発明方法の第６の実施例の順次の
製造工程を示す第６〜８図と同様の拡大断面図である。 ｌＯ・・・半導体本体 １ｌ・・・段差部． ｌｌａ・・・側壁． ｌｌｂ・・
・上部表面１２． １２ａ・・・主表面 １２ａ・・・低部表面区域 ｌ３・・・ポリシリコン層 １３ａ・・・アンドープポリシリコン領域１３ｂ， １
３ｃ・・・ドープボリシリコン領域ｌ４・・・基板 ｌ５・・・埋込層 １６・・・エビタキシャル層（デバイスエリア）ｌ９・
・・アンドープボリシリコン領域２０・・・酸化シリコ
ン層 ２４・・・埋設酸化物領域 ２５・・・流動性材料マスク ２６・・・中間領域 ２８・・・接点領域 ２９・・・ベース領域 ３０・・・エミッタ領域 ３ｌ・・・酸化物キャップ ３５・・・第２ポリシリコン層 ロ掲
タの製造工程を示す半導体本体の断面図、第６〜８図は
本発明方法の第１の実施例の順次の製造工程を示す第１
〜５図に示す半導体本体の一部分の拡大断面図、 第９〜１２図は本発明方法の第２の実施例の順次の製造
工程を示す第６〜８図に類似の拡大断面図、第１３及び
１４図は本発明方法の第３の実施例の順次の製造工程を
示す第６〜８図と同様の拡大断面図、 第１５及び１６図は本発明方法の第４の実施例の順次の
製造工程を示す第６〜８図と同様の拡大断面図、 第１７及び１８図は本発明方法の第５の実施例の順次の
製造工程を示す第６〜８図と同様の拡大断面図、 第１９及び２０図は本発明方法の第６の実施例の順次の
製造工程を示す第６〜８図と同様の拡大断面図である。 ｌＯ・・・半導体本体 １ｌ・・・段差部． ｌｌａ・・・側壁． ｌｌｂ・・
・上部表面１２． １２ａ・・・主表面 １２ａ・・・低部表面区域 ｌ３・・・ポリシリコン層 １３ａ・・・アンドープポリシリコン領域１３ｂ， １
３ｃ・・・ドープボリシリコン領域ｌ４・・・基板 ｌ５・・・埋込層 １６・・・エビタキシャル層（デバイスエリア）ｌ９・
・・アンドープボリシリコン領域２０・・・酸化シリコ
ン層 ２４・・・埋設酸化物領域 ２５・・・流動性材料マスク ２６・・・中間領域 ２８・・・接点領域 ２９・・・ベース領域 ３０・・・エミッタ領域 ３ｌ・・・酸化物キャップ ３５・・・第２ポリシリコン層 ロ掲
Claims (1)
- 【特許請求の範囲】 １、一方の主表面に隣接して画成されたデバイスエリア
を有する半導体本体を準備し、前記主表面上にシリコン
層を堆積し、該シリコン層内にドーパント不純物を、該
シリコン層の一領域をドーパント不純物から遮へいして
注入して前記主表面上に前記デバイスエリアの１つのデ
バイス領域の接点接続用ドープシリコン領域を形成し、
前記シリコン層を選択的にエッチングしてアンドープシ
リコン領域を除去する工程を含む半導体装置の製造方法
において、前記主表面に前記デバイスエリアを限界する
側壁及び上部表面を有する段差部を形成することによっ
て前記デバイスエリアを画成し、前記シリコン層を前記
段差部の側壁及び上部表面並びに隣接する低部表面区域
を覆うように堆積し、ドーパント不純物を前記側壁上の
シリコン領域がこのドーパント不純物から遮へいされる
ように注入し、このアンドープ側壁シリコン領域を選択
エッチングにより除去し、前記段差部に隣接する低部表
面区域上のシリコン領域をマスクし、前記段差部の上部
表面上のシリコン部分を除去することを特徴とする半導
体装置の製造方法。 ２、前記シリコン層はポリシリコン層として堆積するこ
とを特徴とする請求項１記載の方法。 ３、ドーパント不純物としてホウ素イオンを打ち込むこ
とを特徴とする請求項１又は２記載の方法。 ４、前記低部表面区域上のシリコン領域をマスクする前
にシリコン層内にドーパント不純物を注入することを特
徴とする請求項１〜３の何れかに記載の方法。 ５、シリコン層に流動性材料を塗布して低部表面区域上
のシリコン領域をマスクし段差部の上部表面上のドープ
シリコン領域が露出したまま残されるようにし、次いで
この露出ドープシリコン領域をエッチ除去することを特
徴とする請求項４記載の方法。 ６、低部表面区域上のドープシリコン領域をマスクする
前にアンドープ側壁シリコン領域を選択的にエッチ除去
することを特徴とする請求項５記載の方法。 ７、段差部の上部表面からドープシリコン領域を除去し
た後に、シリコン層を選択的にエッチングしてアンドー
プ側壁シリコン領域を除去することを特徴とする請求項
５記載の方法。 ８、ドーパント不純物を注入する前に流動性材料を塗布
して低部表面区域上のシリコン領域をマスクし段差部の
上部表面上のシリコン領域を露出したままにし、段差部
の上部表面上の露出シリコン領域を選択的に酸化し、段
差部の上部表面に形成された酸化物キャップをマスクと
して用いてドーパント不純物を注入することを特徴とす
る請求項１〜３の何れかに記載の方法。 ９、流動性材料を塗布する前にシリコン層上に耐酸化層
を設け、流動性材料をマスクとして用いて耐酸化層を段
差部の上部表面上のシリコン領域から除去し、次いで露
出させたこのシリコン領域を酸化して前記酸化物キャッ
プを形成することを特徴とする請求項８記載の方法。 １０、流動性材料マスクの形成後に段差部の上部表面上
の露出シリコン領域内に異なる不純物を注入し、流動性
材料マスクを除去し、シリコン層を選択的に酸化して異
なる不純物が注入されたシリコン領域をシリコン層の他
の部分よりも急速に酸化させることにより前記酸化物キ
ャップを形成することを特徴とする請求項８記載の方法
。 １１、段差部をその側壁上の絶縁層が低部表面区域上の
ドープシリコン領域をデバイス領域から分離するように
形成し、この絶縁層の露出部分を側壁から除去し、低部
表面区域上のドープシリコン領域、段差部の側壁及び上
部表面上に他のシリコン層を堆積し、このドープシリコ
ン領域からこれを覆う他のシリコン層内にドーパント不
純物を拡散させ、他のシリコン層のアンドープ領域を選
択的にエッチ除去することを特徴とする請求項１〜１０
の何れかに記載の方法。 １２、段差部で画成されたデバイスエリア内にドープシ
リコン領域から離間したベース及びエミッタ領域を形成
し、ドープシリコン領域から不純物を拡散させてデバイ
スエリア内にドープシリコン領域をベース領域に接続す
る接点領域を形成することを特徴とする請求項１〜１１
の何れかに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8907610.3 | 1989-04-05 | ||
| GB8907610A GB2230134A (en) | 1989-04-05 | 1989-04-05 | A method of manufacturing a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02295129A true JPH02295129A (ja) | 1990-12-06 |
| JPH0648690B2 JPH0648690B2 (ja) | 1994-06-22 |
Family
ID=10654464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2089264A Expired - Lifetime JPH0648690B2 (ja) | 1989-04-05 | 1990-04-05 | 半導体装置の製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4981806A (ja) |
| EP (1) | EP0391479B1 (ja) |
| JP (1) | JPH0648690B2 (ja) |
| KR (1) | KR900017203A (ja) |
| CS (1) | CS165090A2 (ja) |
| DE (1) | DE69013551T2 (ja) |
| GB (1) | GB2230134A (ja) |
| RU (1) | RU1830156C (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE58909822D1 (de) * | 1989-05-11 | 1997-11-27 | Siemens Ag | Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit einem lateralen Bipolartransistor |
| US6309975B1 (en) * | 1997-03-14 | 2001-10-30 | Micron Technology, Inc. | Methods of making implanted structures |
| US6327744B1 (en) | 1998-07-30 | 2001-12-11 | Industrial Door Co., Inc. | Roll-up door counterbalancing apparatus and method |
| US8126530B2 (en) | 2009-10-26 | 2012-02-28 | Ethicon, Inc. | Offset electrode |
| US8810005B1 (en) | 2013-03-01 | 2014-08-19 | International Business Machines Corporation | Bipolar device having a monocrystalline semiconductor intrinsic base to extrinsic base link-up region |
| US8946861B2 (en) | 2013-06-11 | 2015-02-03 | International Business Machines Corporation | Bipolar device having a monocrystalline semiconductor intrinsic base to extrinsic base link-up region |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4338138A (en) * | 1980-03-03 | 1982-07-06 | International Business Machines Corporation | Process for fabricating a bipolar transistor |
| US4378630A (en) * | 1980-05-05 | 1983-04-05 | International Business Machines Corporation | Process for fabricating a high performance PNP and NPN structure |
| JPS5864044A (ja) * | 1981-10-14 | 1983-04-16 | Toshiba Corp | 半導体装置の製造方法 |
| DE3476295D1 (en) * | 1983-09-19 | 1989-02-23 | Fairchild Semiconductor | Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures |
| JPH0618198B2 (ja) * | 1984-02-15 | 1994-03-09 | 株式会社日立製作所 | 半導体装置 |
| US4703554A (en) * | 1985-04-04 | 1987-11-03 | Texas Instruments Incorporated | Technique for fabricating a sidewall base contact with extrinsic base-on-insulator |
| JPH0691098B2 (ja) * | 1985-04-08 | 1994-11-14 | 株式会社日立製作所 | 半導体装置 |
| US4674173A (en) * | 1985-06-28 | 1987-06-23 | Texas Instruments Incorporated | Method for fabricating bipolar transistor |
| US4887145A (en) * | 1985-12-04 | 1989-12-12 | Hitachi, Ltd. | Semiconductor device in which electrodes are formed in a self-aligned manner |
| NL8700640A (nl) * | 1987-03-18 | 1988-10-17 | Philips Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
-
1989
- 1989-04-05 GB GB8907610A patent/GB2230134A/en not_active Withdrawn
-
1990
- 1990-04-02 RU SU904743558A patent/RU1830156C/ru active
- 1990-04-02 EP EP90200778A patent/EP0391479B1/en not_active Expired - Lifetime
- 1990-04-02 DE DE69013551T patent/DE69013551T2/de not_active Expired - Fee Related
- 1990-04-03 KR KR1019900004537A patent/KR900017203A/ko not_active Application Discontinuation
- 1990-04-03 US US07/504,194 patent/US4981806A/en not_active Expired - Fee Related
- 1990-04-03 CS CS901650A patent/CS165090A2/cs unknown
- 1990-04-05 JP JP2089264A patent/JPH0648690B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0391479A2 (en) | 1990-10-10 |
| US4981806A (en) | 1991-01-01 |
| DE69013551T2 (de) | 1995-05-11 |
| GB8907610D0 (en) | 1989-05-17 |
| CS165090A2 (en) | 1991-09-15 |
| KR900017203A (ko) | 1990-11-15 |
| RU1830156C (ru) | 1993-07-23 |
| EP0391479A3 (en) | 1991-08-28 |
| DE69013551D1 (de) | 1994-12-01 |
| JPH0648690B2 (ja) | 1994-06-22 |
| EP0391479B1 (en) | 1994-10-26 |
| GB2230134A (en) | 1990-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4354309A (en) | Method of manufacturing a metal-insulator-semiconductor device utilizing a graded deposition of polycrystalline silicon | |
| US4249968A (en) | Method of manufacturing a metal-insulator-semiconductor utilizing a multiple stage deposition of polycrystalline layers | |
| US4711017A (en) | Formation of buried diffusion devices | |
| US4744859A (en) | Process for fabricating lightly doped drain MOS devices | |
| US4178191A (en) | Process of making a planar MOS silicon-on-insulating substrate device | |
| JPS6226590B2 (ja) | ||
| JPH04229650A (ja) | Ｃｍｏｓデバイスの製造方法 | |
| JPS5850015B2 (ja) | 半導体装置の製造方法 | |
| JPH0640582B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| KR940005721B1 (ko) | Sos 및 soi 장치의 메사 구조를 위한 연부 도핑 프로세스 | |
| KR910006162B1 (ko) | 금속 산화물 반도체(mos)장치의 제조방법 | |
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| US5488002A (en) | Method for manufacturing self-aligned bipolar transistors using double diffusion | |
| JPH0727915B2 (ja) | 半導体装置の製造方法 | |
| JPS6123657B2 (ja) | ||
| US6445043B1 (en) | Isolated regions in an integrated circuit | |
| JPH02295129A (ja) | 半導体装置の製造方法 | |
| JPS6133253B2 (ja) | ||
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| KR940006670B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0640549B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| US5039623A (en) | Method of manufacturing a semiconductor device | |
| KR940010516B1 (ko) | 자기정합 기술을 이용한 바이폴라 트랜지스터의 제조방법 | |
| JPS6092665A (ja) | 半導体装置の製造方法 |