JPH02288333A - Method of forming pattern of compound semiconductor - Google Patents

Method of forming pattern of compound semiconductor

Info

Publication number
JPH02288333A
JPH02288333A JP10786589A JP10786589A JPH02288333A JP H02288333 A JPH02288333 A JP H02288333A JP 10786589 A JP10786589 A JP 10786589A JP 10786589 A JP10786589 A JP 10786589A JP H02288333 A JPH02288333 A JP H02288333A
Authority
JP
Japan
Prior art keywords
etching
gas
wafer
compound semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10786589A
Other languages
Japanese (ja)
Inventor
Mototaka Tanetani
元隆 種谷
Yoshimasa Sugimoto
喜正 杉本
Hiromi Hidaka
日高 啓視
Kenzo Akita
秋田 健三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optoelectronics Technology Research Laboratory
Original Assignee
Optoelectronics Technology Research Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optoelectronics Technology Research Laboratory filed Critical Optoelectronics Technology Research Laboratory
Priority to JP10786589A priority Critical patent/JPH02288333A/en
Priority to US07/463,205 priority patent/US4994140A/en
Publication of JPH02288333A publication Critical patent/JPH02288333A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To equalize the etching depth of a plurality of patterns by using gas incapable of etching a compound semiconductor in a first process and using gas incapable of removing an adsorption molecule layer in a second process. CONSTITUTION:When an adsorption molecule layer is formed on the surface of a wafer and gas and electron beams are applied to the surface thereof to form specific patterns, first gas 18 incapable of etching a compound wafer 10 and electron beams 19 are applied to the surface of the adsorption molecule layer 15 to remove the specific section thereof and expose the compound 10. Second gas 20 incapable of removing the adsorption molecule layer 15 is applied to etch the exposed section 14 of a compound semiconductor. In this time, etching of a plurality of patterns begins simultaneously; therefore, the etching depth is equalized.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、化合物半導体ウェハーにパターンを形成する
方法に係り、特に、7ヒ子ビームによるパターン形成が
可能な吸着分子層をマスクとして利用するパターン形成
方法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method of forming a pattern on a compound semiconductor wafer, and in particular, a method of forming a pattern on a compound semiconductor wafer, in particular, using an adsorbed molecule layer as a mask that allows pattern formation with a 7-heon beam. This invention relates to a pattern forming method.

[従来の技術] 現在、GaAsやInPを始めとするm−v族生導体素
子は光通信やコンパクトディスクプレーヤなどの分野に
おいて広く応用されており、その多くは素子作製におい
て何らかのパターン形成のための工程を含んでいる。そ
して素子の高機能化に伴い、形成されるパターンの大き
さはより小さくなる傾向にある。このようなより小さな
パターンを形成するため荷電粒子を用いた露光やエツチ
ングが精力的に開発されている。中でも電子ビームを用
いたパターン形成方法は基板に与える損傷が非常に小さ
いため実用上最も望ましい方法の一つである。■−■族
半導体の電子ビームによるパターン化が可能なエツチン
グ方法として2本発明の発明者らはGaAsを対照とし
た電子ビームエツチングを示した(Japanese 
 Journal  ofApplied Physi
cs、28(3) 、  L515−L517(198
9)参照)。この場合のパターンエツチングの方法につ
いて第4図を参照して以下に簡単に説明する。
[Prior Art] Currently, m-v group bioconductor elements such as GaAs and InP are widely applied in fields such as optical communications and compact disc players, and many of them require some kind of pattern formation during element fabrication. Contains processes. As devices become more sophisticated, the sizes of patterns formed tend to become smaller. In order to form such smaller patterns, exposure and etching using charged particles are being actively developed. Among these, a pattern forming method using an electron beam is one of the most desirable methods in practice because it causes very little damage to the substrate. 2 As an etching method capable of patterning ■-■ group semiconductors using an electron beam, the inventors of the present invention have shown electron beam etching using GaAs as a control (Japanese).
Journal of Applied Physi
cs, 28(3), L515-L517(198
9)). The pattern etching method in this case will be briefly explained below with reference to FIG.

第4図に示す方法の特徴的な点は半導体基板上の吸石原
子をエツチングのマスクとして利用する点である。
A characteristic feature of the method shown in FIG. 4 is that the stone absorption atoms on the semiconductor substrate are used as an etching mask.

第4図(a)を参照してまず、大気中より真空チャンバ
ーにGaAs基板41を導入する。このときGaAs基
板41上には酸素と炭素よりなる吸着分子層42を存在
させておく。この吸着分子層42付きのGaAs基板4
1に塩素ガス43と電子ビーム44を同時に照射する。
Referring to FIG. 4(a), first, a GaAs substrate 41 is introduced into a vacuum chamber from the atmosphere. At this time, an adsorbed molecule layer 42 made of oxygen and carbon is made to exist on the GaAs substrate 41. GaAs substrate 4 with this adsorbed molecule layer 42
1 is simultaneously irradiated with chlorine gas 43 and an electron beam 44.

このとき電子ビーム44はエツチングすべきパターンを
描くように基板上を走査させる。なお、基板温度は10
0℃とした。
At this time, the electron beam 44 is scanned over the substrate so as to draw the pattern to be etched. Note that the substrate temperature is 10
The temperature was 0°C.

表面の吸着分子層42は電子ビーム44と塩素ガス43
の相互作用により第4図(b)に示すように電子ビーム
44を走査させた領域のみにおいて選択的に除去される
。すなわち電子ビーム44の照射された部分45におい
てGaAs基板41が塩素ガス43と直接接触すること
となる。このように100℃に昇温されたGaAs基板
4]と塩素ガス43が直接接触する部分においては、純
粋な化学反応によりエツチングが進行する。結果として
電子ビームにより走査された領域のみにおいてGaAs
基板41がエツチングされ、パターンを形成することが
できるわけである。
The adsorbed molecule layer 42 on the surface is exposed to the electron beam 44 and chlorine gas 43.
Due to this interaction, the electron beams are selectively removed only in the area scanned by the electron beam 44, as shown in FIG. 4(b). That is, the GaAs substrate 41 comes into direct contact with the chlorine gas 43 in the portion 45 irradiated with the electron beam 44 . In the areas where the GaAs substrate 4 heated to 100 DEG C. and the chlorine gas 43 come into direct contact, etching progresses due to a pure chemical reaction. As a result, only the area scanned by the electron beam contains GaAs.
The substrate 41 can then be etched to form a pattern.

この方法によりエツチングされたGaAsは加工表面は
鏡面であり、かつ結晶に誘起される欠陥も非常に少ない
など多くの利点を有していることがわかった。また、こ
の方法はパターンエツチングの後に熱によるクリーニン
グを施すことにより吸着分子層42を基板全面から除去
することが可能なため、R空チャンバーから基板を取り
出すことなく結晶成長のプロセスを実施することが可能
である。
It has been found that GaAs etched by this method has many advantages, such as a mirror-finished surface and very few defects induced in the crystal. Furthermore, in this method, the adsorbed molecule layer 42 can be removed from the entire surface of the substrate by thermal cleaning after pattern etching, so the crystal growth process can be carried out without taking out the substrate from the R empty chamber. It is possible.

この従来の方法における電子ビーム44及び塩素ガス4
3のGaAs基板41に対する照射時間とGaAsのエ
ツチング深さの関係を第5図に示す。この図には第4図
(a) 、(b) 、(c)に示した各状態を(a) 
、 (b) 、(c)として表しである。約20分間で
0゜6μmの深さのエツチングが達成されていることが
わかる。またこの図より1本エツチング方法では表面吸
着分子層42を除去するためにある程度の時間(ここで
は約5分間)が必要であり。
Electron beam 44 and chlorine gas 4 in this conventional method
FIG. 5 shows the relationship between the irradiation time for the GaAs substrate 41 in No. 3 and the etching depth of GaAs. This figure shows each state shown in Figure 4 (a), (b), and (c).
, (b) and (c). It can be seen that etching to a depth of 0.6 μm was achieved in about 20 minutes. Further, as shown in this figure, in the single-line etching method, a certain amount of time (about 5 minutes in this case) is required to remove the surface-adsorbed molecular layer 42.

実際のエツチングはその後、進行していることが理解で
きる。このエツチング遅れ時間はエツチングに用いる電
子ビームの密度及び塩素ガスの供給量に正の相関がある
。本従来例での電子ビーム平均密度は約1012電子/
C−・S、塩素ガスの供給量はlXl0”分子/C−・
Sである。
It can be seen that the actual etching is proceeding after that. This etching delay time has a positive correlation with the density of the electron beam used for etching and the amount of chlorine gas supplied. The average electron beam density in this conventional example is approximately 1012 electrons/
C-・S, the supply amount of chlorine gas is lXl0” molecule/C-・
It is S.

上記方法を用いて実際に半導体素子を作製するときは、
一つのウェハーに複数のパターンを作製することが必要
となる。例えば、第6図(a)〜(d)に示すよう1表
面に吸む分子層62を堆積させたcaAs基板61に塩
素ガス63を照射しながら、第6図(a)、第6図(b
)、第6図(c) −・・第6図(d)といった具合に
順番に電子ビーム64を走査させて所定範囲の吸着分子
層62を除去してエツチングを行なっている。
When actually manufacturing a semiconductor device using the above method,
It is necessary to create multiple patterns on one wafer. For example, as shown in FIGS. 6(a) to 6(d), while irradiating chlorine gas 63 to a caAs substrate 61 on which an absorbing molecular layer 62 is deposited on one surface, b
), Fig. 6(c) - . . . Fig. 6(d), the electron beam 64 is scanned in order to remove a predetermined area of the adsorbed molecule layer 62, thereby performing etching.

[発明が解決しようとする課題] しかしながら、従来のようにウェハーと反応し。[Problem to be solved by the invention] However, it reacts with the wafer as before.

ウェハーのエツチングが可能なガスを照射しながら、所
定範囲の吸着分子層を順番に除去していくと、吸着分子
層が除去されたところからエツチングが開始され、結果
、複数の各パターンはそれぞれのエツチング深さが異な
り、半導体素子としての特性にばらつきが生じるという
問題点がある。
While irradiating the wafer with a gas capable of etching, the adsorbed molecule layers in a predetermined range are sequentially removed. Etching begins from the point where the adsorbed molecule layer is removed, and as a result, each of the multiple patterns is There is a problem in that the etching depth is different, resulting in variations in the characteristics of the semiconductor element.

本発明は、エツチング深さを均一にできる電子ビームを
用いるパターン形成方法を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a pattern forming method using an electron beam that allows uniform etching depth.

[課題を解決するための手段] 本発明は化合物半導体ウェハー表面に吸6分子層を形成
し、その表面にガスと電子ビームを照射することによっ
て所定のパターンを形成する化合物半導体のパターン形
成方法において、前記化合物ウェハーをエツチングしな
い第1のガスを前記吸む分子層表面に照射すると共に電
子ビームを照射し所定範囲の該吸着分子層を除去して前
記化合物半導体ウェハーを露出させる第1の工程と、前
記吸着分子層を除去できない第2のガスを照射して前記
化合物半導体の露出した部分をエツチングする第2の工
程とを含むことを特徴とする。
[Means for Solving the Problems] The present invention provides a compound semiconductor pattern forming method in which a predetermined pattern is formed by forming a hexamolecule layer on the surface of a compound semiconductor wafer and irradiating the surface with a gas and an electron beam. a first step of irradiating the surface of the absorbing molecular layer with a first gas that does not etch the compound wafer and irradiating an electron beam to remove a predetermined area of the adsorbed molecular layer to expose the compound semiconductor wafer; , a second step of etching the exposed portion of the compound semiconductor by irradiating with a second gas that cannot remove the adsorbed molecule layer.

[実施例] 以下に図面を参照して本発明の詳細な説明する。[Example] The present invention will be described in detail below with reference to the drawings.

まず始めに1本発明のパターン作成方法に用いられる装
置について簡単に説明しておく。
First, the apparatus used in the pattern creation method of the present invention will be briefly explained.

第2図の装置は、この装置へのウェハーの出し入れを行
うためのロードロック室21.エピタキシャル成長を行
うためのMBE室22.吸着分子層のパターン形成及び
エツチングを行うためのエツチング室23を有している
The apparatus shown in FIG. 2 includes a load lock chamber 21 for loading and unloading wafers into the apparatus. MBE chamber 22 for epitaxial growth. It has an etching chamber 23 for patterning and etching the adsorbed molecule layer.

これらロードロック室21.MBE室22.およびエツ
チング室23はそれぞれ通路によって準備室25に接続
されている。そして、各通路には、ケートバルブ24a
、24b、24cが設けられている。また、各室21,
22.23にはそれぞれ真空ポンプ(図示せず)が設け
られている。これにより、装置内に導入したウェハーを
大気に曝すことなくどの室にでもマグネットフィードス
ルー26a、26bを用いて搬送することができる。
These load lock chambers 21. MBE room 22. The etching chamber 23 and the etching chamber 23 are each connected to the preparation chamber 25 by a passage. A gate valve 24a is provided in each passage.
, 24b, 24c are provided. In addition, each room 21,
22 and 23 are each provided with a vacuum pump (not shown). Thereby, the wafer introduced into the apparatus can be transported to any chamber using the magnetic feedthroughs 26a, 26b without being exposed to the atmosphere.

エツチング室23には吸着分子層にパターンを形成する
のに用いられる電子銃27と第1ガス導入部28が、ま
た、化合物半導体エツチングに用いられる第2ガス導入
部29が備えられており。
The etching chamber 23 is equipped with an electron gun 27 and a first gas introduction section 28 used for forming a pattern on the adsorbed molecule layer, and a second gas introduction section 29 used for compound semiconductor etching.

本発明のパターン形成はこのエツチング室23にて行わ
れる。
Pattern formation according to the present invention is performed in this etching chamber 23.

なお、第2のガス導入部29には電子のサイクロトロン
運動を応用したプラズマ発生部29aと3極グリツド2
9bとがもうけられておりラジカル状態の分子を含んだ
ガスを照射することができる。
The second gas introduction section 29 includes a plasma generation section 29a that applies electron cyclotron motion and a three-pole grid 2.
9b has been prepared, and it is possible to irradiate a gas containing molecules in a radical state.

第2図のエツチング室23は第3図のようのものであっ
ても良い。即ち、マスクにパターンを形成するための電
子銃31と第1ガス導入部32とを備えたパターン形成
室33と、化合物半導体のエツチングを行うための第2
ガス導入部34を備えたエツチング室35とを別の室に
しても良い。
The etching chamber 23 shown in FIG. 2 may be of the type shown in FIG. That is, a pattern forming chamber 33 equipped with an electron gun 31 and a first gas introducing section 32 for forming a pattern on a mask, and a second chamber 33 for etching a compound semiconductor.
The etching chamber 35 provided with the gas introduction section 34 may be a separate chamber.

なお、この第2ガス導入部は、第2のガスを昇温するた
めのヒータ36を備えている。
Note that this second gas introduction section includes a heater 36 for raising the temperature of the second gas.

本発明のパターン形成方法に係る第1の実施例を第1図
、第2図を参照して説明する。
A first embodiment of the pattern forming method of the present invention will be described with reference to FIGS. 1 and 2.

第1の実施例として、第1図(a)のウェハー10にパ
ターンを形成し、その後エピタキシャル成長を行って量
子細線を作製した例を説明する。
As a first example, an example will be described in which a pattern is formed on the wafer 10 shown in FIG. 1(a), and then epitaxial growth is performed to fabricate quantum wires.

ウェハー10は、GaAs基板11上に、 MBE(分
子線エピタキシャル成長)法を用いてGaAsバッファ
層12を0.3μm厚、AlGaAs閉じ込め層13を
1.0μm厚、GaAs1子井戸層14を120ng+
厚、連続的に成長しである。更に1表面層であるGaA
s1lt子井戸層14の表面には、炭素および酸素から
なる吸着分子層15を存在させである。
The wafer 10 has a GaAs buffer layer 12 of 0.3 μm thickness, an AlGaAs confinement layer 13 of 1.0 μm thickness, and a GaAs single well layer 14 of 120 ng+ on a GaAs substrate 11 using the MBE (molecular beam epitaxial growth) method.
It is thick and grows continuously. Furthermore, one surface layer of GaA
On the surface of the s1lt subwell layer 14, there is an adsorbed molecule layer 15 made of carbon and oxygen.

始めに、このウェハー10をMo(モリブデン)ブロッ
クに取り付ける。そして、このMoブロックに取り付け
られたウェハー10をロードロック室21に導入する。
First, this wafer 10 is attached to a Mo (molybdenum) block. Then, the wafer 10 attached to this Mo block is introduced into the load lock chamber 21.

次に、ロードロック室21をロータリーポンプ及びター
ボ分子ポンプ(図示せず)を用いて、2X 10−6T
orrまで排気し、すでにイオンポンプを用いてI X
 10−9Torr以下の真空度に維持されているエツ
チング室23にウェハー10を搬送する。
Next, the load lock chamber 21 is heated to 2X 10-6T using a rotary pump and a turbomolecular pump (not shown).
Evacuate to orr and already use the ion pump to
The wafer 10 is transferred to an etching chamber 23 maintained at a vacuum level of 10@-9 Torr or less.

続いて、このウェハー10を100℃に加熱し。Subsequently, this wafer 10 was heated to 100°C.

その表面に第1のガスである水素18と電子ビーム19
とを照射した。ここでは電子ビーム1つのビーム径を1
5nraとして、15Onm幅のライン&スペースのパ
ターンを描くように走査させた。また、水素ガス18は
800℃に昇温し、ウェハー10の表面全体に均一に照
射した。電子と高温の水素分子と表面吸着分子層との相
互作用により。
Hydrogen 18, which is the first gas, and electron beam 19 are on the surface.
was irradiated with. Here, the beam diameter of one electron beam is 1
5nra, scanning was performed to draw a line and space pattern with a width of 15 Onm. Further, the hydrogen gas 18 was heated to 800° C. and uniformly irradiated onto the entire surface of the wafer 10. Due to the interaction between electrons, hot hydrogen molecules, and a layer of surface adsorbed molecules.

ウェハー上の吸着分子層15は第1図(b)の様に電子
ビーム19を走査させたところのみが除去された。
The adsorbed molecule layer 15 on the wafer was removed only where the electron beam 19 was scanned, as shown in FIG. 1(b).

なお、水素分子と電子ビームの照射では、量子井戸層1
4は全くエツチングされていなかった。
In addition, in the irradiation with hydrogen molecules and electron beam, the quantum well layer 1
4 was not etched at all.

即ち、すべてのパターンのエツチングを同時に開始する
ことが可能となっている。
That is, it is possible to start etching all patterns at the same time.

最、後に、第2のガスである塩素ガス20をウェハー1
0の表面に照射した。このときのウェハーの温度は、第
2のガスとしてラジカル分子を含むガスを用いるときは
200℃以下、ラジカル分子を含まないガスを用いると
きは300℃以下にすることが望ましい。ここでは1%
のラジカル分子を含む塩素ガス20を用い、基板の温度
は80℃とした。
Finally, a second gas, chlorine gas 20, is applied to the wafer 1.
0 surface was irradiated. The temperature of the wafer at this time is desirably 200° C. or lower when using a gas containing radical molecules as the second gas, and 300° C. or lower when using a gas that does not contain radical molecules. Here 1%
A chlorine gas 20 containing radical molecules was used, and the temperature of the substrate was set to 80°C.

これにより、第1図(C)に示すように吸着分子層が除
去された領域はGaAsと塩素ガスとの化学反応により
エツチングが進行する。一方、吸着分子層が存在する部
分ではGaAs1l子井戸層に塩素ガスが接触しないの
でエツチングは進行しない。 この様に、複数のパター
ンのエツチングが同時に開始されるのでエツチング深さ
はほぼ等しくなる。このときのエツチング深さは、90
nm〜1100nの範囲に収まっていた。
As a result, as shown in FIG. 1(C), etching progresses in the region where the adsorbed molecule layer has been removed due to a chemical reaction between GaAs and chlorine gas. On the other hand, in the portion where the adsorbed molecule layer exists, the etching does not proceed because the chlorine gas does not come into contact with the GaAs 11 well layer. In this way, since etching of a plurality of patterns is started at the same time, the etching depths are approximately equal. The etching depth at this time was 90
It was within the range of nm to 1100n.

こうして得られたパターンのエツチング面が鏡面である
ことを確認するため、引き続いて成長を行った。
In order to confirm that the etched surface of the pattern thus obtained was a mirror surface, subsequent growth was performed.

まず、エツチングが終了したウェハー10をエツチング
室23からMBE室22へ搬送し、砒素分子線53を照
射する。この状態でウェハー10を600℃まで加熱す
ると、第1図(b)に示すように、上記パターン形成の
ときに除去されなかったり残りの吸着分子層15が除去
される。また。
First, the etched wafer 10 is transferred from the etching chamber 23 to the MBE chamber 22 and irradiated with an arsenic molecular beam 53. When the wafer 10 is heated to 600° C. in this state, as shown in FIG. 1(b), the adsorbed molecule layer 15 that is not removed during the pattern formation or remains is removed. Also.

ウェハー10表面に付むした塩素ガスも蒸発する。The chlorine gas adhering to the surface of the wafer 10 also evaporates.

このとき、GaAsの蒸発は非常に微小であるので、形
成されたパターンが崩れるようなことはない。
At this time, since the evaporation of GaAs is very small, the formed pattern does not collapse.

次に1分子線がウェハーの表面に均一に照射されるよう
にウェハーを回転させながら、A、QGaAs閉じ込め
層を1.2μ■厚、GaAs酸化防止層を1001厚成
長した。
Next, while rotating the wafer so that the surface of the wafer was uniformly irradiated with a single molecular beam, an A, Q GaAs confinement layer was grown to a thickness of 1.2 μm, and a GaAs oxidation prevention layer was grown to a thickness of 100 μm.

こうして第1図(e)のようなGaAs量子細線が得ら
れ、綺麗な成長層が積層されており清浄なエツチング面
が得られることが確認できた。
In this way, a GaAs quantum wire as shown in FIG. 1(e) was obtained, and it was confirmed that finely grown layers were laminated and a clean etched surface was obtained.

本発明のパターン形成方法に係る第2の実施例を説明す
る。
A second embodiment of the pattern forming method of the present invention will be described.

第2の実施例では第3図の装置を用いた。なお。In the second embodiment, the apparatus shown in FIG. 3 was used. In addition.

準備室、成長室、及び、ロードロック室については第2
図の装置と同じなので省略しである。
The preparation room, growth room, and load lock room are located in the second room.
It is omitted because it is the same as the device shown in the figure.

この装置を用いて1分布帰還型半導体レーザを作成した
例を説明する。
An example of fabricating a monodistribution feedback semiconductor laser using this device will be described.

M B E室でInP基板上にInP閉じ込め層。M B InP confinement layer on InP substrate in E chamber.

InGaAsP活性層、及び、InGaAsP光ガイド
層を成長したウェハーを準備室に搬送する。
The wafer on which the InGaAsP active layer and the InGaAsP optical guide layer have been grown is transported to a preparation room.

準備室に搬送されたウェハーを350℃に加熱し。The wafer transported to the preparation room is heated to 350°C.

L$備玄室内酸素を導入圧内約5 X 10−’Tor
rで導入する。こうして、ウェハー表面のI nGaA
sP光ガイド層ニガ41層上分子層が形成される。
Introducing oxygen into the L$beiken room at a pressure of approximately 5 x 10-'Tor.
Introduced with r. In this way, InGaA on the wafer surface
A molecular layer is formed on the sP light guide layer Niga 41 layer.

次に酸素吸着分子層が形成されたウェハーをパターン形
成室33に搬入する。そしてウェハーを400℃に加熱
し、水素分子と電子ビームとをウェハーの表面に照射す
る。電子ビームは20 Onm幅のグレーティング(ラ
イン&スペースパターン)を形成するように走査させた
。これで、電子ビームを照射した範囲の吸着分子層が除
去され所定のパターンが形成された。第1の実施例と同
様に。
Next, the wafer on which the oxygen adsorbing molecule layer has been formed is carried into the pattern forming chamber 33. The wafer is then heated to 400° C., and the surface of the wafer is irradiated with hydrogen molecules and an electron beam. The electron beam was scanned to form a grating (line and space pattern) with a width of 20 Onm. As a result, the adsorbed molecule layer in the area irradiated with the electron beam was removed and a predetermined pattern was formed. Similar to the first embodiment.

この工程でも吸着分子層の下に位置するInGaAsP
光ガイド層のエツチングは見られなかった。
In this step as well, InGaAsP located below the adsorbed molecular layer
No etching of the light guide layer was observed.

次にウェハーをエツチング室35に移す。ウェハーを1
50℃に加熱し、ヒータで500℃に加熱した臭素ガス
をウェハー表面に照射する。臭素ガスは吸着分子層と反
応しないので、吸着分子層が存在しない部分のInGa
AsP光ガイド層のみがエツチングされる。ここで臭素
ガスの温度を高くするのは、成長方向のエツチング面が
より垂直に近くするためである。
Next, the wafer is transferred to the etching chamber 35. 1 wafer
The wafer surface is heated to 50° C., and bromine gas heated to 500° C. by a heater is irradiated onto the wafer surface. Since bromine gas does not react with the adsorbed molecular layer, the InGa in the area where the adsorbed molecular layer does not exist
Only the AsP light guide layer is etched. The reason for increasing the temperature of the bromine gas here is to make the etching plane in the growth direction more vertical.

こうして、第1の実施例と同様に深さのほぼ等しいエツ
チングを行うことができた。
In this way, it was possible to perform etching to approximately the same depth as in the first embodiment.

この後、第1の実施例と同様に、MBE室にウェハーを
移し、残りの吸着分子層を除去してInGaAsP活性
層、InP閉じ込め層、InGaAsPコンタクト層を
成長した。
Thereafter, similarly to the first example, the wafer was transferred to an MBE chamber, the remaining adsorbed molecule layer was removed, and an InGaAsP active layer, an InP confinement layer, and an InGaAsP contact layer were grown.

なお、上記例では、GaAs、InPをエツチングする
例を述べたが、AI GaAs、I nGaAsP、I
nGaA、17P等の化合物半導体であっても良い。
In the above example, GaAs and InP are etched, but AI GaAs, InGaAsP, I
A compound semiconductor such as nGaA or 17P may also be used.

また、吸着分子層には、酸素、炭素以外に窒素。In addition to oxygen and carbon, the adsorbed molecular layer contains nitrogen.

砒素、リン、硫黄、アンモニア、そして、アルシン等も
用いることができる。
Arsenic, phosphorus, sulfur, ammonia, arsine, etc. can also be used.

更に、第1のガスは、化合物半導体を全くエツチングし
ないものが望ましいが、電子ビーム照射領域における吸
着分子層のエツチング速度が、電子ビーム照射領域の化
合物半導体及び電子ビーム照射領域外の吸着分子層のエ
ツチング速度より速ければよい。
Furthermore, it is desirable that the first gas does not etch the compound semiconductor at all. It only needs to be faster than the etching speed.

また、第2のガスは、吸着分子層を全くエツチングしな
いものが望ましいが、吸着分子層のエツチング速度が化
合物半導体のエツチング速度よりも遅ければよい。
Further, the second gas is desirably one that does not etch the adsorbed molecule layer at all, but it is sufficient as long as the etching rate of the adsorbed molecule layer is slower than the etching rate of the compound semiconductor.

[発明の効果] 本発明によれば、第1の工程では化合物半導体をエツチ
ングし得ないガスを用い、第2の工程では吸着分子層を
除去できないガスを用いるようにしたことで、複数のパ
ターンのエツチング深さを等しくすることができる。
[Effects of the Invention] According to the present invention, a gas that cannot etch the compound semiconductor is used in the first step, and a gas that cannot remove the adsorbed molecule layer is used in the second step. The etching depths of both can be made equal.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のパターン形成方法の第一の実施例の工
程を説明するための図、第2図及び第3図は本発明パタ
ーン形成方法に用いられる装置の概略図、第4図は従来
のパターン形成方法の工程を説明するための図、第5図
は電子ビーム及び塩素ガスの照射時間とエツチング深さ
の関係を示すグラフ、第6図は従来のパターン形成方法
を用いた素子作製の工程図である。 10・・・ウェハー、11・・・GaAs基板、12・
・・GaAsバッファ層、  13−A 1) G a
 A s閉じ込め層、14・・・GaAs量子井戸層、
15・・・吸着分子層、16・・・AjJGaAs閉じ
込め層、17・・・GaAs酸化防止層、18・・・水
素ガス、19・・・電子ビーム、20・・・塩素ガス、
21・・・ロードロック室。 22・・・MBE室、23・・・エツチング室、24a
。 24b、24c・・・ゲートバルブ、25・・・準備室
。 26a、26b・・・マグネットフィードスル、27・
・・電子銃、28・・・ガス導入部、2つ・・・第2の
ガス導入部、29a・・・プラズマ発生部、29b・・
・3極グリツド、31・・・電子銃、32・・・第1の
ガス導入部、33・・・パターン形成室、34・・・第
2のガス導入部、35・・・エツチング室、36・・・
ヒータ、41・・GaAs基板、42・・・吸着分子層
、43・・・塩素ガス、44・・・電子ビーム、45・
・・電子ビーム走査領域、61・・・GaAs基板、6
2・・・吸着分子層。 63・・・塩素ガス、64・・・電子ビーム。 第1図(b) U 第1図(c) 第 図(d) 第 図(e) 第4図 第5図 電子ビーム及び塩素ガスの唄射時間(分)第6図 弘
FIG. 1 is a diagram for explaining the steps of the first embodiment of the pattern forming method of the present invention, FIGS. 2 and 3 are schematic diagrams of the apparatus used in the pattern forming method of the present invention, and FIG. Figure 5 is a graph showing the relationship between electron beam and chlorine gas irradiation time and etching depth; Figure 6 is a diagram illustrating the steps of the conventional pattern forming method; Figure 6 is a diagram showing the device fabrication using the conventional pattern forming method. This is a process diagram. 10... Wafer, 11... GaAs substrate, 12.
...GaAs buffer layer, 13-A 1) Ga
As confinement layer, 14...GaAs quantum well layer,
15... Adsorbed molecule layer, 16... AjJGaAs confinement layer, 17... GaAs antioxidant layer, 18... Hydrogen gas, 19... Electron beam, 20... Chlorine gas,
21...Loadlock room. 22...MBE room, 23...Etching room, 24a
. 24b, 24c...gate valve, 25...preparation room. 26a, 26b... Magnet feedsle, 27.
...Electron gun, 28...Gas introduction section, two...Second gas introduction section, 29a...Plasma generation section, 29b...
- Three-pole grid, 31... Electron gun, 32... First gas introduction section, 33... Pattern forming chamber, 34... Second gas introduction section, 35... Etching chamber, 36 ...
Heater, 41...GaAs substrate, 42...Adsorbed molecule layer, 43...Chlorine gas, 44...Electron beam, 45...
...Electron beam scanning area, 61...GaAs substrate, 6
2... Adsorbed molecule layer. 63...Chlorine gas, 64...Electron beam. Figure 1 (b) U Figure 1 (c) Figure (d) Figure (e) Figure 4 Figure 5 Irradiation time (minutes) of electron beam and chlorine gas Figure 6 Hiroshi

Claims (1)

【特許請求の範囲】 1、化合物半導体ウェハー表面に吸着分子層を形成し、
その表面にガスと電子ビームを照射することによって所
定のパターンを形成する化合物半導体のパターン形成方
法において、前記化合物ウェハーをエッチングしない第
1のガスを前記吸着分子層表面に照射すると共に電子ビ
ームを照射し所定範囲の該吸着分子層を除去して前記化
合物半導体ウェハーを露出させる第1の工程と、前記吸
着分子層を除去できない第2のガスを照射して前記化合
物半導体の露出した部分をエッチングする第2の工程と
を含むことを特徴とする化合物半導体のパターン形成方
法。 2、請求項1記載の化合物半導体のパターン形成方法に
おいて、前記第1の工程及び前記第2の工程は導入ガス
以外の残留ガスの分圧が1×10^−^5Torr以下
の真空容器内で行なわれることを特徴とする化合物半導
体のパターン形成方法。
[Claims] 1. Forming an adsorbed molecule layer on the surface of a compound semiconductor wafer,
In a compound semiconductor pattern forming method in which a predetermined pattern is formed by irradiating the surface of the compound semiconductor with a gas and an electron beam, the surface of the adsorbed molecule layer is irradiated with a first gas that does not etch the compound wafer, and at the same time the electron beam is irradiated. a first step of removing a predetermined range of the adsorbed molecule layer to expose the compound semiconductor wafer; and etching the exposed portion of the compound semiconductor by irradiating with a second gas that cannot remove the adsorbed molecule layer. A method for forming a compound semiconductor pattern, the method comprising: a second step. 2. In the compound semiconductor pattern forming method according to claim 1, the first step and the second step are performed in a vacuum container in which the partial pressure of residual gas other than the introduced gas is 1×10^-^5 Torr or less. 1. A method for forming a pattern on a compound semiconductor, characterized in that the method is performed.
JP10786589A 1989-01-10 1989-04-28 Method of forming pattern of compound semiconductor Pending JPH02288333A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10786589A JPH02288333A (en) 1989-04-28 1989-04-28 Method of forming pattern of compound semiconductor
US07/463,205 US4994140A (en) 1989-01-10 1990-01-10 Method capable of forming a fine pattern without crystal defects

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10786589A JPH02288333A (en) 1989-04-28 1989-04-28 Method of forming pattern of compound semiconductor

Publications (1)

Publication Number Publication Date
JPH02288333A true JPH02288333A (en) 1990-11-28

Family

ID=14470040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10786589A Pending JPH02288333A (en) 1989-01-10 1989-04-28 Method of forming pattern of compound semiconductor

Country Status (1)

Country Link
JP (1) JPH02288333A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04239725A (en) * 1991-01-23 1992-08-27 Hikari Gijutsu Kenkyu Kaihatsu Kk Structure forming method for compound semiconductor
US5352330A (en) * 1992-09-30 1994-10-04 Texas Instruments Incorporated Process for producing nanometer-size structures on surfaces using electron beam induced chemistry through electron stimulated desorption
JPH0831775A (en) * 1994-07-14 1996-02-02 Nec Corp Fine processing method for compound semiconductor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04239725A (en) * 1991-01-23 1992-08-27 Hikari Gijutsu Kenkyu Kaihatsu Kk Structure forming method for compound semiconductor
US5352330A (en) * 1992-09-30 1994-10-04 Texas Instruments Incorporated Process for producing nanometer-size structures on surfaces using electron beam induced chemistry through electron stimulated desorption
JPH0831775A (en) * 1994-07-14 1996-02-02 Nec Corp Fine processing method for compound semiconductor

Similar Documents

Publication Publication Date Title
US4994140A (en) Method capable of forming a fine pattern without crystal defects
JPH02288333A (en) Method of forming pattern of compound semiconductor
JP2694625B2 (en) Method for etching compound semiconductor substrate and method for manufacturing the same
US5399230A (en) Method and apparatus for etching compound semiconductor
JP2883918B2 (en) Compound semiconductor pattern formation method
JP2826972B2 (en) Method for forming ultrafine pattern of compound semiconductor
JP2717162B2 (en) Method for forming structure of compound semiconductor
JPH043914A (en) Crystal growth method and crystal growth device
JP2500443B2 (en) Compound semiconductor dry etching method
JP2717163B2 (en) Method for forming structure of compound semiconductor
JP2858095B2 (en) Method for forming fine embedded structure of compound semiconductor
JPH05109670A (en) Dry etching method
JP2518360B2 (en) (III) -Digital etching method for group V compound semiconductor
JP2596027B2 (en) Compound semiconductor crystal growth method and crystal growth apparatus
JP2683612B2 (en) Method for forming structure of compound semiconductor
JP2717165B2 (en) Method for forming structure of compound semiconductor
JP3272531B2 (en) Method for manufacturing compound semiconductor device
JP2822737B2 (en) Method and apparatus for oxidizing solid surface
JPH04212411A (en) Epitaxial growth method
JPH04213819A (en) Etching method for compound semiconductor
JPH0536654A (en) Method for forming pattern of compound semiconductor
ISHIKAWA et al. Electron Beam Lithography Using GaAs Oxidized Resist for GaAs/AlGaAs Ultrafine Structure Fabrication
JPH08325100A (en) Pretreatment of compound semiconductor substrate
JPH04239725A (en) Structure forming method for compound semiconductor
JPH07193053A (en) Etching method for semiconductor having super-lattice structure