JPH02285786A - Video signal generating circuit - Google Patents
Video signal generating circuitInfo
- Publication number
- JPH02285786A JPH02285786A JP1106563A JP10656389A JPH02285786A JP H02285786 A JPH02285786 A JP H02285786A JP 1106563 A JP1106563 A JP 1106563A JP 10656389 A JP10656389 A JP 10656389A JP H02285786 A JPH02285786 A JP H02285786A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- circuit
- input video
- interpolated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 26
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 14
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 14
- 238000001514 detection method Methods 0.000 claims description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 241001235128 Doto Species 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Television Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばインターレース方式の映像信号を垂直
解像度の改善された映像信号に変換するスキャンコンバ
ータ装置に使用して好適な映像信号形成回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a video signal forming circuit suitable for use in a scan converter device that converts, for example, an interlaced video signal into a video signal with improved vertical resolution. .
本発明は、例えばインターレース方式の映像信号を垂直
解像度の改善された映像信号に変換するスキャンコンバ
ータ装置に使用して好適な映像信号形成回路であって、
インターレース方式の入力映像信号から補間映像信号を
形成する映像信号形成回路において、その入力映像信号
の隣接する２ラインの映像信号から原補間信号を形成す
る補間回路と、その入力映像信号とその入力映像信号を
２フィールド分遅延した信号とよりフレーム差信号を形
成する動き検出回路と、その入力映像信号め垂直相関の
有無を検出する垂直相関検出回路と、この垂直相関検出
回路の出力信号及びそのフレーム差信号に基づいて係数
信号を出力する係数信号発生回路と、その原補間信号と
その入力映像信号をｌフィールド分遅延した信号とをそ
の係数信号に対応したレベル比で合成してその補間映像
信号を生成する合成回路とを備えたことにより、例えば
水平方向のエツジ部分などの如く垂直相関の低い部分に
おいて、その原補間信号とその入力映像信号を１フィー
ルド分遅延した信号とが高速に切替えられて補間映像信
号とされることによって生じる表示のチラッキ等の画質
の劣化を防止できるようにしたものである。The present invention is a video signal forming circuit suitable for use in a scan converter device that converts an interlaced video signal into a video signal with improved vertical resolution, for example.
In a video signal forming circuit that forms an interpolated video signal from an interlaced input video signal, an interpolation circuit that forms an original interpolated signal from video signals of two adjacent lines of the input video signal, the input video signal, and the input video. A motion detection circuit that forms a frame difference signal from a signal delayed by two fields, a vertical correlation detection circuit that detects the presence or absence of vertical correlation in the input video signal, and an output signal of this vertical correlation detection circuit and its frame. A coefficient signal generation circuit outputs a coefficient signal based on a difference signal, and the original interpolated signal and a signal obtained by delaying the input video signal by l fields are synthesized at a level ratio corresponding to the coefficient signal to generate an interpolated video signal. By being equipped with a synthesis circuit that generates a signal, the original interpolated signal and a signal delayed by one field of the input video signal can be switched at high speed in areas with low vertical correlation, such as edge areas in the horizontal direction. This makes it possible to prevent deterioration in image quality such as display flicker caused by interpolated video signals.
最近のテレビジョン受像機は画面の水平方向の解像度と
画質が大きく改善されてきた。しかし、垂直方向に関し
ては、通常のＮＴＳＣ方式では走査線数５２５本で２＝
１インタ一レース方式によって限定されているため改善
が困難であった。この垂直方向の画質を改善する試みの
一つとして、インターレース方式の映像信号を処理して
水平周波数が２倍のノン・インクレース方式の映像信号
を生成し、走査線数を２倍にするスキャンコンバータ装
置が開発されている。Recent television receivers have greatly improved the horizontal resolution and image quality of their screens. However, in the vertical direction, in the normal NTSC system, the number of scanning lines is 525 and 2 =
Since it is limited by the one-interlace system, it has been difficult to improve it. One attempt to improve this vertical image quality is to process an interlaced video signal to generate a non-inclace video signal with twice the horizontal frequency and double the number of scanning lines. Converter devices have been developed.
この場合、奇数フィールドで第１番目の走査線に対応す
る入力映像信号を第６図Ａに示す如くＦ（２ｎ −１，
１）（ｎは整数、ｌ≦１≦２６３）で表わし、偶数フィ
ールドで第１番目の走査線に対応する入力映像信号を第
６−８に示す如＜Ｆ（２ｎ。In this case, the input video signal corresponding to the first scanning line in the odd field is F(2n -1,
1) (n is an integer, l≦1≦263), and the input video signal corresponding to the first scanning line in an even field is expressed as <F(2n) as shown in No. 6-8.
ｌ）で表わすと、第Ｎ番目（Ｎ＝２ｎ−１，２ｎ）のフ
ィールドの入力映像信号に対応する出力映像信号は第７
図に示す如く、入力映像信号そのものであるＦ（Ｎ、ｉ
）及び補間映像信号１（Ｎ、＋）より構成される。この
補間映像信号１ （Ｎ、ｉ）を形成する映像信号形成
回路としては、特開昭６０１３０９８９号公報において
、画面が動いているときには同一フィールドの隣りあう
２ラインの信号から形成した原補間信号を用いると共に
、画面が静止しているときには前フィールドの映像信号
を用いる如くした回路が提案されている。この回路は、
人間の眼の分解能が動画に関しては粗く、静止画に関し
ては密であることを利用して、画面の動きに応じて最適
な補間映像信号を得ることを目的とするものであり、動
画に関して原補間信号を用いるのは動画についても前フ
ィールドの映像信号を用いると、二重像などが表示され
るおそれがあるからであった。1), the output video signal corresponding to the input video signal of the Nth field (N=2n-1, 2n) is the 7th field.
As shown in the figure, the input video signal itself, F(N,i
) and interpolated video signal 1(N,+). In Japanese Patent Laid-Open No. 60130989, a video signal forming circuit that forms this interpolated video signal 1 (N, i) uses an original interpolated signal formed from signals of two adjacent lines of the same field when the screen is moving. In addition, a circuit has been proposed in which the video signal of the previous field is used when the screen is stationary. This circuit is
The purpose of this method is to take advantage of the fact that the resolution of the human eye is coarse for moving images and dense for still images, and to obtain the optimal interpolated video signal according to the movement of the screen. The reason for using the signal is that if the video signal of the previous field is used for moving images, there is a risk that double images or the like may be displayed.
この特開昭６０−１３０９８９号公報の回路を更に改善
したものとして、本出願人は特願昭６３−２６５７８９
号において第８図に示す如き映像信号形成回路を提案し
た。この第８図において、（１）は入力端子を示し、こ
の入力端子（１）には第Ｎフィールドの第１番目の走査
信号に対応する入力映像信号Ｆ （Ｎ、 ｉ）を外部
より供給する。As a further improvement of the circuit disclosed in Japanese Patent Application Laid-open No. 60-130989, the present applicant has filed a patent application for patent application No. 63-265789
In this issue, we proposed a video signal forming circuit as shown in Fig. 8. In FIG. 8, (1) indicates an input terminal, and input video signal F (N, i) corresponding to the first scanning signal of the Nth field is supplied to this input terminal (1) from the outside. .
そして、その入力映像信号Ｆ（Ｎ、１）ｔ１１フィール
ド間分遅延させる第１の遅延回路（８）、この第１の遅
延回路（８）の出力信号Ｆ（Ｎ−１，ｉ）をさらに１フ
ィールド期間分遅延させる第２の遅延回路（９）及びこ
の第２の遅延回路（９）の出力信号Ｆ（Ｎ−２，ｉ）を
さらに１フィールド期間分遅延させて遅延映像信号Ｆ（
Ｎ−３，ｉ）を出力する第３の遅延回路（１０）を設け
る。そして、入力映像信号Ｆ（Ｎ、ｉ）とこの信号に対
して２フィールド分（ｌフレーム分）遅延した遅延映像
信号Ｆ（Ｎ−２、ｌ）とを減算器（１１）に供給して第
１のフレーム差信号ΔＦ’＋（＝ Ｆ （Ｎ、 ｒ
） Ｆ （Ｎ ２． ＋））を得ると共に、遅延映
像信号Ｆ（Ｎ−１，ｉ）とこの信号に対して２フィール
ド分（ｌフレーム分）遅延した遅延映像信号Ｆ（Ｎ−３
，ｉ）とを減算器（１２）に供給して第２のフレーム差
信号ΔＦ２（＝ Ｆ（Ｎ −１，ｉ ） −Ｆ （Ｎ
−３，ｉ ））を得る。Then, a first delay circuit (8) delays the input video signal F(N, 1) by t11 fields, and the output signal F(N-1, i) of this first delay circuit (8) is further delayed by 1 field. A second delay circuit (9) delays the field period, and the output signal F(N-2, i) of the second delay circuit (9) is further delayed by one field period to produce the delayed video signal F(
A third delay circuit (10) is provided which outputs N-3,i). Then, the input video signal F(N, i) and the delayed video signal F(N-2, l) delayed by two fields (l frames) with respect to this signal are supplied to the subtracter (11). 1 frame difference signal ΔF'+(= F (N, r
) F (N 2. +)), and also obtain the delayed video signal F (N-1, i) and the delayed video signal F (N-3
, i) to the subtractor (12) to obtain a second frame difference signal ΔF2(= F(N −1,i ) −F (N
-3,i)) is obtained.
これら第１のフレーム差信号ΔＦ、及び第２のフレーム
差信号ΔＦ２ を夫々絶対値回路（１３）及び（１４）
に供給して絶対値信号Ｋｌ（＝ ｌΔＦ、１）及びに２
（＝ ｌΔＦ２１）を得て、これら絶対値信号に１及び
に２を夫々合成回路Ｍ Ｉ Ｘ（１５）に供給する。These first frame difference signal ΔF and second frame difference signal ΔF2 are sent to absolute value circuits (13) and (14), respectively.
and absolute value signal Kl (= lΔF, 1) and 2
(=lΔF21), and supplies 1 and 2 to these absolute value signals to the synthesis circuit M I X (15), respectively.
この場合、絶対値回路（１３）及び（１４）は絶対値信
号に、及びに２を最大値が単位出力“１″となるように
規格化してもよいし、所定の非線形の関数に当てはめて
その絶対値信号に、及びに２ を形成する如（なしても
よい。また、その合成回路Ｍ Ｉ Ｘ（１５）は入力さ
れた信号に、及びに２ に対応して第９図に示す如き二
次元関数（２０）に当てはめて係数信号Ｋを生成する。In this case, the absolute value circuits (13) and (14) may normalize the absolute value signal and 2 so that the maximum value is a unit output "1", or apply it to a predetermined nonlinear function. In addition, the synthesis circuit M I A coefficient signal K is generated by applying the two-dimensional function (20).
この係数信号には信号に１ 又は信号に２ が所定値以
上になると単位出力“１″になり、信号に１ 及びに２
が共に０になると０になるように規格化しておく。そ
して、信号に、及びに２がその所定値と０との間にある
ときには、その係数信号には０から単位出力“１″の間
の成る値をとる。但し、その二次元関数（２０）は必要
に応じて破線で示す関数（２ＯＡ） や−点鎖線で示
す関数（２０Ｂ） で置き換えることができる。This coefficient signal has a unit output of "1" when the signal 1 or the signal 2 exceeds a predetermined value, and the signal 1 and the signal 2 become a unit output "1".
It is normalized so that it becomes 0 when both become 0. When the signal and 2 are between the predetermined value and 0, the coefficient signal takes a value between 0 and the unit output "1". However, the two-dimensional function (20) can be replaced by a function (2OA) shown by a broken line or a function (20B) shown by a dashed-dot line, if necessary.
一方、（１６）は平均値補間回路を示し、この平均値補
間回路（１６）は入力映像信号Ｆ（Ｎ、ｉ）の相隣り合
う２ラインの走査信号Ｆ （Ｎ、 ｉ −１）及びＦ
（Ｎ、ｉ）の加重平均をとって原補間信号ＡＶ（Ｎ、ｉ
）を生成し、この原補間信号ＡＶ （Ｎ。On the other hand, (16) indicates an average value interpolation circuit, and this average value interpolation circuit (16) calculates the scanning signals F (N, i −1) and F of two adjacent lines of the input video signal F (N, i).
The weighted average of (N, i) is taken to obtain the original interpolated signal AV(N, i).
), and generates this original interpolated signal AV (N.
ｌ）及び遅延映像信号Ｆ（Ｎ−１，ｉ）を減算回路（１
７）に供給して混合補間信号Ｍ＋ （＝ Ａ Ｖ （Ｎ
、 １）−Ｆ （Ｎ −１，ｉ））を生成する。こ
の混合補間信号Ｍ１ に乗算回路（１８）で係数信号
Ｋを乗じた後に、この乗算回路（１８）の出力信号ＫＭ
、及び遅延映像信号Ｆ（Ｎ−１，ｉ）を加算器（１９）
に供給して補間映像信号１ （Ｎ、ｉ）を生成する。l) and the delayed video signal F(N-1, i) by a subtraction circuit (1
7) to produce a mixed interpolation signal M+ (= A V (N
, 1) -F (N -1,i)) is generated. After this mixed interpolation signal M1 is multiplied by the coefficient signal K in a multiplication circuit (18), the output signal KM of this multiplication circuit (18) is
, and delayed video signal F(N-1,i) to an adder (19)
to generate an interpolated video signal 1 (N, i).
従って、１（Ｎ、ｉ）＝ＫＭ＋十Ｆ（Ｎ １．１）＝
（１−Ｋ） Ｆ（Ｎ −１，ｉ）＋ＫＡＶ（Ｎ、 ｉ）
・・・・・・（１）
が成立する。第１のフレーム差信号ΔＦ、の絶対値信号
に、又は第２のフレーム差信号ΔＦ２ の絶対値信号に
２ が所定の値を超えて画像が大きく動いていると判定
されたときには第９図よりに＝１となり、式（１）より
１ （Ｎ、１）＝ＡＶ （Ｎ、ｉ） ・・・
・・・（２）が成立する。また、それら絶対値信号に１
及びに２が共に０となり画像が完全に静止していると
判定されたときにはに＝Ｏとなり、式（すより１ （
Ｎ、 ｉ） ＝Ｆ （Ｎ −１，ｉ） ・・
・・・・（３）が成立する。Therefore, 1(N,i)=KM+10F(N 1.1)=
(1-K) F(N-1,i)+KAV(N,i)
...(1) holds true. When the absolute value signal of the first frame difference signal ΔF or the absolute value signal of the second frame difference signal ΔF2 exceeds a predetermined value and it is determined that the image is moving significantly, the image shown in FIG. = 1, and from equation (1) 1 (N, 1) = AV (N, i)...
...(2) holds true. In addition, 1 is added to those absolute value signals.
When both 2 and 2 are 0 and it is determined that the image is completely stationary, 2 = O, and the formula (Suyori 1 (
N, i) = F (N -1, i)...
...(3) holds true.
そして、入力映像信号Ｆ（Ｎ、ｉ）とその補間映像信号
１ （Ｎ、ｉ）とは時間軸圧縮器（２）に供給され倍
速ノン・インターレースの出力映像信号に変換されて、
映像アンプ（３）を介して受像管（４）に供給される。The input video signal F (N, i) and its interpolated video signal 1 (N, i) are then supplied to the time axis compressor (2) and converted into double-speed non-interlaced output video signals.
It is supplied to a picture tube (4) via a video amplifier (3).
この受像管（４）には垂直解像度が２倍になった画像が
表示される。また、第８図において、受像管（４）に設
けられた偏向コイル（５）には端子（６）より垂直周波
数ｆｖ の垂直偏向信号が供給され、端子（７）より水
平周波数が通常の２倍の２ｆｌＬである水平偏向信号が
供給されている。An image with twice the vertical resolution is displayed on this picture tube (4). Further, in FIG. 8, a vertical deflection signal with a vertical frequency fv is supplied from a terminal (6) to a deflection coil (5) provided in a picture tube (4), and a horizontal frequency signal of a normal frequency fv is supplied from a terminal (7). A horizontal deflection signal of double 2flL is supplied.
第８図例における合成回路Ｍ Ｉ Ｘ（１５）の作用に
つき説明するに、入力映像信号として第１０図に示す如
（，１本の直線が高速に走査方向に位置（２１Ａ）から
位置（２１０） へと動いている映像に対応する信号が
供給されているとする。この場合、第Ｎフィールドの映
像（第１０図Ｄ）と第Ｎ２フイールドの映像（第１０図
Ｂ）とが変化していると共に、第Ｎ−１フイールドの映
像（第１０図Ｃ）と第Ｎ−３フイールドの映像（第１Ｏ
図Ａ）とが変化している部分では得られる補間映像信号
１ （Ｎ、ｉ）は原補間信号ＡＶ （Ｎ、ｉ）となるた
め゛、出力映像信号に対応する映像も第１１図に示す１
本の直線になる。To explain the operation of the combining circuit M I X (15) in the example of FIG. 8, as shown in FIG. ) is supplied.In this case, the image of the Nth field (Fig. 10D) and the image of the N2 field (Fig. 10B) change. At the same time, the image of the N-1st field (Fig. 10C) and the image of the N-3rd field (10th field)
Since the interpolated video signal 1 (N, i) obtained in the part where Figure A) changes becomes the original interpolated signal AV (N, i), the video corresponding to the output video signal is also shown in Figure 11. 1
It becomes the straight line of the book.
一方、合成回路Ｍ Ｉ Ｘ（１５）がなく、第Ｎフィー
ルドの映像信号と第Ｎ−２フイールドの映像信号との差
信号だけで動きの有無を検出している場合には、第１Ｏ
図りの位置（２２０） の信号と第１０図Ｂの位置（２
２Ｂ） の信号との差信号が０となり、第１０図りの
位置（２２０） における補間映像信号ｒ （Ｎ、
ｉ）は静止画の場合に対応する第Ｎ−１フイールド
の映像信号Ｆ（Ｎ−１，ｉ）となる。従って、第１Ｏ図
りの位置（２２Ｄ） の補間映像信号１ （Ｎ、ｉ）
には第１Ｏ図Ｃの位置（２１Ｃ） の映像信号Ｆ（Ｎ−
１，ｉ）が使用されるため、出力映像信号に対応する映
像は第１２図に示す如（，２本の直線が高速に走査方向
へ動いているものになる。従って、合成回路ＭＩＸ（１
５）によれば、入力映像信号が走査方向へ高速に動いて
いる画像に対応する場合でも、出力映像信号に対応する
画像が走査方向に二重像になることが防止される。On the other hand, if there is no synthesis circuit M I
The signal at the position (220) of the diagram and the signal at the position (220) of Figure 10B
2B) becomes 0, and the interpolated video signal r (N,
i) is the video signal F(N-1, i) of the N-1th field corresponding to a still image. Therefore, the interpolated video signal 1 (N, i) at the position (22D) of the 1st O plot
The video signal F(N-) at position C (21C) in Figure 1O is
1, i) is used, the image corresponding to the output video signal is shown in FIG. 12, in which two straight lines move rapidly in the scanning direction.
According to 5), even when the input video signal corresponds to an image moving at high speed in the scanning direction, the image corresponding to the output video signal is prevented from becoming a double image in the scanning direction.
しかしながら、第８図例を含めて従来の補間映像信号１
（Ｎ、ｉ）を形成する回路に右いては、入力映像信号に
対応する画像が例えば水平方向のエツジ部分など垂直方
向に＋０関の低い画像に対応するものである場合に、原
補間信号ＡＶ （Ｎ、 ｉ＞と遅延映像信号Ｆ（Ｎ−
１，ｉ）とが高速に切替えられて補間映像信号Ｉ （
Ｎ、ｉ）として出力されることがあり、表示のチラッキ
が生じて画質が劣化する不都合があった。However, the conventional interpolated video signal 1 including the example in FIG.
(N, i), when the image corresponding to the input video signal corresponds to an image with a low +0 function in the vertical direction, such as an edge part in the horizontal direction, the original interpolated signal AV (N, i> and delayed video signal F(N-
1, i) are switched at high speed to create an interpolated video signal I (
N, i), which has the disadvantage of causing flickering in the display and deteriorating the image quality.
即ち、入力映像信号Ｆ（Ｎ、ｉ）に対応する映像が例え
ば第１３図に示す高輝度の円（２３）であるとすると、
撮像カメラの手振れや電気的ノイズの混入等により、そ
の円（２３）はＤ方向に微少振動を行なっているのと略
等価になる。この場合、例えば第Ｎ−２フイールドにお
ける映像は円（２４）とみなすことができる場合もある
。そして、第Ｎフィールドにおける映像である円（２３
）が第Ｎ−２フイールドから静止していると判定された
場合には、その出力映像は第１４図Ａに示す如くなり、
第にラインの補間映像信号１ （Ｎ、ｋ）はｌフィー
ルド前のＦ （Ｎ−１，ｋ）（即ち、全ライン黒レベル
） となる。That is, if the video corresponding to the input video signal F(N,i) is, for example, a high-brightness circle (23) shown in FIG.
Due to camera shake of the imaging camera, electrical noise, etc., the circle (23) becomes approximately equivalent to making a minute vibration in the D direction. In this case, for example, the image in the N-2 field may be regarded as a circle (24). Then, a circle (23
) is determined to be stationary from the N-2 field, the output image will be as shown in Figure 14A,
First, the interpolated video signal 1 (N, k) of the line becomes F (N-1, k) (that is, the black level of all lines) one field before.
これに対して、第Ｎフィールドにおける映像が円（２３
）で第Ｎ −２フイールドにおける映像が円（２４）で
映像が動いていると判定された場合には、その出力映像
は第１４図Ｂに示す如くなり、第にラインの補間映像信
号Ｉ （Ｎ、ｋ）は加重平均であるＡＶ （Ｎ、ｋ）
となる。そして、第にラインの走査信号Ｆ （Ｎ、ｋ）
は位置（２５）において高輝度であるため、走査信号Ｆ
（Ｎ、ｋ）とＦ （Ｎ、 ｋｌ）との加重平均であ
るＡＶ （Ｎ、 ｋ） も中程度の輝度を有するも
のとなる。従って、第１４図Ｂの位ｆｆｉ （２５＞に
おいて走査信号が黒レベルと中程度の輝度との間で高速
に切替えられた如くなるので、表示のチラッキが発生し
画質が劣化するものである。In contrast, the image in the Nth field is a circle (23
), if it is determined that the image in the N-2 field is moving in a circle (24), the output image becomes as shown in FIG. 14B, and the interpolated image signal I ( N, k) is the weighted average AV (N, k)
becomes. Then, the scanning signal F (N, k) of the second line
is high brightness at position (25), so the scanning signal F
AV (N, k), which is a weighted average of (N, k) and F (N, kl), also has medium brightness. Therefore, at the position ffi (25> of FIG. 14B), the scanning signal appears to be rapidly switched between the black level and the medium brightness, causing display flickering and deteriorating the image quality.
これに関して、第１４図Ｂの位置（２６）のように垂直
方向に相関の高い部分では、加重平均であるＡＶ（Ｎ、
ｋ）と１フイールド前の映像信号Ｆ （Ｎ１、ｋ）（！
−がほぼ等しいレベルであるため、これらが高速に切替
えられても表示のチラッキはほとんど無視できる程度で
ある。Regarding this, in a part with high correlation in the vertical direction, such as position (26) in FIG. 14B, the weighted average AV(N,
k) and the video signal F (N1, k) (!) one field before.
- are at approximately the same level, so even if these are switched at high speed, flicker in the display can be almost ignored.
本発明は斯る点に鑑み、−船釣にインターレース方式の
入力映像信号から補間映像信号を形成する映像信号形成
回路において、その入力映像信号が垂直相関の低い映像
に対応する場合であっても、その入力映像信号と補間映
像信号とを合成した映像信号に対応する画像のチラッキ
をなくし、画質の劣化を防止することを目的とする。In view of the above, the present invention provides a video signal forming circuit that forms an interpolated video signal from an interlaced input video signal for boat fishing, even when the input video signal corresponds to a video with low vertical correlation. The purpose of this invention is to eliminate flickering in an image corresponding to a video signal obtained by combining the input video signal and an interpolated video signal, and to prevent deterioration in image quality.
本発明による映像信号形成回路は例えば第１図に示す如
く、インターレース方式の入力映像信号Ｆ （Ｎ、ｉ）
から補間映像信号１ （Ｎ、ｉ）を形成する映像信号
形成回路において、その入力映像信号Ｆ（Ｎ、ｉ）の隣
接する２ラインの映像信号から（例えば加重平均により
）原補間信号ＡＶ（Ｎ、ｉ）を形成する補間回路（１６
）と、その入力映像信号Ｆ（Ｎ、ｉ）とその入力映像信
号を２フィールド分遅延した信号Ｆ （Ｎ−２，ｉ）と
よりフレーム差信号ΔＦ、を形成する動き検出回路（１
１）と、その入力映像信号Ｆ（Ｎ、ｉ）の垂直相関の有
無を検出する垂直相関検出回路（２７）、 （２Ｂ＞
と、この垂直相関検出回路の出力信号及びそのフレー
ム差信号に基づいて係数信号Ｋを出力する係数信号発生
回路（１３）、 （３２）、 （１５）と、その原補間
信号、ＡＶ（Ｎ、ｉ）とその入力映像信号Ｆ（Ｎ、ｉ）
を１フィールド分遅延した信号Ｆ（Ｎ−１，ｉ）とをそ
の係数信号Ｋに対応したレベル比で合成してその補間映
像信号Ｉ （Ｎ、ｉ）を生成する合成回路（１７）、
（１８）、 （１９）とを備えたものである。The video signal forming circuit according to the present invention, for example, as shown in FIG.
In a video signal forming circuit that forms an interpolated video signal 1 (N, i) from the input video signal F (N, i), the original interpolated signal AV (N, , i)
), a motion detection circuit (1
(2B>
and coefficient signal generation circuits (13), (32), (15) that output coefficient signals K based on the output signal of this vertical correlation detection circuit and its frame difference signal, and the original interpolated signal, AV(N, i) and its input video signal F(N,i)
a synthesis circuit (17) that synthesizes the signal F (N-1, i) delayed by one field with a level ratio corresponding to the coefficient signal K to generate the interpolated video signal I (N, i);
(18) and (19).
斯る本発明によれば、通常はそのフレーム差信号ΔＦ１
が大きく画像が動いているときには原補間信号ＡＶ
（Ｎ、ｉ）を補間映像信号１ （Ｎ、 ｉ）として
、そのフレーム差信号ΔＦ、が小さく画像が静止してい
るときにはｌフィールド前の入力映像信号Ｆ（Ｎ−１，
ｉ＞を補間映像信号＊ （Ｎ、 ｉ＞とすることに
より、従来と同様な補間映像信号Ｉ（Ｎ、ｉ）が得られ
る。According to the present invention, normally the frame difference signal ΔF1
is large and the image is moving, the original interpolated signal AV
(N, i) is an interpolated video signal 1 (N, i), and when the frame difference signal ΔF is small and the image is stationary, the input video signal F(N-1,
By setting i> to be the interpolated video signal *(N, i>, an interpolated video signal I(N, i) similar to the conventional one can be obtained.
そして、その垂直相関検出回路（２７）、（２８＞
によって垂直相関が低い部分が検出された場合には、そ
のフレーム差信号ΔＦ、 が比較的大きく画像がある程
度動いていると判定されても、その補間映像信号１
（Ｎ、ｉ）としては例えば画像が静止しているときに対
応するＩフィールド前の入力映像信号Ｆ（Ｎ−１，ｉ）
を選択するようにすることにより、その信号Ｆ（Ｎ−１
，ｉ）と原補間信号ＡＶ（Ｎ、ｉ）とが高速に切替えら
れることがなくなり、表示のチラッキが防止される。And the vertical correlation detection circuits (27), (28>
If a portion with low vertical correlation is detected by , the interpolated video signal 1 is
(N, i) is, for example, the input video signal F(N-1, i) before the I field corresponding to when the image is stationary.
By selecting , the signal F(N-1
, i) and the original interpolated signal AV(N, i) are no longer switched at high speed, and flickering of the display is prevented.
以下、本発明による映像信号形成回路の一実施例につき
第１図〜第４図を参照して説明しよう。Hereinafter, one embodiment of the video signal forming circuit according to the present invention will be described with reference to FIGS. 1 to 4.
本例は第８図例に垂直相関検出回路を付加したものであ
り、この第１図において第８図に対応する部分には同一
符号を付してその詳細説明は省略する。This example has a vertical correlation detection circuit added to the example shown in FIG. 8, and the parts in FIG. 1 corresponding to those in FIG. 8 are given the same reference numerals, and detailed explanation thereof will be omitted.
この第１図において、入力端子（１）と減算器（１１）
の加算側入力端子との間に並列に１水平期間（ＩＨ）分
の遅延回路（２７）及び比較器（２８）を接続し、比較
器（２８）は入力映像信号Ｆ（Ｎ、ｉ）とこの信号を１
水平期間だけ遅延させて成る信号（即ち、１ライン手前
の信号）であるＦ （Ｎ、 １−１）との差信号ΔＶ
１ を生成し、この差信号ΔＶ１ を変換器り３２）の
制御端子に供給する。従って、ΔＶ、＝Ｆ（Ｎ、 １
）−Ｆ（Ｎ、 ｉ −１＞ ＝−（４）が成立し、
この差信号ΔＶ、の絶対値が大きい程に入力映像信号Ｆ
（Ｎ、ｉ）の垂直方向の相関が低い。In this Figure 1, the input terminal (1) and the subtractor (11)
A delay circuit (27) for one horizontal period (IH) and a comparator (28) are connected in parallel between the addition side input terminal of the input video signal F(N,i) and the comparator (28). This signal is 1
The difference signal ΔV from F (N, 1-1), which is a signal delayed by a horizontal period (that is, the signal one line before)
1 and supplies this difference signal ΔV1 to the control terminal of the converter 32). Therefore, ΔV,=F(N, 1
)-F(N, i-1> =-(4) holds,
The larger the absolute value of this difference signal ΔV, the greater the input video signal F.
The vertical correlation of (N,i) is low.
また、第２の遅延回路（９）と第３の遅延回路（ｌＯ）
との間に１水平期間分の遅延回路（２９）を接続し、こ
のｌ水平期間分の遅延回路（２９）の出力信号Ｆ（Ｎ−
２，１−１）を減算器（１１）の減算側入力端子及びそ
の第３の遅延回路（１０）の入力端子に夫々供給する。In addition, a second delay circuit (9) and a third delay circuit (lO)
A delay circuit (29) for one horizontal period is connected between the output signal F(N-
2, 1-1) are supplied to the subtraction side input terminal of the subtracter (11) and the input terminal of its third delay circuit (10), respectively.
減算器（１１）は信号Ｆ （Ｎ、 １−１）とＦ （
Ｎ−２，１−１）との差信号ΔＦ３ を生成し、この差
信号ΔＦ、を絶対値回路（１３）で絶対値信号に、に変
換して変換器（３２）の入力端子に供給する。この場合
、
Ｋ３＝１ΔＦ、Ｉ
Ｆ （Ｎ、 ｉ −１）−Ｆ （Ｎ −２，ｉ −１
＞・・・・・・（５）
が成立する。The subtractor (11) divides the signals F (N, 1-1) and F (
N-2, 1-1) is generated, and this difference signal ΔF is converted into an absolute value signal by an absolute value circuit (13) and supplied to the input terminal of a converter (32). . In this case, K3=1ΔF, IF (N, i −1)−F (N −2, i −1
>...(5) holds true.
変換器（３２）は第２図Ｃに示す如く、差信号ΔＶ。The converter (32) outputs a difference signal ΔV, as shown in FIG. 2C.
の絶対値が小さいときは絶対値信号に３ に対して関数
（４１Ａ） の関係にあり、差信号Δｖ１ の絶対値
が大きいときは絶対値信号に、に対して関数（４１Ｂ）
の関係にある絶対値信号Ｊ、を生成する。この絶対値信
号Ｊ３を合成回路Ｍ Ｉ Ｘ（１５）の一方の入力端子
に供給する。When the absolute value of the difference signal Δv1 is small, there is a function (41A) for the absolute value signal, and when the absolute value of the difference signal Δv1 is large, there is a function (41B) for the absolute value signal.
An absolute value signal J having the relationship is generated. This absolute value signal J3 is supplied to one input terminal of the synthesis circuit M I X (15).
また、第１の遅延回路（８）の出力端子と減算回路（１
２）の減算側入力端子の間に並列に１水平期間分の遅延
回路（３０）及び比較器（３１）を接続し、この比較器
（３１）は遅延映像信号Ｆ（Ｎ−Ｌ、ｉ）とこの信号を
１水平期間だけ遅延させて成る信号であるＦ（Ｎ−１，
１−１）との差信号Δｖ２ を生成し、この差信号ΔＶ
２ を変換器（３３）の制御端子に供給する。Furthermore, the output terminal of the first delay circuit (8) and the subtraction circuit (1
2), a delay circuit (30) for one horizontal period and a comparator (31) are connected in parallel between the subtraction side input terminals of F(N-1, which is a signal obtained by delaying this signal by one horizontal period)
1-1) is generated, and this difference signal ΔV
2 is supplied to the control terminal of the converter (33).
従って、
ΔＶ、＝Ｆ （Ｎ −１，ｉ） −Ｆ （Ｎ −１，ｉ
−１＞・・・・・・（６）
が成立し、この差信号ΔＶ２ の絶対値が大きい程に１
フイールド前の入力映像信号Ｆ（Ｎ−１，ｉ）の垂直方
向の相関が低い。Therefore, ΔV,=F (N -1,i) -F (N -1,i
-1>...(6) holds true, and the larger the absolute value of this difference signal ΔV2, the more
The vertical correlation of the input video signal F(N-1,i) before the field is low.
また、第３の遅延回路（１０）の出力信号Ｆ （Ｎ３、
ｉ −１）を減算器（１２）の加算側入力端子に供給し
、この減算器（１１）は信号Ｆ （Ｎ ３．１１）と
Ｆ （Ｎ−１，１−１）との差信号ΔＦ４ を生成し、
この差信号ΔＦ、を絶対値回路（１４）で絶対値信号に
、に変換して変換器（３３）の入力端子に供給する。こ
の場合、
Ｋ、＝ ΔＦ。Furthermore, the output signal F (N3,
i −1) to the addition side input terminal of a subtracter (12), which subtractor (11) outputs a difference signal ΔF4 between the signals F (N 3.11) and F (N-1, 1-1). generate,
This difference signal ΔF is converted into an absolute value signal by an absolute value circuit (14) and is supplied to an input terminal of a converter (33). In this case, K, = ΔF.
＝ ｌ Ｆ （Ｎ −３，ｉ −１）−Ｆ （Ｎ −１
，ｉ −１） １・・・・・・（７）
が成立し、変換器（３３）は第２図Ｃに示す如く、差信
号Δｖ２の絶対値に対応して絶対値信号に４ を絶対値
信号ｊ、に変換し、この絶対値信号Ｊ、を合成回路Ｍ
Ｉ Ｘ（１５）の他方の入力端子に供給する。= l F (N −3, i −1)−F (N −1
, i -1) 1...(7) is established, and the converter (33) converts 4 into the absolute value signal corresponding to the absolute value of the difference signal Δv2, as shown in FIG. 2C. convert it into a value signal j, and send this absolute value signal J to a synthesis circuit M
Supplied to the other input terminal of IX (15).
また、本例においては変換器（３２）及び（３３）は夫
々入力信号に４及びに４ に対するローパスフィルタと
しても動作し、これらローパスフィルタによって水平方
向の動きの判定のバラツキを抑制する。Furthermore, in this example, the transducers (32) and (33) also operate as low-pass filters for input signals 4 and 4, respectively, and these low-pass filters suppress variations in horizontal motion determination.
合成回路Ｍ Ｉ Ｘ（１５）は第９図において信号に１
及びに２を夫々絶対値信号Ｊ３及びＪ、で置き換えた関
数（２０）に従って係数信号Ｋを生成する。従って、入
力映像信号Ｆ（Ｎ、ｉ）の垂直方向の相関が低（差信号
ΔＶｌ 及びΔｖ２ の夫々の地対値が大きい場合には
、第２図Ｃよりフレーム差信号の絶対値信号に３ 及び
に４ と係数信号にとの関係は第２図Ａの関数（２０
Ｃ） で表わされる。この第２図Ａより、垂直方向の
相関が低い場合には係数信号には０になり易いことが分
かる。In FIG. 9, the synthesis circuit M I X (15)
A coefficient signal K is generated according to function (20) in which 2 and 2 are replaced with absolute value signals J3 and J, respectively. Therefore, if the vertical correlation of the input video signal F(N, i) is low (if the relative values of the difference signals ΔVl and Δv2 are large, then from FIG. 2C, the absolute value signal of the frame difference signal is The relationship between and 4 and the coefficient signal is expressed by the function (20
C) is expressed as From FIG. 2A, it can be seen that when the vertical correlation is low, the coefficient signal tends to be 0.
また、入力映像信号Ｆ（Ｎ、ｉ）の垂直相関が高く差信
号ΔＶ１ 及びΔｖ２ の夫々の絶対値が小さい場合に
は、第２図Ｃよりフレーム差信号の絶対値信号に、及び
に、と係数信号にとの関係は第２図Ｂの関数（２０）で
表わされる。この第２図Ｂより、垂直方向の相関が高い
場合には係数信号には第９図例と同様に変化することが
分かる。In addition, when the vertical correlation of the input video signal F(N, i) is high and the absolute values of the difference signals ΔV1 and Δv2 are small, the absolute value signal of the frame difference signal from FIG. The relationship between the coefficient signal and the coefficient signal is expressed by the function (20) in FIG. 2B. It can be seen from FIG. 2B that when the vertical correlation is high, the coefficient signal changes in the same way as in the example of FIG. 9.
この合成回路Ｍ Ｉ Ｘ（１５）にて生成される係数信
号Ｋを乗算回路（１８）に供給し、この乗算回路（１８
）は混合補間信号Ｍ＋（＝ＡＶ （Ｎ、 ｔ ）
Ｆ （Ｎ−１、ｉ））と係数信号にとを乗じて得られる
信号ＫＭ。The coefficient signal K generated by this synthesis circuit M I
) is the mixed interpolation signal M+(=AV (N, t)
F (N-1, i)) and the signal KM obtained by multiplying the coefficient signal by.
を加算器（１９）の一方の入力端子に供給し、この加算
器（１９）の他方の入力端子に信号Ｆ（Ｎ−１，ｉ＞を
遅延時間調整回路（３５）にて所定時間遅延させて成る
信号（これも信号Ｆ（Ｎ−１，ｉ）で表わす。）を供給
する。この加算器（１９）は次の式で表わされる補間映
像信号１（Ｎ、ｉ）をスイッチ回路（３６）の一方の固
定接点（３６ａ） 及びスイッチ回路（３７）の一方
の固定接点（３７ｂ） に共通に供給する如くなす。is supplied to one input terminal of the adder (19), and the signal F(N-1,i> is supplied to the other input terminal of the adder (19) and is delayed by a predetermined time in a delay time adjustment circuit (35). This adder (19) supplies an interpolated video signal 1 (N, i) expressed by the following equation to a switch circuit (36 ) and one fixed contact (37b) of the switch circuit (37).
１（Ｎ、 ｉ）＝ＫＭ、＋Ｆ（Ｎ ｌ １）（１
−Ｋ）Ｆ（Ｎ −１，ｉ）十ＫＡＶ（Ｎ、 ｉ）・・
・・・・（８）
また、入力端子〔１）に供給される入力映像信号Ｆ（Ｎ
、ｉ）を遅延時間調整回路（３４）にて所定時間だけ遅
延させて成る信号（これも信号Ｆ （Ｎ、 ｉ）で表
わす。） をスイッチ回路（３６）の他方の固定接点（
３６ｂ） 及びスイッチ回路（３７）の他方の固定接
点（３７ａ＞ に共通に供給する如くなす。それらス
イッチ回路（３６）及び（３７）の夫々の可動接点は制
ｆｉｌｌ端子（４０）より供給される制御信号により共
通にフレーム周波数２ｆｖ で切替え、スイッチ回路（
３６）の可動接点および スイッチ回路（３７）の可動
接点を夫々出力端子（３８）及び（３９）に接続する。1(N, i)=KM,+F(N l 1)(1
-K)F(N-1,i)10KAV(N,i)...
...(8) In addition, the input video signal F(N
, i) by a predetermined period of time in the delay time adjustment circuit (34) (this is also represented by signal F (N, i)) is sent to the other fixed contact (of the switch circuit (36)).
36b) and the other fixed contact (37a>) of the switch circuit (37).The movable contacts of these switch circuits (36) and (37) are supplied from the control fill terminal (40). Commonly switched at a frame frequency of 2fv by a control signal, a switch circuit (
The movable contacts of 36) and the movable contacts of the switch circuit (37) are connected to output terminals (38) and (39), respectively.
従って、入力映像信号Ｆ（Ｎ、ｉ）が偶数フィールドで
あるときにスイッチ回路（３６）の可動接点が固定接点
（３６ａ） 側で且つスイッチ回路（３７）の可動接点
が固定接点（３７ａ） 側に接続されるように切替え
の位相を調整することにより、出力端子（３８）からは
常に奇数フィールドの映像信号が出力され、出力端子（
３９）からは常に偶数フィールドの映像信号が出力され
る。Therefore, when the input video signal F(N, i) is an even field, the movable contact of the switch circuit (36) is on the fixed contact (36a) side, and the movable contact of the switch circuit (37) is on the fixed contact (37a) side. By adjusting the switching phase so that it is connected to the output terminal (38), the odd field video signal is always output from the output terminal (38), and the output terminal (
39) always outputs an even field video signal.
出力端子（３８）及び（３９）に続けて例えば第８図例
の如く時間軸圧縮器（２）を設けることができるが、本
例ではスイッチ回路（３６）及び（３７）の作用によっ
て奇数フィールドの信号と偶数フィールドの信号とを分
離することができるので、後の処理が容易である利益が
ある。Following the output terminals (38) and (39), a time axis compressor (2) can be provided, for example, as shown in the example in FIG. 8, but in this example, the odd field is Since the signal of the field and the signal of the even field can be separated, there is an advantage that subsequent processing is easy.
第１図例の動作につき説明するに、入力映像信号Ｆ（Ｎ
、ｉ）の垂直相関が高い場合には第２図Ｂより係数信号
には第９図の従来例と同様に変化するので、式（８）よ
り補間映像信号１ （Ｎ、ｉ）は加重平均信号である
原補間信号ＡＶ（Ｎ、ｉ）と１フイールド遅延した入力
映像信号Ｆ（Ｎ−１，ｉ）とを従来例と同じ比率で合成
して形成される。To explain the operation of the example in FIG. 1, input video signal F(N
, i), the coefficient signal changes as shown in FIG. 2B in the same way as the conventional example in FIG. It is formed by combining the original interpolated signal AV (N, i) and the input video signal F (N-1, i) delayed by one field at the same ratio as in the conventional example.
これに対して、入力映（象信号の垂直相関が低い場合に
は第２図Ａより、フレーム差信号である絶対値信号に３
及びに、が比較的大きな値で画像が比較的大きく変化
しても、係数信号にの値は０に近い値に維持される。従
って、式（８）より補間映像信号１ （Ｎ、 Ｉ）
は
１ （Ｎ、 ｉ） ＃Ｆ （Ｎ −１，ｉ）
・・・・・・（９）となり、補間映像信号としては１
フイールド遅延した入力映像信号Ｆ（Ｎ−１，ｉ）が出
力され易くなる。On the other hand, if the vertical correlation of the input image signal is low, as shown in Figure 2A, the absolute value signal, which is the frame difference signal, has a
Even if and is a relatively large value and the image changes relatively greatly, the value of the coefficient signal is maintained at a value close to 0. Therefore, from equation (8), interpolated video signal 1 (N, I)
is 1 (N, i) #F (N −1, i)
...(9), and the interpolated video signal is 1
The field-delayed input video signal F(N-1,i) is more likely to be output.
垂直相関が低い映像として第３図の高輝度の長方形（４
２）を仮定して、この長方形（４２）がＤ方向に振動し
ているような状態であるとする。この場合、第３図の第
に番目の走査線に対応する入力映像信号Ｆ （Ｎ、ｋ）
は垂直相関が極めて低いので、その入力映像信号Ｆ （
Ｎ、ｋ）と１ライン手前の信号Ｆ （Ｎ、 ｋ−１）
との間の補間映像信号Ｉ（Ｎ。The high-brightness rectangle (4) in Figure 3 is an image with low vertical correlation.
Assuming 2), it is assumed that this rectangle (42) is vibrating in the D direction. In this case, the input video signal F (N, k) corresponding to the th scanning line in FIG.
has an extremely low vertical correlation, so its input video signal F (
N, k) and the signal F (N, k-1) one line before
The interpolated video signal I(N.
ｋ）は式（９）より常にｌフィールド遅延した入力映像
信号Ｆ（Ｎ−１，ｉ）になり易い。従って、その第３図
の長方形（４２）が数フイールド期間静止している場合
に出力映像信号に対応する映像が第４図への如くなると
共に、その第３図の長方形（４２）が２フイールド前に
位置（４３）に存在した場合であっても、補間映像信号
１ （Ｎ、ｋ）は１フイールド遅延した入力映像信号
Ｆ（Ｎ−１，ｌ）となり、その出力映像信号に対応する
映像は第４図Ｂの如くなり表示のチラッキは生じない。k) tends to always be the input video signal F(N-1,i) delayed by l field from equation (9). Therefore, when the rectangle (42) in FIG. 3 remains stationary for several field periods, the video corresponding to the output video signal becomes as shown in FIG. 4, and the rectangle (42) in FIG. Even if it previously existed at position (43), the interpolated video signal 1 (N, k) becomes the input video signal F (N-1, l) delayed by one field, and the video corresponding to the output video signal As shown in FIG. 4B, the display does not flicker.
上述のように第１図例は垂直方向の相関が低い場合には
、補間映像信号１（Ｎ、ｉ）としてｌフィールド遅延し
た入力映像信号Ｆ（Ｎ−１，ｉ）が選択され易いように
しているので、加重平均信号である原補間信号ＡＶ （
Ｎ、ｉ）とその入力映像信号Ｆ（Ｎ−１，ｉ）とが高速
に切替えられることがなくなり、表示のチラッキが防止
され画質の劣化が防止される利益がある。尚、補間映像
信号■（Ｎ、ｉ）としてｌフィールド遅延した入力映像
信号Ｆ（Ｎ−１，ｉ）の方を選択するのは、この入力映
像信号Ｆ（Ｎ−１，ｉ）は現在の前のフィールドでは必
ず表示されていることによる。As mentioned above, in the example of FIG. 1, when the vertical correlation is low, the input video signal F(N-1, i) delayed by l field is likely to be selected as the interpolated video signal 1(N, i). Therefore, the original interpolated signal AV (
N,i) and its input video signal F(N-1,i) are no longer switched at high speed, which has the advantage of preventing display flickering and deterioration of image quality. Note that the reason why the input video signal F(N-1, i) delayed by one field is selected as the interpolated video signal ■(N, i) is because this input video signal F(N-1, i) is the current This is because it is always displayed in the previous field.
更に、第１図例によれば１水平期間の遅延回路（３０）
及び比較器（３１）が設けられており、１フイールド遅
延した入力映像信号Ｆ （Ｎ−１，ｉ）についても垂直
相関の有無を検出しているので、垂直相関の有無につい
てより正確な判定ができる利益がある。Furthermore, according to the example in FIG. 1, a delay circuit (30) for one horizontal period
and a comparator (31) are provided to detect the presence or absence of vertical correlation even for the input video signal F (N-1, i) delayed by one field. Therefore, a more accurate determination of the presence or absence of vertical correlation is possible. There are benefits that can be made.
次に、第１図例の回路構成について検討するに、回路系
（２７）、 （２８）、 （１１）、 （１３）、 （
３２）は回路系（３０）。Next, considering the circuit configuration of the example in Figure 1, the circuit systems (27), (28), (11), (13), (
32) is a circuit system (30).
（３１）、 （１２）、 （１４）、 （３３） と
完全に対称であり、変換器（３２）より出力される絶対
値信号Ｊ３ を１フィールド期間だけ遅延させた信号が
変換器（３３）より出力される絶対値信号Ｊ、となって
いる。従って、回路系（３０）、 （３１）、 （１２
）、 （１４）、 （３３）及び第３の１フィールド期
間分の遅延回路（１０）は第５図に示す如く、１個の１
フィールド期間分の遅延回路（４４）で置き換えること
ができる。そこで、この第５図例においては、変換器（
３２）より出力される絶対値信号Ｊ、を合成回路Ｍ Ｉ
Ｘ（１５）の一方の入力端子及びその１フィールド期
間分の遅延回路〈４４）の入力端子に供給し、この遅延
回路（４４）の出力信号である絶対値信号Ｊ４ を合成
回路Ｍ Ｉ Ｘ（１５）の他方の入力端子に供給する如
くなす。他の回路構成は第１図例と同様である。(31), (12), (14), and (33) are completely symmetrical, and the signal obtained by delaying the absolute value signal J3 output from the converter (32) by one field period is sent to the converter (33). The absolute value signal J is output from Therefore, the circuit system (30), (31), (12
), (14), (33) and the third delay circuit (10) for one field period are one
It can be replaced with a delay circuit (44) for the field period. Therefore, in this example in Fig. 5, the converter (
32) The absolute value signal J output from the synthesis circuit M I
The absolute value signal J4, which is the output signal of this delay circuit (44), is supplied to one input terminal of X (15) and the input terminal of a delay circuit (44) for one field period, and the absolute value signal J4, which is the output signal of this delay circuit (44), is sent to the synthesis circuit M I 15). The other circuit configurations are the same as the example shown in FIG.
この第５図例によっても第１図例と同様に、入力映像信
号Ｆ （Ｎ、ｉ）の垂直相関が低い部分では、その補間
映像信号１ （Ｎ、ｉ）として１フイールド遅延した
入力映像信号Ｆ（Ｎ−１，ｉ）が選択され易くなる。更
に、この第５図例は回路構成が簡略化され回路が小型化
できると共に製造コストが低減できる利益がある。In the example of FIG. 5, as well as the example of FIG. F(N-1,i) is more likely to be selected. Furthermore, the example shown in FIG. 5 has the advantage of simplifying the circuit configuration, making the circuit smaller, and reducing manufacturing costs.
尚、本発明は上述実施例に限定されず、本発明の要旨を
逸脱しない範囲で種々の構成を採り得ることは勿論であ
る。It should be noted that the present invention is not limited to the above-described embodiments, and it goes without saying that various configurations may be adopted without departing from the gist of the present invention.
本発明によれば、例えば水平方向のエツジ部分などの如
く垂直相関の低い部分において、入力映像信号が手振れ
や電気的ノイズ等によって変動しても、原補間信号と入
力映像信号を１フィールド分遅延した信号とが高速に切
替えられて補間映像信号とされることがなくなり、補間
映像信号としては入力映像信号を１フィールド分遅延し
た信号が選択され易くなるため、表示のチラッキ等の画
質の劣化が防止できる利益がある。According to the present invention, even if the input video signal fluctuates due to camera shake or electrical noise in areas with low vertical correlation, such as edge areas in the horizontal direction, the original interpolated signal and the input video signal can be delayed by one field. This eliminates the possibility that the input video signal is switched at high speed and becomes the interpolated video signal, and a signal delayed by one field from the input video signal is more likely to be selected as the interpolated video signal. There are preventable benefits.
第１頭は本発明の一実施例を示す構成図、第２図〜第４
図は夫々第１図例の動作の説明に供する線図、第５図は
本発明の他の実施例を示す構成図、第６図及び第７図は
夫々映像信号の補間の説明に供する線図、第８図は従来
の映像信号形成回路を示す構成図、第９図〜第１４図は
夫々第８図例の動作の説明に供する線図である。
（８）、 ＜９）、 （１０）、（１４） は夫々１
フイールドの遅延時間を有する遅延回路、（１１）、
（１２） は夫々減算器、（１５）は合成回路Ｍ Ｉ
Ｘ、 （１６）は平均値補間回路、（１７）は減算回
路、（１８）は乗算回路、（１９）は加算回路、（２７
）、 （３０） は夫々１水平期間の遅延時間を有す
る遅延回路、（２８）、 （３１） は夫々比較器、
（３２）。
（３３）は夫々変換器である。
代
理
人
松
隈
秀
盛
０Ｃ
第２
図
入力吹像信う
第３図
土刀吠イＬ信弓
策４図
入力吠イ叛信号
第８図
第１図
２２Ａ
入カ吠イ’＆稽３
第１８図The first figure is a configuration diagram showing an embodiment of the present invention, and Figures 2 to 4 are
The figures are line diagrams for explaining the operation of the example in Figure 1, Figure 5 is a configuration diagram showing another embodiment of the present invention, and Figures 6 and 7 are line diagrams for explaining the interpolation of video signals, respectively. 8 is a block diagram showing a conventional video signal forming circuit, and FIGS. 9 to 14 are diagrams for explaining the operation of the example shown in FIG. 8, respectively. (8), <9), (10), and (14) are each 1
Delay circuit having field delay time, (11),
(12) is a subtracter, and (15) is a synthesis circuit M I
X, (16) is an average value interpolation circuit, (17) is a subtraction circuit, (18) is a multiplication circuit, (19) is an addition circuit, (27)
), (30) are delay circuits each having a delay time of one horizontal period, (28), (31) are respective comparators,
(32). (33) are converters, respectively. Agent Hidemori Matsukuma 0C 2nd figure Input blowing statue believe 3rd figure Doto Bōi L Shinyumi strategy 4 figure Input Bōi rebellious signal 8th figure 1 Fig. 22A Iruka Bōi'& Kei 3 Fig. 18
Claims (1)
形成する映像信号形成回路において、上記入力映像信号
の隣接する２ラインの映像信号から原補間信号を形成す
る補間回路と、上記入力映像信号と上記入力映像信号を
２フィールド分遅延した信号とよりフレーム差信号を形
成する動き検出回路と、上記入力映像信号の垂直相関の
有無を検出する垂直相関検出回路と、該垂直相関検出回
路の出力信号及び上記フレーム差信号に基づいて係数信
号を出力する係数信号発生回路と、上記原補間信号と上
記入力映像信号を１フィールド分遅延した信号とを上記
係数信号に対応したレベル比で合成して上記補間映像信
号を生成する合成回路とを備えたことを特徴とする映像
信号形成回路。A video signal forming circuit that forms an interpolated video signal from an interlaced input video signal, an interpolation circuit that forms an original interpolated signal from video signals of two adjacent lines of the input video signal; a motion detection circuit that forms a frame difference signal from a signal delayed by two fields; a vertical correlation detection circuit that detects the presence or absence of vertical correlation of the input video signal; and an output signal of the vertical correlation detection circuit and the frame. A coefficient signal generation circuit outputs a coefficient signal based on the difference signal, and the original interpolated signal and a signal obtained by delaying the input video signal by one field are synthesized at a level ratio corresponding to the coefficient signal to generate the interpolated video signal. A video signal forming circuit comprising: a synthesis circuit that generates a video signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106563A JP2884594B2 (en) | 1989-04-26 | 1989-04-26 | Video signal formation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106563A JP2884594B2 (en) | 1989-04-26 | 1989-04-26 | Video signal formation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02285786A true JPH02285786A (en) | 1990-11-26 |
| JP2884594B2 JP2884594B2 (en) | 1999-04-19 |
Family
ID=14436764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1106563A Expired - Fee Related JP2884594B2 (en) | 1989-04-26 | 1989-04-26 | Video signal formation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2884594B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5646697A (en) * | 1994-01-19 | 1997-07-08 | Sony Corporation | Special effects video processor |
-
1989
- 1989-04-26 JP JP1106563A patent/JP2884594B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5646697A (en) * | 1994-01-19 | 1997-07-08 | Sony Corporation | Special effects video processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2884594B2 (en) | 1999-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6947094B2 (en) | Image signal processing apparatus and method | |
| US20070121724A1 (en) | Image motion compensation arrangement and method therefor | |
| JP2000253365A (en) | Method and device for converting resolution | |
| JP4772562B2 (en) | Pull-down signal detection device, pull-down signal detection method, progressive scan conversion device, and progressive scan conversion method | |
| KR100930759B1 (en) | Image signal processing device and processing method | |
| KR20060008271A (en) | Motion correction device and method | |
| JPS5940772A (en) | Double scanning television receiver | |
| JPH02285786A (en) | Video signal generating circuit | |
| JP3062286B2 (en) | Motion detection circuit and motion adaptive scanning line interpolation circuit | |
| JP2000156846A (en) | Device and method for converting moving image format | |
| JPH11331782A (en) | Signal converter | |
| JP3355054B2 (en) | Motion vector detection method and motion vector detection device | |
| JP2004297476A (en) | Device and method for sequential scanning conversion | |
| JP2003032636A (en) | Main scanning conversion equipment using movement compensation and main scanning conversion method | |
| KR100715168B1 (en) | Video signal processing apparatus and video signal processing method | |
| JP4016646B2 (en) | Progressive scan conversion apparatus and progressive scan conversion method | |
| JP2002209191A (en) | Video signal converting device | |
| JP3292233B2 (en) | Interpolation processing circuit | |
| JP3879972B2 (en) | Video signal processing circuit | |
| JP3242164B2 (en) | Scanning line number converter for image signals | |
| JP3603393B2 (en) | Television circuit | |
| JPH0481086A (en) | Motion adaptive scanning line interpolating device | |
| JP3804595B2 (en) | Video signal processing method and apparatus | |
| JPH03289887A (en) | Scanning converter for picture signal | |
| JPH1023374A (en) | Device for converting system of picture signal and method for converting number of field |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |