JPH02276419A - Vbo free thyristor conversion device - Google Patents
Vbo free thyristor conversion deviceInfo
- Publication number
- JPH02276419A JPH02276419A JP9521289A JP9521289A JPH02276419A JP H02276419 A JPH02276419 A JP H02276419A JP 9521289 A JP9521289 A JP 9521289A JP 9521289 A JP9521289 A JP 9521289A JP H02276419 A JPH02276419 A JP H02276419A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- vbo
- circuit
- gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 21
- 238000010304 firing Methods 0.000 claims description 24
- 230000000903 blocking effect Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000001629 suppression Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Protection Of Static Devices (AREA)
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は過電圧保護機能を有するVBOフリーサイリス
タで構成した直流送電、無効電力補償装置等に利用され
るサイリスタ変換装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Field of Application) The present invention relates to a thyristor conversion device used in DC power transmission, a reactive power compensator, etc., which is configured with a VBO-free thyristor having an overvoltage protection function.
(従来の技術)
皆来、直流送電(以下HVDCと記す)、無効電力補償
装置(以下SvCと記す)等のサイリスタ変換装置には
電気サイリスタ又は光サイリスタが利用されている。こ
れらのサイリスタは自身で過電圧抑制機能がないためこ
れまで、アレスタ又は過電圧保護回路で、過電圧を抑制
していた。(Prior Art) Electric thyristors or optical thyristors have been used in thyristor conversion devices such as direct current power transmission (hereinafter referred to as HVDC) and var power compensator (hereinafter referred to as SvC). Since these thyristors do not have an overvoltage suppression function on their own, overvoltage has been suppressed using arresters or overvoltage protection circuits.
一方、最近、自身で順方向の過電圧に対して、自己点弧
(VBO点弧)機能により保護できるサイリスタいわゆ
るVBOフリーサイリスタが実用化され、サイリスタ変
換装置に適用される状況にある。On the other hand, recently, a thyristor, a so-called VBO-free thyristor, which can protect itself against forward overvoltage by a self-ignition (VBO ignition) function has been put into practical use, and is now being applied to a thyristor conversion device.
これにより過電圧保護回路の省略又はアレスタの省略等
が可能となる。This makes it possible to omit an overvoltage protection circuit or an arrester.
しかしVBOフリーサイリスタの自己点弧は毎サイクル
のVBO点弧(連続VBO点弧)は熱的な理由で許容さ
れず、数サイクルのVBO点弧が限界である。一方シス
テムから決まる過電圧は数サイフルル数百サイクルに及
ぶ、(イステム条件で異なる。)
従って、過電圧が長時間継続する場合はVBOフリーサ
イリスタは破損してしまう。However, self-ignition of the VBO free thyristor is not allowed for VBO firing every cycle (continuous VBO firing) for thermal reasons, and VBO firing of several cycles is the limit. On the other hand, the overvoltage determined by the system extends over several cycles to hundreds of cycles (this varies depending on the system conditions). Therefore, if the overvoltage continues for a long time, the VBO free thyristor will be damaged.
これらを第6図、第7図及び第8図を使って説明する。These will be explained using FIGS. 6, 7, and 8.
第6図はHVDC用のVBOフリーサイリスタを用いた
変換器システムの全体構成図であり、第7図はそのVB
Oフリーサイリスタを用いた変換器の1アーム(以下サ
イリスタバルブ又はバルブと記す)とそのゲートパルス
発生器以下(PGと記す)を示す。Figure 6 shows the overall configuration of a converter system using VBO-free thyristors for HVDC, and Figure 7 shows its VBO
One arm of a converter using an O-free thyristor (hereinafter referred to as a thyristor valve or valve) and its gate pulse generator (hereinafter referred to as PG) are shown.
IU〜IZはサイリスタバルブ、2は直流リアクトル、
3は変換器用の変圧器、4は変換器と交流系統を連結す
る遮断器である。IU to IZ are thyristor valves, 2 is a DC reactor,
3 is a transformer for the converter, and 4 is a circuit breaker that connects the converter to the AC system.
また5はVflOフリーサイリスタ、6と7はスナバ回
路の抵抗とコンデンサ、8は直流電圧分圧用の抵抗、9
はdi/dt及びdv/dt抑制用の抑制−ドリアクト
ルである。 10はゲート光信号をPGよりサイリスタ
バルブに伝送するためライトガイドである。11は光ゲ
ート発生用の発光素子で12.13.14は発光素子を
駆動するためのスイッチング素子、抵抗、直流電源であ
る。Further, 5 is a VflO free thyristor, 6 and 7 are snubber circuit resistors and capacitors, 8 is a DC voltage dividing resistor, 9
is a suppression reactor for di/dt and dv/dt suppression. 10 is a light guide for transmitting the gate optical signal from the PG to the thyristor valve. 11 is a light emitting element for generating a light gate, and 12, 13, and 14 are switching elements, resistors, and DC power supplies for driving the light emitting element.
スイッチング素子12はゲート指令信号、 au(信号
auは、図示していない変換器制御装置からの導通指令
信号そのものか又は導通指令信号と図示していないバル
ブの順電圧信号のアンド信号のいずれでもよい、)
かかる構成でゲート指令信号auにより、スイッチング
素子12が動作すると発光素子11とライトガイド10
を通じてサイリスタバルブ内の各VBOフリーサイリス
タ5にゲート光信号が供給されU相バルブの全VBOフ
リーサイリスタ5は一斉に点弧する。従ってサイリスタ
バルブは導通状態に入る。The switching element 12 receives a gate command signal, au (signal au may be either a conduction command signal itself from a converter control device (not shown) or an AND signal of a conduction command signal and a forward voltage signal of a valve (not shown). ,) With this configuration, when the switching element 12 is operated by the gate command signal au, the light emitting element 11 and the light guide 10 are activated.
A gate light signal is supplied to each VBO free thyristor 5 in the thyristor valve through the thyristor valve, and all the VBO free thyristors 5 of the U-phase valve fire at the same time. The thyristor valve therefore becomes conductive.
(発明が解決しようとする課題)
第8図はシステム電圧が何んらの原因で上昇し、VBO
点弧するケースを示す、(インバータ運転の例)t=T
、でシステム過電圧となった例でtくT□は通常運転(
通常点弧) 、t > ’rtでは過電圧運転(VBO
点弧)となることを示す。(Problem to be solved by the invention) Figure 8 shows that the system voltage increases for some reason and VBO
Indicating the case of ignition (example of inverter operation) t=T
In the example where system overvoltage occurs at , t is normal operation (
Normal ignition), overvoltage operation (VBO
ignition).
この場合、 t)T1の過電圧点弧期間(又は点弧回
数)がVBOフリー素子の限界を越えると、VBOフリ
ー素子は完全に破損してしまう。In this case: t) If the overvoltage firing period (or number of firings) of T1 exceeds the limit of the VBO free element, the VBO free element will be completely damaged.
以上のようにVBOフリーサイリスタをそのままサイリ
スタ変換器に適用すると以上のような重大な事故をひき
起すことになる。As described above, if a VBO-free thyristor is directly applied to a thyristor converter, the above-mentioned serious accident will occur.
本発明は前述の欠点に鑑みてなされたもので、VBOフ
リーサイリスタの過電圧保護点弧を検出すると共にその
点弧回数により、ゲートブロック、しゃ断器解放又は再
起動等を行ない、VBoフリーサイリスタを破損させる
ことなく、サイリスタバルブに加わる過電圧を適切に抑
制可能なVBOフリーサイリスタ変換装置を提供するこ
とにある。The present invention was made in view of the above-mentioned drawbacks, and detects the overvoltage protection firing of the VBO free thyristor, and depending on the number of firings, performs gate blocking, breaker release, or restart, etc., and damages the VBO free thyristor. It is an object of the present invention to provide a VBO-free thyristor conversion device that can appropriately suppress overvoltage applied to a thyristor valve without causing damage to the thyristor valve.
(課題を解決するための手段)
本発明はVBOフリーサイリスタで構成されるサイリス
タバルブ、サイリスタバルブを点弧させるためのLED
、そ′のLEDを駆動する電源及びスイッチング素子、
光ゲート信号を伝達するライトガイド、Vlloll−
サイリスタバルブのVBO点弧を検出するVBO点弧検
出回路、VBO点弧回数を計数するカウンタ、連続VB
O点弧を検出する為のタイマー、VBO点弧回数が多数
であるとの判断基準を設定する設定器、カウンタ出力数
と設定器の示す設定数を比較する比較器から成る。(Means for Solving the Problems) The present invention provides a thyristor valve composed of a VBO free thyristor, and an LED for igniting the thyristor valve.
, a power supply and switching element that drives the LED,
A light guide that transmits optical gate signals, Vlloll-
VBO firing detection circuit that detects VBO firing of thyristor valve, counter that counts the number of VBO firings, continuous VB
It consists of a timer for detecting O ignition, a setter for setting a criterion for determining whether the number of VBO ignitions is too large, and a comparator for comparing the counter output number with the set number indicated by the setter.
(作 用)
サイリスタバルブのVBQ点弧が発生し始めてからタイ
マーが一定時間を測定し始める一方、カウンターがサイ
リスタバルブのVBO点弧回数を数え始め、その数が設
定器の示す数より多いことを比較器が検出した時点が所
定時間以内であれば、所定回数連続してサイリスタバル
ブがVllo点弧したとして、サイリスタバルブのゲー
トブロック、あるいは遮断器をトリップさせる。(Function) The timer starts measuring a certain period of time after the VBQ firing of the thyristor valve begins to occur, while the counter starts counting the number of VBO firings of the thyristor valve and indicates that the number is greater than the number indicated by the setting device. If the time detected by the comparator is within a predetermined time, it is assumed that the thyristor valve has fired Vllo a predetermined number of times in succession, and the gate block or circuit breaker of the thyristor valve is tripped.
(実施例)
以下本発明の一実施例を例えば、連続して3回以上サイ
リスタバルブがVBO点弧した時にサイリスタバルブを
ゲートブロックさせる例について説明する。第1図は本
発明の一実施例を示す図であり、U相すイリスタバルブ
とそのゲートパルス発生器を示している。(Example) An example of an embodiment of the present invention will be described below, in which, for example, a thyristor valve is gate-blocked when the thyristor valve is VBO-ignited three or more times in a row. FIG. 1 is a diagram showing one embodiment of the present invention, showing a U-phase iris valve and its gate pulse generator.
第7図と同じ働きをなす要素には同じ符号を付は説明を
省略する。Elements having the same functions as those in FIG. 7 are denoted by the same reference numerals, and explanations thereof will be omitted.
15はスナバ電流検出用の発光素子、16は発光素子1
5用の逆並列に接続されたダイオード、17はライトガ
イド、1Bは光電変換回路、19はアンド回路であり、
これらの回路でサイリスタバルブのVBO点弧検出回路
を構成しているe VBoフリーサイリスタ5がVBO
点弧する場合は、通常運転時より高い順電圧からターン
オンするので、この時発光素子15を流れるスナバコン
デンサ7の放電々流は。15 is a light emitting element for snubber current detection, 16 is a light emitting element 1
5 is an anti-parallel connected diode, 17 is a light guide, 1B is a photoelectric conversion circuit, 19 is an AND circuit,
These circuits constitute the VBO ignition detection circuit of the thyristor valve.e VBo free thyristor 5 is the VBO
When igniting, the turn-on occurs from a higher forward voltage than during normal operation, so the discharge current of the snubber capacitor 7 flowing through the light emitting element 15 at this time is as follows.
通常運転時より大きくなり、発光素子15は強く発光す
ることになる。従って光電変換回路18の受光検出レベ
ルを所定の値に設定することにより、通常運転中にVB
Oフリーサイリスタ5が点弧した場合には、光電変換回
路18は動作せず、VBOフリーサイリスタ5がVBO
点弧した時のみ、光電変換回路18が動作する回路を構
成する。アンド回路19により、U相バルブを構成する
サイリスタバルブのVBG点弧検出信号の論理積を行な
うことにより、U相バルブとしてのVBO点弧検出信号
VUを得る。It becomes larger than during normal operation, and the light emitting element 15 emits light strongly. Therefore, by setting the light reception detection level of the photoelectric conversion circuit 18 to a predetermined value, VB
When the O free thyristor 5 fires, the photoelectric conversion circuit 18 does not operate and the VBO free thyristor 5
The photoelectric conversion circuit 18 constitutes a circuit that operates only when the light is ignited. The AND circuit 19 performs a logical product of the VBG firing detection signals of the thyristor valves constituting the U-phase valve, thereby obtaining the VBO firing detection signal VU as the U-phase valve.
20はタイマーの役割を果すワンショット回路で入力v
Uが“0″から1″1″に変化した時その出力は((0
”から“′1”に変化して所定のT秒間II I IP
の状態を維持してT秒後に1′″から“0”に変化する
。この実施例では、連続して3回以上のvia点弧した
時を検出する為、Tの値は交流系統の周波数の2周期以
上3周期未満の値とする。20 is a one-shot circuit that plays the role of a timer, and input v
When U changes from “0” to 1”1”, the output is ((0
” to “’1” for a predetermined T seconds II I IP
The state is maintained and changes from 1'' to "0" after T seconds. In this embodiment, the value of T is determined based on the frequency of the AC system because it is detected when the via ignition occurs three or more times in a row. The value shall be at least 2 cycles and less than 3 cycles.
本実施例では交流系統の周波数を50七とし、Tの値は
50+nsとする。21は、カウンターでバルブのVB
O点弧信号VUが入力される毎にその数をカウントする
が、ワンショット回路20の出力が“1″から“0”に
なると、そのカウントは全てクリアされる。22は設定
器でこの実施例では3回に設定されている。23は比較
器で、カウンター21の出力が設定器22の設定値未満
の時比較器23の出力は0′″、カウンタ21の出力が
設定器22の設定値以上では比較器23の出力はre
1 ttとなる。24は信号のラッチ用のフリップフロ
ップである。比較器23の出力が“1”となると、フリ
ップフロップ24の出力であるU相バルブVBO保護信
号PUが11171となる。25はオア回路であり、U
相バルブのvB。In this embodiment, the frequency of the AC system is 507, and the value of T is 50+ns. 21 is the valve VB at the counter
The number is counted every time the O firing signal VU is input, but when the output of the one-shot circuit 20 changes from "1" to "0", the count is all cleared. 22 is a setting device which is set to 3 times in this embodiment. 23 is a comparator; when the output of the counter 21 is less than the set value of the setter 22, the output of the comparator 23 is 0''; when the output of the counter 21 is more than the set value of the setter 22, the output of the comparator 23 is re.
1 tt. 24 is a flip-flop for latching signals. When the output of the comparator 23 becomes "1", the U-phase valve VBO protection signal PU, which is the output of the flip-flop 24, becomes 11171. 25 is an OR circuit, and U
vB of phase valve.
保護信号PUの他に図示されていないが同様な回路で構
成される他相のバルブのVBO保護信号すなわちV相バ
ルブのVBO保護信号pv、w相バルブのVBO保護信
号pw、x相バルブのVBO保護信号px、y相バルブ
のVBO保護信号py、z相バルブのVeo保護信号P
Zの論理和を作る。26は反転回路で、オア回路25の
出力を反転する。In addition to the protection signal PU, the VBO protection signals of the valves of other phases are configured by similar circuits (not shown), that is, the VBO protection signal pv of the V-phase valve, the VBO protection signal pw of the w-phase valve, and the VBO of the x-phase valve. Protection signal px, y-phase valve VBO protection signal py, z-phase valve Veo protection signal P
Create a logical sum of Z. 26 is an inverting circuit that inverts the output of the OR circuit 25;
27U〜27Zは2人力のアンド回路であり、一方の入
力には反転回路26の出力信号が入力され、他方の入力
には、各相のサイリスタバルブのゲート指令信号a U
” a Zが入力され、論理積を行なう。27U to 27Z are two-man powered AND circuits, one input receives the output signal of the inverting circuit 26, and the other input receives the gate command signal aU of the thyristor valve of each phase.
”aZ is input and logical product is performed.
アンド回路27Uの出力は、U相バルブの光ゲート発生
用の発光素子11を駆動するスイッチング素子12へ入
力される。アンド回路27V〜27Zの出力はU相と同
様に図示されていない光ゲート発生用の発光素子を駆動
するスイッチング素子へ入力される。The output of the AND circuit 27U is input to the switching element 12 that drives the light emitting element 11 for generating a light gate of the U-phase bulb. The outputs of the AND circuits 27V to 27Z are input to a switching element (not shown) that drives a light emitting element for generating an optical gate, similarly to the U phase.
VBOフリーサイリスタバルブのveo点弧が1回のみ
の場合、例えば一過性のサージの様な場合についてその
作用を説明する。U相のサイリスタバルブのVBOフリ
ーサイリスタ5がVBO点弧すると発光素子15の光信
号がライトガイド17を通り、光電変換回路18を動作
させ、アンド回路19の出力VUがパルス的に1”とな
りカウンタ21は1をカウントする。設定器22の示す
値は3であるので比較器23の出力は0”である、一方
ワンショット回路20は、VUが“1”となると、50
w間のワンショットパルスを発生する。この50ff1
sの間には2度目のVBO点弧は生じないので再度UV
信号は“1”とならない。そして、カウンタ21の出力
は1のままであり、比較器23の出力はgt Onであ
る。The effect will be explained in the case where the VBO free thyristor valve fires only once, such as in the case of a temporary surge. When the VBO-free thyristor 5 of the U-phase thyristor valve fires in VBO, the optical signal from the light emitting element 15 passes through the light guide 17 and operates the photoelectric conversion circuit 18, and the output VU of the AND circuit 19 becomes 1" in a pulsed manner and the counter is activated. 21 counts 1. Since the value indicated by the setter 22 is 3, the output of the comparator 23 is 0". On the other hand, the one-shot circuit 20 counts 50 when VU becomes "1".
Generates a one-shot pulse between w. This 50ff1
Since the second VBO ignition does not occur during s, the UV
The signal does not become "1". Then, the output of the counter 21 remains 1, and the output of the comparator 23 is gt On.
従って、フリップフロップ24の出力Pun”O”であ
り、オア回路25の出力も“0”となる。そこで反転回
路26の出力は“1”であり、アンド回路27U〜27
Zは各相のゲート指令信号aU−aZ通りの信号を、ス
イッチング素子12に与え各バルブはゲートブロックさ
れない、ワンショット回路20が発生させたパルスが5
0m5後に111”からtt O”に変化する時、カウ
ンタ21のカウント数はリセットされる。Therefore, the output Pun of the flip-flop 24 is "O", and the output of the OR circuit 25 is also "0". Therefore, the output of the inverting circuit 26 is "1", and the AND circuits 27U to 27
Z gives a signal according to the gate command signal aU-aZ of each phase to the switching element 12, and each valve is not gate-blocked.The pulse generated by the one-shot circuit 20 is 5.
When changing from 111" to tt O" after 0m5, the count number of the counter 21 is reset.
次に、システムから決まる過電圧が数サイクル連続する
場合について第1図及び第2図を用いて説明する。Next, a case where the overvoltage determined by the system continues for several cycles will be explained using FIGS. 1 and 2.
まず、1回目のVBO点弧が生ずるとカウンタ21は“
1”をカウントする。次に比較器23は設定器22の示
す値と比較して11 Orlを出力する。一方、929
128回路20の出力は1回目のVBO点弧信号VUが
111”となった時から50m5間のワンショットパル
スを発生している。比較器23の出力は0″′であるの
で、一過性サージの場合同様サイリスタバルブはゲート
ブロックされない。次に2回目のVBO点弧が生じると
カウンタ21は412 IIをカウントするが、比較器
23は設定器22の示す“3”と比較し、0”を出力す
るので、同様にサイリスタバルブはゲートブロックされ
ない。First, when the first VBO ignition occurs, the counter 21 reads “
1". Next, the comparator 23 compares it with the value indicated by the setter 22 and outputs 11 Orl. On the other hand, 929
The output of the 128 circuit 20 generates a one-shot pulse for 50m5 from the time when the first VBO ignition signal VU becomes 111''.The output of the comparator 23 is 0'', so it is a temporary pulse. As in the case of surge, the thyristor valve is not gate blocked. Next, when the second VBO ignition occurs, the counter 21 counts 412 II, but the comparator 23 compares it with "3" indicated by the setting device 22 and outputs 0, so the thyristor valve is also gated. Not blocked.
さらに1回目のVBO点弧から50m5以内に3回目の
VBO点弧が生じるとカウンタ21は“3″をカウント
し比較器23は設定器22の示す′3″と比較しl(I
Nを出力し、フリップフロップ2oの出力を1t1u
にセットする。従ってオア回路25の出力はII 17
1となり反転回路26の出力がパ0″′となりアンド回
路27の一方の入力が0”となる為アンド回路27の出
力は“0″となり、サイリスタバルブは全相ゲートブロ
ックされる。サイリスタバルブがゲートブロックされ、
各サイリスタバルブがすべて消弧すると、サイリスタバ
ルブには、交流の相電圧が印加されることになり、この
値は線間圧に比較しVB分の1の値である為、サイリス
タバルブはVBO点弧しなくなる。Furthermore, when the third VBO firing occurs within 50 m5 from the first VBO firing, the counter 21 counts "3" and the comparator 23 compares it with '3' indicated by the setting device 22.
N, and the output of flip-flop 2o is 1t1u.
Set to . Therefore, the output of the OR circuit 25 is II 17
1, the output of the inverting circuit 26 becomes 0'', and one input of the AND circuit 27 becomes 0'', so the output of the AND circuit 27 becomes 0, and all phases of the thyristor valves are gate-blocked. Thyristor valve is gate blocked,
When all the thyristor valves are extinguished, an alternating current phase voltage is applied to the thyristor valves, and since this value is 1/VB compared to the line pressure, the thyristor valves are at the VBO point. There will be no arc.
以上の説明の様に本発明の実施例によればVB。As described above, according to the embodiment of the present invention, VB.
フリーサイリスタを用いたサイリスタバルブの連続VB
O点弧回数を3回以内とすることが可能となり、VBO
フリーサイリスタ1の許容過電圧保護期間を越えること
なく、従ってサイリスタバルブを破壊することなく、効
果的にサイリスタバルブの過電圧を抑制することが可能
なVBOフリーサイリスタ変換器を提供できる。Continuous VB of thyristor valve using free thyristor
It is possible to reduce the number of O ignitions to 3 times or less, and the VBO
It is possible to provide a VBO free thyristor converter that can effectively suppress the overvoltage of the thyristor valve without exceeding the allowable overvoltage protection period of the free thyristor 1 and therefore without destroying the thyristor valve.
第3図は本発明の他の実施例を示す6本実施例によれば
、サイリスタバルブが所定回数以上の連続VBO点弧を
生じた場合、全バルブのゲートブロックをすると共にオ
ア回路25の出力信号を用いて遮断器4をトリップさせ
る信号を出し、サイリスタバルブに加わる交流電圧を無
電圧とし、サイリスタバルブの過電圧を抑制することが
できる。FIG. 3 shows another embodiment of the present invention. According to this embodiment, when a thyristor valve causes continuous VBO ignition more than a predetermined number of times, the gates of all valves are blocked and the output of the OR circuit 25 is performed. The signal is used to issue a signal to trip the circuit breaker 4, so that the alternating current voltage applied to the thyristor valve becomes non-voltage, and overvoltage of the thyristor valve can be suppressed.
第4図に本発明の他の実施例を示す。オア回路25の出
力をシステムから決まる過電圧が十分減衰すると考えら
れる所定の時間だけ遅れるオンデイレイ回路28に入力
し、オンデイレイ回路28の出力をリセットパルス発生
用のワンショット回路29に入力し、ワンショット回路
29によりフリップフロップ24をリセットするもので
ある。フリップフロップ24がリセットされると、オア
回路25の出力が14011となり、反転回路26の出
力が# I 11となるので、サイリスタバルブのゲー
トブロックが解除され、変換器は運転可能となる。FIG. 4 shows another embodiment of the invention. The output of the OR circuit 25 is input to an on-delay circuit 28 that is delayed by a predetermined time that is considered to sufficiently attenuate the overvoltage determined by the system, and the output of the on-delay circuit 28 is input to a one-shot circuit 29 for generating a reset pulse. 29 resets the flip-flop 24. When the flip-flop 24 is reset, the output of the OR circuit 25 becomes 14011 and the output of the inverting circuit 26 becomes #I11, so that the gate block of the thyristor valve is released and the converter can be operated.
従って、第4図によれば、サイリスタバルブが所定回数
以上連続VBOターンオンした場合、サイリスタバルブ
をゲートブロックすることにより、サイリスタに加わる
過電圧を抑制し、さらに所定時間後に自動的にゲートブ
ロックを解除し、再起動可能なサイリスタ変換器を提供
できる。Therefore, according to FIG. 4, when the thyristor valve is continuously turned on by VBO more than a predetermined number of times, the overvoltage applied to the thyristor is suppressed by gate blocking the thyristor valve, and the gate blocking is automatically released after a predetermined time. , can provide a restartable thyristor converter.
第5図に本発明の他の例を示す。第4図と同一の動作を
示す物には同一の符号を付は説明を省略する。FIG. 5 shows another example of the present invention. Components showing the same operations as those in FIG. 4 are designated by the same reference numerals, and explanations thereof will be omitted.
オンデイレイ回路28の出力を、ワンショット回路29
に入力すると同時に他のワンショット回路30へ入力す
る。ワンショット回路30は入力信号がti Oytか
ら1″′ に変化した時所定の時間10秒のみパルスを
発生する回路である。The output of the on-delay circuit 28 is transferred to the one-shot circuit 29.
At the same time, it is input to another one-shot circuit 30. The one-shot circuit 30 is a circuit that generates a pulse for a predetermined period of 10 seconds when the input signal changes from ti Oyt to 1'''.
ワンショット回路30の出力信号とアンド回路19の出
力信号をアンド回路31へ入力する。アンド回路31の
信号を遮断器4のトリップ指令として使用する。また、
アンド回路31の信号をフリップフロップ32とオア回
路32を介しオア回路25八入力する。The output signal of the one-shot circuit 30 and the output signal of the AND circuit 19 are input to an AND circuit 31. The signal from the AND circuit 31 is used as a trip command for the circuit breaker 4. Also,
The signal from the AND circuit 31 is inputted to an OR circuit 258 via a flip-flop 32 and an OR circuit 32.
本実施例によれば、サイリスタバルブ1が所定回数以上
連続VBO点弧した場合にサイリスタバルブ1をゲート
ブロックすることにより、VBOフリーサイリスタに加
わる過電圧を抑制し、所定時間後に自動的にゲートブロ
ックを解除(デブロックする)シ、変換器を再起動可能
とし、変換器が再起動後所定時間内(To)に再びサイ
リスタバルブ1がVBO点弧した場合には、再び、全サ
イリスタバルブをゲートブロックすると共に遮断器4ヘ
トリツプ指令を送りサイリスタバルブ1の交流電圧を無
電圧とし、サイリスタバルブ1の過電圧を抑制すること
ができる。According to this embodiment, the overvoltage applied to the VBO-free thyristor is suppressed by gate-blocking the thyristor valve 1 when the thyristor valve 1 continuously fires the VBO a predetermined number of times or more, and the gate is automatically blocked after a predetermined time. To release (deblock), the converter can be restarted, and if thyristor valve 1 fires at VBO again within a predetermined time (To) after the converter is restarted, all thyristor valves are gate-blocked again. At the same time, the circuit breaker 4 trip command is sent to make the AC voltage of the thyristor valve 1 non-voltage, thereby suppressing the overvoltage of the thyristor valve 1.
なお、第1図、第3図、第4図、第5図に於て19はア
ンド回路としサイリスタバルブとしてのVBO点弧を検
出する回路としたが、19をオア回路とし1個々のVB
Oフリーサイリスタ単位での連続VBO点弧に対する過
電圧抑制を行う様にしても良い。In Figures 1, 3, 4, and 5, 19 is an AND circuit to detect the VBO firing as a thyristor valve;
Overvoltage suppression may be performed for continuous VBO ignition in units of O-free thyristors.
以上説明のように、本発明によればVBOフリーサイリ
スタの過電圧保護点弧を検出すると共にその点弧回数に
よりゲートブロック、しゃ断器開放、又は再起動等を行
ない、VBOフリーサイリスタを破壊することなくサイ
リスタバルブに加わる過電圧を適切に抑制可能なVBO
フリーサイリスタ変換装置を提供することが出来る。As explained above, according to the present invention, the overvoltage protection firing of the VBO free thyristor is detected, and depending on the number of firings, the gate is blocked, the breaker is opened, or the restart is performed, without destroying the VBO free thyristor. VBO that can appropriately suppress overvoltage applied to the thyristor valve
A free thyristor conversion device can be provided.
第1図は本発明の一実施例を示すブロック図、第2図は
第1図の動作を説明するための図、第3図乃至第5図は
本発明の夫々異なる他の実施例を示すブロック図、第6
図は直流送電用サイリスタ変換装置の全体構成図、第7
図は従来の直流送電用サイリスタ変換装置の1アームと
ゲートパルス発生装置の構成図、第8図は第7図の動作
を説明するためのタイムチャートである。
5・・・VBOサイリスタ、 7・・・コンデンサ6
.8.13・・・抵抗器
9・・・アノードリアクトル
10、17・・・ライトガイド、
12・・・スイッチング素子、
16・・・ダイオード、
19・・・アンド回路、
21・・・カウンタ、
23・・・比較器。
25・・・オア回路。FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a diagram for explaining the operation of FIG. 1, and FIGS. 3 to 5 show other different embodiments of the present invention. Block diagram, 6th
The figure is an overall configuration diagram of a thyristor conversion device for DC power transmission.
The figure is a block diagram of one arm and a gate pulse generator of a conventional thyristor converter for DC power transmission, and FIG. 8 is a time chart for explaining the operation of FIG. 7. 5...VBO thyristor, 7...Capacitor 6
.. 8.13... Resistor 9... Anode reactor 10, 17... Light guide, 12... Switching element, 16... Diode, 19... AND circuit, 21... Counter, 23 ...Comparator. 25...OR circuit.
Claims (4)
を使用したV_B_Oフリーサイリスタ変換装置におい
て、前記V_B_Oフリーサイリスタの過電圧保護点弧
が所定期間で所定回数以上生じたことを検出する手段と
、該手段に応動しV_B_Oフリーサイリスタ変換装置
のゲートをブロックする手段を具備して成るV_B_O
フリーサイリスタ変換装置。(1) In a V_B_O free thyristor conversion device using a V_B_O free thyristor as a switching element, means for detecting that the overvoltage protection firing of the V_B_O free thyristor has occurred a predetermined number of times or more in a predetermined period; V_B_O comprising means for blocking the gate of the free thyristor conversion device
Free thyristor conversion device.
を使用したV_B_Oフリーサイリスタ変換装置におい
て、前記V_B_Oフリーサイリスタの過電圧保護点弧
が所定期間で所定回数以上生じたことを検出する手段と
、該手段に応動しV_B_Oフリーサイリスタ変換装置
のゲートをブロックすると共に前記V_B_Oフリーサ
イリスタ変換装置の交流側しや断器を開放する手段を具
備して成るV_B_Oフリーサイリスタ変換装置。(2) In a V_B_O free thyristor conversion device using a V_B_O free thyristor as a switching element, means for detecting that the overvoltage protection firing of the V_B_O free thyristor has occurred a predetermined number of times or more in a predetermined period; A V_B_O free thyristor converting device comprising means for blocking a gate of the free thyristor converting device and opening an AC side disconnector of the V_B_O free thyristor converting device.
を使用したV_B_Oフリーサイリスタ変換装置におい
て、前記V_B_Oフリーサイリスタの過電圧保護点弧
が所定期間で所定回数以上生じたことを検出する手段と
、該手段に応動しV_B_Oフリーサイリスタ変換装置
のゲートをブロックする手段と、ゲートブロック後所定
時間経過したことでゲートブロックを解除する手段を具
備して成るV_B_Oフリーサイリスタ変換装置。(3) In a V_B_O free thyristor conversion device using a V_B_O free thyristor as a switching element, means for detecting that the overvoltage protection firing of the V_B_O free thyristor has occurred a predetermined number of times or more in a predetermined period; A V_B_O free thyristor conversion device comprising means for blocking a gate of the free thyristor conversion device and means for releasing the gate block when a predetermined time has elapsed after the gate has been blocked.
を使用したV_B_Oフリーサイリスタ変換装置におい
て、前記V_B_Oフリーサイリスタの過電圧保護点弧
が所定期間で所定回数以上生じたことを検出する手段と
、該手段に応動しV_B_Oフリーサイリスタ変換装置
のゲートをブロックする手段と、ゲートブロック後所定
時間経過したことでゲートブロックを解除する手段と、
ゲートブロック解除後所定時間内に再度前記V_B_O
フリーサイリスタが過電圧保護点弧した場合には、再び
ゲートブロックすると共に前記V_B_Oフリーサイリ
スタ変換装置の交流側しや断器を開放する手段を具備し
て成るV_B_Oフリーサイリスタ変換装置。(4) In a V_B_O free thyristor conversion device using a V_B_O free thyristor as a switching element, means for detecting that the overvoltage protection firing of the V_B_O free thyristor has occurred more than a predetermined number of times in a predetermined period; means for blocking the gate of the free thyristor conversion device; and means for releasing the gate block when a predetermined period of time has elapsed after blocking the gate;
The V_B_O is set again within a predetermined time after the gate block is released.
A V_B_O free thyristor converter comprising means for blocking the gate again and opening the AC side or disconnector of the V_B_O free thyristor converter when the free thyristor is activated for overvoltage protection.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9521289A JP2801631B2 (en) | 1989-04-17 | 1989-04-17 | Vво free thyristor converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9521289A JP2801631B2 (en) | 1989-04-17 | 1989-04-17 | Vво free thyristor converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02276419A true JPH02276419A (en) | 1990-11-13 |
JP2801631B2 JP2801631B2 (en) | 1998-09-21 |
Family
ID=14131444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9521289A Expired - Lifetime JP2801631B2 (en) | 1989-04-17 | 1989-04-17 | Vво free thyristor converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2801631B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007097261A (en) * | 2005-09-27 | 2007-04-12 | Toshiba Mitsubishi-Electric Industrial System Corp | Serial semiconductor switch device |
JP2009232640A (en) * | 2008-03-25 | 2009-10-08 | Toshiba Mitsubishi-Electric Industrial System Corp | Series circuit of thyristor with overvoltage protective function |
US11009542B2 (en) | 2017-07-10 | 2021-05-18 | Nr Electric Co., Ltd | Thyristor valve test system based on cooperation of logical functions of software |
-
1989
- 1989-04-17 JP JP9521289A patent/JP2801631B2/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007097261A (en) * | 2005-09-27 | 2007-04-12 | Toshiba Mitsubishi-Electric Industrial System Corp | Serial semiconductor switch device |
JP4700460B2 (en) * | 2005-09-27 | 2011-06-15 | 東芝三菱電機産業システム株式会社 | Series semiconductor switch device |
JP2009232640A (en) * | 2008-03-25 | 2009-10-08 | Toshiba Mitsubishi-Electric Industrial System Corp | Series circuit of thyristor with overvoltage protective function |
US11009542B2 (en) | 2017-07-10 | 2021-05-18 | Nr Electric Co., Ltd | Thyristor valve test system based on cooperation of logical functions of software |
Also Published As
Publication number | Publication date |
---|---|
JP2801631B2 (en) | 1998-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3865438A (en) | Protection means against auto-ignition for the rectifiers of a static converter | |
US3760258A (en) | Static inverter | |
US3821630A (en) | Commutation failure detection and control for scr inverters | |
US4191992A (en) | Method of and apparatus for enabling soft-failure of modular power converter systems, including RF generator systems, embodying switching components in the power conversion | |
WO2020187479A1 (en) | Apparatus and methods for voltage control | |
EP0470525B1 (en) | Power converter with shoot-through protection | |
JPS644376B2 (en) | ||
US4135223A (en) | Electronic protection circuit | |
JPH02276419A (en) | Vbo free thyristor conversion device | |
US4208691A (en) | Control of inverter circuit-breaker | |
US4942494A (en) | Short-circuit protector for a half-controlled three-phase bridge | |
US4613932A (en) | Method and circuit for reduction of stress in thyristors operating in the individual emergency firing mode | |
JPH0821861A (en) | Fault detecting circuit for power converting device | |
JP5192269B2 (en) | Series circuit of thyristor with overvoltage protection function | |
JP2557494B2 (en) | Static var compensator | |
JPH0389843A (en) | Converter | |
DE4034723C2 (en) | Process for protecting grid-connected inverters | |
JP2634692B2 (en) | Secondary overvoltage protection device for AC-excited synchronous machine | |
JPH01291602A (en) | Protective device of power source equipment | |
JPH0488826A (en) | Protective device for thyristor converter | |
JPS639280Y2 (en) | ||
JPS644433B2 (en) | ||
JPH10174441A (en) | Current form conversion device | |
JPH0678561A (en) | Power converter and controlling thereof | |
JPS59220068A (en) | Protecting system of gate turn-off thyristor |