JPH02270430A - デイジタル信号伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ディジタル音声などの信号を伝送するため
にそのディジタル信号を取扱うディジタル信号送信装置
と受信装置とからなるディジタル信号伝送装置に関する
ものである。

［従来の技術］ 第９図は、ディジタル音声データを伝送する一般的なフ
ォーマットとして、日本電子機械工業会（ＥＩＡＪ）発
行のＣＰ−３４Ｏｒディジタルオーディオインターフェ
ース」に開示されている信号フォーマットの構成図を示
し、同図において明らかなように、１フレームはそれぞ
れプリアンプルがＢまたはＭの左チャンネル（Ｌｃｈ）
とプリアンプルがＷの右チャンネル（Ｒｃｈ）のオーデ
ィオデータを含む２つのサブフレームからなっており、
各サブフレームはＯ〜３１の３２個のタイムスロット、
つまり３２ビットから構成される。各サブフレームの先
頭４ビットは同期プリアンプル信号（ＳＹＮＣ）であり
、サブフレーム識別信号と同期信号とを兼ねている０次
の４ビットは予備ビットであり、オーディオオキジヤリ
情報（ＡＵＸ）または後述するオーディオデータの拡張
用として使用される。

次の２０ビットはオーディオサンプルビットであって、
例えばＣＤのように１６ビットのオーディオデータを伝
送するときには（Ｄｌ）の部分に格納し、（ＤＯ）部分
は“０”レベルとする。サブフレームの最後の４ビット
はコントロール信号であり、（Ｖ）はバリデイティフラ
グで、論理“Ｏ”ならばオーディオデータが正しいもの
、′ｌ″ならば°オーディオデータが補正されたもので
あることを示す。

（Ｕ）はユーザーデータビットで、時間情報や曲頭信号
などが伝送される。（Ｃ）はチャンネルステータスビッ
トであり、オーディオデータに関連する制御信号として
サンプリング周波数、コピー禁止の有無、エンファシス
の有無などの情報が伝送される。また、（Ｐ）はパリテ
ィビットで、上記同期プリアンプル信号（ＳＹＮＣ）を
除く２８ビットのＩＩ　Ｏ１１と“ｌｏｏの数がそれぞ
れ偶数になるようにこのビットが決められている。

伝送路上では上記同期プリアンプル信号（ＳＹＮＣ）を
除く各データがバイフェーズマーク方式で変調され、同
期アンプル信号（ＳＹＮＣ）はバイフェーズマーク方式
の変調では出現しないビットパターンを採用することに
よりその検出を可能としている。

［発明が解決しようとする課題］ 従来のディジタル信号伝送装置における伝送フォーマッ
トは、以上のような構成であるために、次のような問題
があった。

すなわち、ディジタル信号の伝送においては、伝送路上
での外部からの雑音などによる外乱や伝送中の信号減衰
などにより信号のビット誤りが発生する。そこで、この
誤りを検出もしくは訂正するために誤り検出符号、誤り
訂正符号が用いられるが、上述のｒイジタルインターフ
ェースフォーマットにおいては、誤り検出のために１ビ
ットのパリティピッ）　（Ｐ）が用いられているのみで
あるから、Ｌサブフレーム内の奇数個のビット誤りを検
出するに過ぎない、また、訂正能力は全くなく、ビット
誤りを検出できても、それを補正するだけである。した
がって、伝送路を長くするなどの伝送条件の悪い場合に
は再生したオーディオ信号に雑音を生じたり、音切れを
生じる。さらに、将来的にオーディオデータ以外のディ
ジタルデータをこのフォーマットで伝送しようとする場
合に、信頼性の点で大きな障害となる。

この発明は上述の問題点を解消するためになされたもの
で、データの誤り検出能力を高めるばかりでなく、その
誤り訂正も可能として非常に高い信頼性を発揮すること
ができるディジタル信号伝送装置を提供することを目的
とする。

［課題を解決するための手段］ この発明に係るディジタル信号伝送装置は、複数ビット
のディジタル情報信号とそれに関連した補助信号または
ディジタル情報信号のビット拡張用の予備信号からなる
一単位のディジタル信号内に、上記ディジタル情報信号
の誤りを検出もしくは訂正する符号を生成し、これを格
納して送信するように構成したディジタル信号送信装置
と、この送信装置に対応して格納された符号を利用して
ディジタル情報信号の誤り検出もしくは誤り訂正をおこ
なうように構成されたディジタル信号受信装置とを有す
ることを特徴とする。

また、請求項２に記載された発明に係るディジタル信号
伝送装置は、複数ビットのディジタル情報信号とそれに
関連する補助信号および補助信号の誤りを検出する１ビ
ットのパリティビットからなる一単位のディジタル信号
列に、上記ディジタル情報信号の誤りを検出もしくは訂
正するための新たな符号を生成しこれを付加して送信す
るように構成したディジタル信号送信装置と、この送信
装置に対応して上記の新たに付加された符号を利用して
ディジタル情報信号の誤り検出もしくは訂正をおこなう
ように構成されたディジタル信号受信装置とを有するこ
とを特徴とする。

［作用］ この発明によれば、一単位のディジタル信号内のうち、
複数ビットのディジタル情報信号の誤りを検出もしくは
訂正する符号を生成し、これを補助信号または予備信号
の一部に格納して送信する一方、受信側において、その
格納された符号を利用して複数ビットのディジタル情報
信号の誤り検出もしくは訂正をおこなうように復号化す
ることができるので、ディジタル信号の伝送において、
信号の誤り検出能力、誤り訂正能力を高めることができ
る。

また、請求項２に記載の発明によれば、一単位のディジ
タル信号列内の複数ビットのディジタル情報信号の誤り
を検出もしくは訂正するための新たな符号を生成し付加
して送信する一方、受信側において、その新たに付加さ
れた誤り検出もしくは訂正符号を利用し、て複数ビット
のディジタル情報信号の誤り検出もしくは訂正をおこな
うように復号化することができるので、上記の場合と同
様にディジタル信号の伝送時の信号の誤り検出能力、誤
り訂正能力を高めることができる。

［発明の実施例］ 以・下、この発明の一実施例を図面にもとづいて説明す
る。

第１図はこの発明の一実施例によるディジタル信号伝送
装置における信号フォーマットのうち、サブフレームの
データ構成の一例を示す図で、同図において、第９図で
示すサブフレームの構成と相違する点は、オーディオサ
ンプル（Ｄｌ）のビットをｉｓとｔ、、第９図ノ（ＡＵ
Ｘ）ｍ域オヨび（ＤＯ）領域の８ビットを新たな符号を
格納する領域（Ｃｈｅｃｋ）として用いる点である。こ
のときの符号としては、サブフレームの３２ビットのう
ちの同期プリアンプル信号（ＳＹＮＣ）領域の４ビット
、（Ｃｈｅｃｋ）領域の８ビットおよびバリデイティフ
ラグ（Ｖ）、ユーザーデータピッ）　（Ｕ）　、チャン
ネルステータスビット（Ｃ）の３ビットを除＜１７ビッ
トのデータに対して生成する誤り検出符号もしくは誤り
訂正符号であり、サブフレーム最後のパリティビット（
Ｐ）は上記の各ビット（Ｃｈｅｃｋ）、（ＤＩ）、（Ｖ
）、（Ｕ）　。

（Ｃ）の２７ビットデータに対して生成する。上記（Ｃ
ｈｅｃｋ）領域に格納するための符号としては一般的に
知られているＣ　ＲＣＣ（Ｃｙｃｌｉｃ　Ｒｅｄｕｎｄ
ａｎｃｙＣｈｅｃｋ　Ｃｏｄｅ）やＢＣＨ符号など種々
の符号を使うことができる。

また、第２図はサブフレームのデータ構成の他の例を示
す図で、オーディオサンプルのビットを（ＤＩ＋ＤＯ）
　ｃ７）　２０ビットトシ、第９図７７）（ＡＵＸ）領
域の４ビットを（Ｃｈｅｃｋ）領域として用いる。この
とうちの同期プリアンプル信号（ＳＹＮＣ）領域の４ビ
ット、（Ｃｈｅｃｋ）領域の４ビットおよびコントロー
ル信号（７）　（Ｖ）　、　（Ｕ）　、　（Ｃ）領域の
３ビットを除く２１ビットのデータに対して生成する誤
り検出符号もしくは誤り訂正符号〒ある。なお、１６〜
２０ビットのオーディオサンプルビットを使用しない（
ＤＯ）領域を論理“ＯＩＩにして（Ｃｈｅｃｋ）領域の
４ビットとすることも可能である。

次に、上記のような伝送フォーマットを使用する信号伝
送装置としてのディジタル信号送信装置および受信装置
について説明する。

第３図はこの発明の一実施例によるディジタル信号送信
装置および受信装置の概略構成図を示すブロック図であ
り、同図において、（３）は合成回路で、ディジタルオ
ーディオ信号入力端子（１）に供給される１６ビット長
のデータと、コントロール信号入力端子（２）に供給さ
れるｍ、（Ｕ）、（Ｃ）の各ビットデータを所定の順序
に並び替える。（４）は符号化回路で、この符号化回路
（４）では計１７ビットのデータに対して８ビットの誤
り検出および訂正符号を生成し、第１図や第２図の（Ｃ
：ｈｅｃｋ）領域に付加して２５ビットのシリアルデー
タを生成する。（５）は変調・同期付加回路（５）で、
上記２５ビットのシリアルデータが入力されるとともに
、この変調Φ同期付加回路（５）において、まずパリテ
ィチエツクピッ）　ＣＰ）が生成付加されたのち、バイ
フェーズマーク変調が施され、さらに同期信号としての
プリアンプル（ＳＹＮＩＩＩ：）が付加されて第１図や
第２図のごとくフォーマット化されたデータとして出力
される０以上の端子（１）、（２）および各回路（３）
　、（４）　、　（５）によりディジタル信号送信装置
（Ａ）が構成されている。

（６）は伝送路で、同軸ケーブルもしくは光フアイバケ
ーブルを利用する。（７）は同期検出・復調回路で、上
記伝送路（６）を介して伝送されるデータが入力される
。ここでは、同期プリアンプル信号（ＳＹＮＣ）が検出
されるとともにクロックが抽出され、このクロックを利
用して復調がなされる。その復調データはパリティチエ
ツクピット（Ｐ）を用いて誤り検出がなされる。（８）
は復号化回路で、この復号化回路（８）では誤り訂正符
号チエツクを利用して伝送路（８）上で生じた誤りを訂
正し、また誤りを検出できたが訂正できない誤りについ
ては必要に応じて補間などの処理をおこなうためのフラ
グを出力する。

（８）は分離回路で、ここで、ディジタルオーディオサ
ンプルとコントロール信号が分離されて、それぞれの出
力端子（ｔｏ）、（ｔｌ）から出力される。

以上の各回路（７）、（８）、（８）および端子（ｔｏ
）、（１１）によりディジタル信号受信装置（Ｂ）が構
成されている。

以下、誤り訂正符号にＢＣＨ符号を使用した場合を例と
してディジタル信号送信装置（Ａ）および受信装置（Ｂ
）を具体的に説明する。ここでは、短縮化Ｂ　ＣＨ（２
７，１９）符号を用いることとする。これはＢ　ＣＨ（
３１，２３）を４ビット短縮化したもので、１誤り訂正
、２誤り検出の能力を有する。生成多項式は、 （Ｘ＋１）（Ｘ’＋だｄ）−ｆ＋　Ｘ７＋　）（４＋　
ＸＪ＋　Ｘ＋１て示される。

第４図は上記ディジタル信号送信装置（Ａ）に含まれる
符号化回路（４）の具体的な構成を示すブロック図で、
同図において、（４１１）は合成回路（３）からの出力
が供給さ・れる入力端子であり、オーディオサンプルな
どがシリアル入力される。８個のフリップフロップ（以
下、ＦＦと称す）　（４１２）〜（４１９）　５Ｊ：び
５個（７）ＥＸ−ＯＲゲー）　（４２０）　〜（４２４
）は除算回路を構成しており、入力データを上述の生成
多項式で除算する機能をもつ、　（４２８）はレジスタ
で、上記除算回路で除算されたデータを保持する。この
期間、スイッチ（４２Ｂ）　、　（４２７）は上側に倒
されている。１７ビットの入力データがシフトされたの
ち、Ｆ　Ｆ　（４１２）〜（４１９）内に残った余りデ
ータが符号となるので、スイッチ（４２Ｅｔ）　。

（４２７）は下側に倒され、８ビットの符号が順次出力
端子（４２９）を介して出力される。そののち、スイッ
チ（４２７）は上側に倒されて符号に引き続きレジスタ
（４２Ｂ）内の１７ビットのデータが出力され、変調・
同期付加回路（５）に送られる。

−第５図は上記受信装置（Ｂ）における復号化回路（８
）の構成を示すブロック図で、同図において、（８１１
）は受信して復調されたデータがシリアルに供給される
入力端子である。　（８１２）はレジスタで、上記入力
端子（８１１）に先に入ってくる８ビットの訂正符号を
保持する。　（８１４）、（８１５）は除算回路で、上
記８ビットの訂正符号につづくデータが入ってくるとき
、図の左側に倒れるスイッチ（８１３）を介して１７ビ
ットのデータが供給される。この１７ビットのデータが
供給されたのち、上記スイッチ（８１３）は図の右側に
倒され、上記レジスタ（８１２）内に保持されている訂
正符号が除算回路（８１４）、（８１５）に入力される
。この除算回路（８１４）および（８１５）はそれぞれ
（Ｘ″＋Ｘ３＋　１）および（×＋１）の多項式で入力
信号を割り算するもので、１７ビットのデータおよび８
ビットの訂正符号が割り切れるかどうかおよび割り切れ
なかったときの余りの値を情報として出力する。　（８
１Ｂ）は判定回路で、この判定回路（８１Ｂ）では上記
除算回路（８１４）および（８１５）の除算の結果にも
とづいて誤りなし、１ビット誤り、２ビット誤りの判定
をおこない、１ビット誤りのときは、誤りの生じている
ビットの値をＥＸ−ＯＲゲート（８１８）の一方に入力
して反転することにより誤りを訂正する。

（８１？）はレジスタで、このレジスタ（８１７）は誤
り訂正をおこなうまでのビットの遅延をおこなうための
ものであり、その出力がＥＸ−ＯＲゲート（８１８）の
他方に入力されている。

１ビット訂正のおこなわれたデータは出力端子（８１９
）から出力されて、次の分離回路（８）へ送られる。ま
た、２ビット誤りのときは出力端子（８２Ｇ）を介して
フラグ情報が出力される。このフラグ情報が出力された
場合には、分離回路（８）に含まれる補正回路（図示せ
ず）において、データの補正をおこない、オーディオ信
号に異音が発生するのを防ぐ。

なお、上記実施例ではＢＣＨ符号を用いた例を示したが
、上述したように使用する符号はこれに限定されない。

また、本実施例では情報信号の後に訂正符号を付加する
ようにしたため、受信装置の復号化回路でいったん、先
に入力された訂正符号をレジスタに保持する構成とした
が、符号によっては受信時に訂正符号から順次演算して
訂正などをおこなうことも可能である。

また、第２図に示したように、８ビットの内の一部を新
たな訂正符号領域に、他は別の目的に使用できるのも明
らかである。

次に、この発明の他の実施例を図面にもとづいて説明す
る。

第６図はこの発明の他の実施例によるディジタル信号伝
送装置における信号フォーマットのうち、新たなサブフ
レームフォーマットのデータ構成図を示し、同図におい
て、第９図で示すサブフレームと相違するのは、新たに
（Ｃｈｅｃｋ）領域として８ビットの符号を付加して、
サブフレームのビット長を４０ビットに拡張した点であ
る。この（Ｃｈｅｃｋ）領域に付加する符号は同期プリ
アンプル信号（ＳＹＮＣ）を除く２８ビットのデータに
対して新たに生成されたもので、符号の種類としては、
高い誤り検出能力のみを有するＣ　ＲＣ（Ｃ７ｃ目ＣＲ
ｅｄｕｎｄａｎｃｙ　Ｃｈｅｃｋ）符号や検出・訂正能
力をもつＢＣＨ符号など各種の符号を用いることができ
る。変調方式、同期信号パターンなどはすべて第９図の
フォーマットと同じである。

上記伝送方式におけるフレームの周波数はオーディオデ
ータの標本化周波数に等しくなり、伝送路上での最高ビ
ット周波数（伝送レート）は第９図のフォーマットより
若干上がり、標本化周波数を（Ｆｓ）とすると（１８０
Ｘ　Ｆ３）となる、なお、ここで、（Ｃｈｅｃｋ）領域
のビット数は８ビットに限定されるものでなく、任意の
値がとれる。

第７図は上記第６図で示すようなフォーマットを使用す
るディジタル信号伝送装置としてのディジタル信号送信
装置（Ａ）および受信装置（Ｂ）の概略構成を示すブロ
ック図であり、同図で明らかなように、送信装置（Ａ）
は第３図で示す構成と同様に、入力端子（１）　、（２
）および合成回路（３）、符号化回路（０，変調・同期
付加回路（５）とからなる、ここで、第３図と相違する
のは、符号化回路（４）において、入力された２８ビッ
トのデータから８ビットの誤り検出もしくは誤り訂正符
号を生成し、これを２８ビットデータの後に付加して、
第７図の（ＳＹＮＣ）を除く一連のサブフレームのデー
タとして変調・同期付加回路（５）に送り込む点である
。

また、伝送路（８）および受信装置（Ｂ）は第３図で示
す構成と同一であるため、該当部分に同一の符号を付し
て、それらの詳しい説明を省略する。

次に、誤り訂正符号として、短縮化ＢＣＨ（３８，２８
）符号を使用した場合のディジタル信号送信装置（Ａ）
に含まれる符号化回路（４）および受信装置（Ｂ）に含
まれる復号化回路（８）の構成について述べる。ここで
、上記の誤り訂正符号はＢＣＨ（８３，５５）を２７ビ
ット短縮したもので、短縮したデータ部分は“ＯＮデー
タであるとみなして処理することができる。また、この
符号は１誤り訂正、２誤り検出の能力を有し、生成多項
式は次式で示される。

（Ｘ＋１）（Ｘ’＋Ｘｊ＋１）　　−Ｘ９＋　Ｘ７＋　
Ｘ’＋　１＜１÷Ｘ　＋１符号化回路（４）は複数側の
ＦＦとＥＸ−ＯＲゲートからなる除算回路で構成されて
おり、２８ビットの入力データを上記の生成多項式で除
算をおこない、その余り８ビットのデータが符号となる
ので、２８ビットのデータに引き続きその余り８ビット
のデータを付加して出力する。

一方、復号化回路（８）は第８図に示すごとく。

レジスタ（８１７）と２つの除算回路（８１４）　、（
８１５）と誤り判定回路（８１Ｂ）およびＥＸ−５Ｒゲ
ート（８１Ｂ）とにより構成される。そして、入力端子
（８１１）に供給されるシリアルデータはレジスタ（８
１７）と、２つの除算回路（８１４）、（８１５）に入
力される。この除算回路（８１４）、（８１５）はそれ
ぞれ入力データを（ｘｑ＋ｘ’◆１）および（Ｘ＋１）
の多項式で除算するもので、入力データに誤りがなかっ
たならば、入力データはいずれの多項式によっても割り
切れる。この除算の結果である余り情報は、誤り判定回
路（８１Ｂ）に送られ、誤りなし、１ビット誤り、２ビ
ット誤りの判定をおこなう、１ビット誤りの場合は、レ
ジスタ（８１７）を介して遅延されたデータの所定位置
のビットをＥＸ−ＯＲゲート（８１ｆｌ）を用いて反転
することにより、訂正がおこなわれる。その訂正の終了
したデータは出力端子（８１９）を介して出力されると
ともに、２ビット誤りの場合は、出力端子（８２０）を
介してフラグ情報が出力される。このフラグが出力され
た場合には、前述のように必要に応じて分離回路（１３
）に含まれる補正回路〔図示せず〕において、前置保持
などの補正をおこない、オーディオ信号に異音や雑音が
発生するのを防ぐ。

なお、上記の他の実施例においても、ＢＣＨ符号を新た
な符号として用いたが、前述のごとくこれに限定されず
、またその符号のビット長も任意である。

また、上記の誤り検出もしくは訂正符号はサブフレーム
内の同期プリアンプル信号（ＳＹＮＣ）を除くすべての
データに対して生成されたものである必要はなく１例え
ばオーディオサンプルのみの誤りを検出もしくは訂正し
得るようにしてもよい。

さらに、上記符号のサブフレーム内での配置は、最後部
に限定されるものではないが、一般的に符号生成、復号
化の過程においてサブフレームの最後部に配置するのが
回路構成を簡単にできるので望ましい。

また、上記の各実施例では、ディジタルオーディオ信号
の伝送に適用したが、そのほかいかなるディジタル情報
信号の伝送に適用してもよい。

［発明の効果］ 以上のように、この発明によれば、伝送レートなどを上
げることなく、ディジタルオーディオインターフェース
フォーマットなどのデータの誤り検出能力、誤り訂正能
力を高めることができるので、非常に信頼性の高いディ
ジタルデータ伝送を実現できる。

また、固定化されているフォーマットに対し新たな符号
を生成し付加した信号を伝送することで、データの誤り
検出能力、誤り訂正能力を一層高めることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるディジタル信号伝送
装置における信号フォーマットの一例を示す構成図、第
２図は同じく信号フォーマットの他の例を示す構成図、
第３図はこの発明の一実施例によるディジタル信号送信
装置および受信装置の構成を示すブロック図、第４図は
ディジタル信号送信装置に含まれる符号化回路の具体的
な構成を示すブロック図、第５図はディジタル信号受信
装置に含まれる復号化回路の具体的な構成を示すブロッ
ク図、第６図はこの発明の他の実施例による信号フォー
マットの構成図、第７図は第６図の信号フォーマットを
使用するディジタル信号送信装置および受信装置の構成
を示すブロック図、第８図は第７図に示す受信装置に含
まれる復号化回路の構成を示すブロック図、第９図は従
来のディジタルオー°デイオインターフェースフォーマ
ットの信号フォーマットの構成図である。 （４）・・・符号化回路、（８）・・・伝送路、（８）
・・・復号化回路、（Ａ）・・・送信装置、（Ｂ）・・
・受信装置。 なお、図中の同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）複数ビットのディジタル情報信号とこのディジタ
   ル情報信号に関連した補助信号または上記ディジタル情
   報信号のビット拡張用の予備信号とからなる一単位の信
   号の先頭に同期信号を付加して一単位のディジタル信号
   として送信するように構成されたディジタル信号送信装
   置と、この送信装置により送信される一単位のディジタ
   ル信号を受信し復調するように構成されたディジタル信
   号受信装置とを有するディジタル信号伝送装置であつて
   、上記ディジタル信号送信装置は上記一単位のディジタ
   ル信号内の複数ビットのディジタル情報信号の誤りを検
   出もしくは訂正する符号を生成する符号化手段と、この
   符号化手段により生成した符号を上記補助信号または予
   備信号の一部に格納して送信する手段とを備え、また上
   記ディジタル信号受信装置は上記補助信号または予備信
   号の一部に格納されている誤り検出もしくは誤り訂正符
   号を利用して上記ディジタル情報信号の誤り検出または
   誤り訂正をおこなう復号化手段を備えていることを特徴
   とするディジタル信号伝送装置。
2. （２）複数ビットのディジタル情報信号とこのディジタ
   ル情報信号に関連した補助信号および上記補助信号の誤
   り検出する１ビットのパリテイビットからなる一単位列
   の信号の先頭に同期信号を付加して一単位のディジタル
   信号列として送信するように構成されたディジタル信号
   送信装置と、この送信装置により送信される一単位のデ
   ィジタル信号列を受信し復調するように構成されたディ
   ジタル信号受信装置とを有するディジタル信号伝送装置
   であつて、上記ディジタル信号送信装置は上記一単位の
   ディジタル信号列内の複数ビットのディジタル情報信号
   の誤りを検出もしくは訂正するための新たな符号を生成
   しこれを一単位の信号列に付加する符号化手段を備え、
   また上記ディジタル信号受信装置は上記の新たに付加さ
   れた誤り検出もしくは訂正符号を利用して上記ディジタ
   ル情報信号の誤り検出もしくは訂正をおこなう復号化手
   段を備えていることを特徴とするディジタル信号伝送装
   置。