JPH02257553A - Driving method for image forming device - Google Patents
Driving method for image forming deviceInfo
- Publication number
- JPH02257553A JPH02257553A JP7660789A JP7660789A JPH02257553A JP H02257553 A JPH02257553 A JP H02257553A JP 7660789 A JP7660789 A JP 7660789A JP 7660789 A JP7660789 A JP 7660789A JP H02257553 A JPH02257553 A JP H02257553A
- Authority
- JP
- Japan
- Prior art keywords
- grid
- electron
- voltage
- image forming
- forming apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 15
- 238000010894 electron beam technology Methods 0.000 claims abstract description 15
- 238000010586 diagram Methods 0.000 description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、多数の電子放出素子と、前記多数の電子放出
素子から放出される電子ビーム群を変調するためのグリ
ッド電極とを備えた画像形成装置の駆動方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention provides an image forming apparatus comprising a large number of electron-emitting devices and a grid electrode for modulating a group of electron beams emitted from the large number of electron-emitting devices. The present invention relates to a method of driving a forming apparatus.
［従来の技術］
従来、簡単な構造で電子の放出が得られる素子として、
例えば、エム アイ エリンソン（Ｍ、 Ｉ。[Prior Art] Conventionally, as an element that can emit electrons with a simple structure,
For example, M.I. Ellingson (M, I.
Ｅｌｉｎｓｏｎ）等によって発表された冷陰極素子が知
られている。［ラジオ エンジニアリング エレクトロ
ンフィジ４−） ス（Ｒａｄ（ｏ Ｅｎｇ、 ＥＩｅｃ
ｔｒａｒ＋。A cold cathode device announced by John Elinson et al. is known. [Radio Engineering Electron Physics 4-) Rad(o Eng, EIec
trar+.
Ｐｈ２ｓ、）第１Ｏ巻、１２９０〜１２９Ｂ頁、１９６
５年］この種の電子放出素子としては、前記エリンンン
等により開発されたＳｎ０？（Ｓｂ）薄膜を用いたもの
、Ａｕ薄膜によるもの［ジー・ディトマー“スインソリ
ド ７４ ）ＩしＪＡス゛’ （Ｇ、 Ｄｉｔｔｍｅｒ
：“Ｔｈ１ｎＳｏｌｉｄ Ｆｉｌｍｓ ” ） 、 ９
巻、３１７頁、 （１９７２年月、ＩＴＯ９膜による
もの［エム ハートウェル アンド シー ジー フォ
ンスタッド“アイ イーイー イー トランス”イー
デイ−コンク（Ｍ、 Ｈａｒｔｗｅｌｌ ａｎｄ Ｃ，
Ｇ、 Ｆｏｎｓｔａｄ： ＩＥＥＥＴｒａｎｓ、
ＥＤ Ｃｏｎｆ、 ” ） ５１９頁、 （１９７５
年）］、カーボン薄膜によるもの［荒木久他：“真空”
。Ph2s, ) Volume 1O, pp. 1290-129B, 196
5 years] As an electron-emitting device of this type, the Sn0? developed by Erinne et al. (Sb) Thin film, Au thin film [G. Dittmer "Sinsolid 74"]
:“Th1nSolid Films”), 9
Volume, 317 pages, (Monday 1972, ITO9 film [M. Hartwell and C.G.
De-Conch (M, Hartwell and C,
G, Fonstad: IEEE Trans;
ED Conf, ”) 519 pages, (1975
)], by carbon thin film [Hisashi Araki et al.: “Vacuum”
.
＠２８巻、第１ 号、 ２２３Ｉ 、 （１９８３年）
］ナトカ報告されている。@Volume 28, No. 1, 223I, (1983)
] Natka has been reported.
また、上記以外にも、薄膜熱カソードやＭＩＸ形放出素
子等の有望な電子放出素子が数多く報告されている。In addition to the above, many promising electron-emitting devices such as thin-film thermal cathodes and MIX-type emitting devices have been reported.
これらは、成膜技術やフォトリソグラフィー技術の急速
な進歩とあいまって、基板上に多数の素子を形成するこ
とが可能となりつつあり、マルチ電子ビーム源として、
蛍光表示管、平板型ＣＲＴ 。Combined with rapid advances in film-forming technology and photolithography technology, it is becoming possible to form a large number of elements on a substrate, and as a multi-electron beam source,
Fluorescent display tube, flat CRT.
電子ビー、ム描画装置等の各種画像形成装置への応用が
期待されるところである。Applications to various image forming apparatuses such as electron beam and beam lithography apparatuses are expected.
［発明が解決しようとする課題］
ところで、これらの素子を画像形成装置に応用する場合
、一般には、Ｘ板上に多数の素子を配列形成し、各素子
間を薄膜もしくは厚膜の電極で電気的に配線し、マルチ
電子ビーム源として用いるが、配線抵抗で生じる電圧降
下のために、各素子毎に印加される電圧がばらついてし
まうという現象が起きる。その結果、各放出素子から放
出される電子ビームの電流量にばらつきが生じ、形成さ
れる画像に輝度（濃度）むらが起きるという問題が発生
していた。[Problem to be Solved by the Invention] By the way, when applying these elements to an image forming apparatus, generally a large number of elements are arranged and formed on an X-plate, and electricity is connected between each element using thin film or thick film electrodes. However, due to the voltage drop caused by the wiring resistance, the voltage applied to each element varies. As a result, the amount of current of the electron beam emitted from each emitting element varies, causing a problem of uneven brightness (density) in the formed image.
第１１図及び第１２図は、この問題をより詳しく説明す
るための図で、両図とも（ａ）は電子放出素子と配線抵
抗及び電源を含む等価回路図であり、（ｂ）は各電子放
出素子の正極と負極の電位を示す図、また（Ｃ）は各素
子の正負極間に印加される電圧を示す図である。第１１
図（ａ）は、並列接続されたＮ個の電子放出素子ＤＩ
−ＤＨと電源ＶＥとを接続した回路を示すもので、電源
の正極と素子Ｄ１の正極を、また電源の負極と素子ＯＮ
の負極を接続したものである。また、各素子を並列に結
ぶ共通配線は、図に示すように隣接する素子間でｒの抵
抗値を有するものとする。（画像形成装置では、電子ビ
ームのターゲットとなる画素は、通常等ピツチで配列さ
れている。従って、電子放出素子も空間的に等間隔をも
って配列されており、これらを結ぶ配線は幅や膜厚が製
造上ばらつかない限り、素子間で等しい抵抗値を有する
。）
また、全ての電子放出素子Ｄ１〜ＤＨは、はぼ等しい抵
抗値Ｒｄを各々有するものとする。Figures 11 and 12 are diagrams to explain this problem in more detail. In both figures, (a) is an equivalent circuit diagram including an electron-emitting element, wiring resistance, and power supply, and (b) is an equivalent circuit diagram of each electron. A diagram showing the potentials of the positive and negative electrodes of the emitting element, and (C) a diagram showing the voltage applied between the positive and negative electrodes of each element. 11th
Figure (a) shows N electron-emitting devices DI connected in parallel.
This shows a circuit in which -DH and power supply VE are connected, and the positive pole of the power supply and the positive pole of element D1 are connected, and the negative pole of the power supply and element ON
The negative electrode of Further, it is assumed that the common wiring connecting each element in parallel has a resistance value of r between adjacent elements as shown in the figure. (In image forming devices, the pixels that are the targets of the electron beam are usually arranged at equal pitches. Therefore, the electron-emitting elements are also arranged at equal intervals in space, and the wiring that connects them has a width and film thickness. The elements have the same resistance value as long as there is no manufacturing variation.) Furthermore, it is assumed that all the electron-emitting elements D1 to DH have approximately the same resistance value Rd.
前記第１１図（ａ）の回路図に於て、各素子の正極及び
負極の電位を示したのが第１１図（ｂ）である。In the circuit diagram of FIG. 11(a), FIG. 11(b) shows the potentials of the positive and negative electrodes of each element.
図の横軸は、ＤＩ−ＯＮの素子番号を示し、縦軸は電位
を示す、・印は各素子の正極電位、■印は負極電位を表
わしており、電位分布の傾向を見易くするため１便宜的
に拳印（ｌ印）を実線で結んでいる。The horizontal axis of the figure shows the element number of the DI-ON, and the vertical axis shows the potential. The * mark shows the positive electrode potential of each element, and the ■ mark shows the negative electrode potential. For convenience, the fist seals (l marks) are connected with solid lines.
本図から明らかなように、配線抵抗ｒによる電圧降下は
、−様に起こるわけではなく、正極側の場合は、素子Ｄ
Ｉに近い程急峻であり、逆に負極側では、素子Ｄ１１に
近い程急峻になっている。これは、正極側では口１に近
い程、配線抵抗ｒを流れる電流が大きく、また負極側で
はＤＮに近い程、大きな電流が流れるためである。As is clear from this figure, the voltage drop due to the wiring resistance r does not occur in a negative manner; in the case of the positive electrode side, the voltage drop due to the wiring resistance r
The closer it is to I, the steeper it is; conversely, on the negative electrode side, the closer it is to element D11, the steeper it is. This is because on the positive electrode side, the closer to the port 1, the larger the current flows through the wiring resistance r, and on the negative electrode side, the closer to DN, the larger the current flows.
これから、各素子の正負極間に印加される電圧をプロッ
トしたのが第１１図（Ｃ）である０図の横軸は、Ｉｌｌ
〜ＤＮの素子番号、縦軸は印加電圧を各々示し、第１１
図（ｂ）と同様傾向を見易くするために便宜的に０を実
線で結んでいる。From this, the horizontal axis of Figure 11 (C), which plots the voltage applied between the positive and negative electrodes of each element, is Ill
~DN element numbers, the vertical axis represents the applied voltage, and the 11th
As in Figure (b), 0 is connected with a solid line for convenience in order to make the trend easier to see.
本図から明らかなように、第１１図（ａ）のような回路
の場合には、両端の素子（ＤＩ及びＯＮ）に近い程大き
な電圧が印加され、中央部付近の素子では印加電圧が小
さくなる。As is clear from this figure, in the case of the circuit shown in Figure 11(a), a larger voltage is applied closer to the elements at both ends (DI and ON), and a smaller voltage is applied to the elements near the center. Become.
従って、各電子放出素子から放出される電子ビームは、
両端の素子程ビーム電流が大きくなり、画像形成装置に
応用した場合、極めて不都合である、（例えば、両端に
近い部分の画像は濃度が濃く、中央部付近の濃度は淡く
なってしまう。）
一方、第１２図に示すのは、並列接続された素子列の片
側（本図では゛素子ＤＩ側）に電源の正負極を接続した
場合である。この様な回路の場合には。Therefore, the electron beam emitted from each electron-emitting device is
The beam current becomes larger for the elements at both ends, which is extremely inconvenient when applied to an image forming device (for example, the image near the ends has a high density, and the density near the center becomes low). What is shown in FIG. 12 is a case where the positive and negative poles of the power supply are connected to one side (the "element DI side" in this figure) of the element rows connected in parallel. In the case of a circuit like this.
同図（ｂ）に示すように、正極側、負極側ともＤｌに近
い程配線抵抗ｒによる電圧降下が大きくなる。As shown in FIG. 6(b), the voltage drop due to the wiring resistance r increases as the voltage drops closer to Dl on both the positive and negative sides.
従って、各素子に印加される電圧は、同図（Ｃ）に示す
ように、Ｄ、に近い程大きなものとなり１画像形成装置
として応用するには極めて不都合である。Therefore, as shown in FIG. 2C, the voltage applied to each element becomes larger as it approaches D, which is extremely inconvenient for application as an image forming apparatus.
以上、二つの例で示したような素子毎の印加電圧のばら
つきの程度は、並列接続される素子の総数Ｎや、素子抵
抗Ｒｄと配線抵抗ｒの比（＝ Ｒｄ／ｒ）、あるいは電
源の接続位置により異なるが、一般にはＮが大きい程、
Ｒｄ／ｒが小さい程、ばらつきは顕著となり、また荊
記第１１図よりも第１２図の接続方法のほうが、素子に
印加される電圧のばらつきが大きい。例えば、第１１図
の接続法で素子抵抗Ｒｄ＝１にΩ、ｒ＝１０ｍΩの場合
、Ｎ＝１００テあれば印加電圧の最も大きな素子と最も
小さな素子を比較すると、Ｖｓａｘ ： Ｖｍｉｎ＝
１０２：１００程度であるが、Ｎ ＝ １０００であれ
ば、Ｖｓａｘ ： Ｖｓｉｎ＝ ４７２：１００ とば
らつきの割合は大きくなる。As shown in the above two examples, the degree of variation in the applied voltage for each element depends on the total number of elements connected in parallel N, the ratio of element resistance Rd to wiring resistance r (= Rd/r), or the power supply It varies depending on the connection position, but in general, the larger N is, the
The smaller Rd/r is, the more significant the variation becomes, and the connection method shown in FIG. 12 has a larger variation in the voltage applied to the element than the connection method shown in FIG. 11. For example, in the connection method shown in Fig. 11, when the element resistance Rd = 1 Ω and r = 10 mΩ, if N = 100, comparing the element with the largest applied voltage and the element with the smallest applied voltage, Vsax: Vmin=
The ratio is approximately 102:100, but if N = 1000, the ratio of variation increases to Vsax:Vsin = 472:100.
また、Ｎ ＝ １０００． Ｒｄ＝ ｌ ｋΩ、ｒ＝１
ｍΩの配線抵抗の場合には、Ｖｓａｘ ： Ｖｍｉｎ＝
１２７：１００程度であるが、配線抵抗をｒ ＝ １
０ｍΩとすると、ｖ＠ａＸ：Ｖｓｉｎ＝ ４７２：１０
０程度というようにばらつきの程度は大きくなる。Also, N = 1000. Rd=l kΩ, r=1
In the case of a wiring resistance of mΩ, Vsax: Vmin=
127:100, but if the wiring resistance is r = 1
If 0mΩ, v@aX:Vsin= 472:10
The degree of variation becomes large, such as about 0.
以上説明したように、特性の等しい電子放出素子を複数
個並列に接続した場合には、配線抵抗により生ずる電圧
降下のため、各素子に実効的に印加される電圧は、素子
毎にばらついてしまい、電子ビームの放出量が不均一と
なり、画像形成装置として応用する場合に不都合であっ
た。As explained above, when multiple electron-emitting devices with the same characteristics are connected in parallel, the effective voltage applied to each device varies due to the voltage drop caused by wiring resistance. , the amount of emitted electron beam becomes non-uniform, which is inconvenient when applied as an image forming apparatus.
特に、画素数の多い（Ｎの大きい）大容量表示装置を実
現しようとする場合には、上記ばらつきの割合は顕著と
なり、画像の濃度むらが大きな問題となっていた。In particular, when attempting to realize a large-capacity display device with a large number of pixels (a large number of N), the above-mentioned rate of variation becomes significant, and uneven density of images becomes a major problem.
［課題を解決するための手段及び作用１以上の問題点解
決のため本発明は、各電子放出素子から放出される電子
ビームの通過と遮断を制御するための変調グリッドを設
け、各変調グリッド毎に、印加する電圧パルスのパルス
幅を変えることにより、どの素子からも等しい量の電子
がターゲットに照射されるようにしたものである。[Means and Effects for Solving the Problems] In order to solve one or more problems, the present invention provides a modulation grid for controlling passage and blocking of the electron beam emitted from each electron-emitting device, and a modulation grid for each modulation grid. In addition, by changing the pulse width of the applied voltage pulse, the target is irradiated with the same amount of electrons from all elements.
すなわち、電子放出素子が前記第１１図のような配線の
場合には、両端よりも中央のグリッドのパルス幅を長く
し、また、前記第１２図のような配線の場合には、素子
の給電側から遠いグリッド程パルス幅を長くするもので
ある。In other words, if the electron-emitting device has wiring as shown in FIG. 11, the pulse width of the central grid is longer than that of both ends, and if the electron-emitting device has wiring as shown in FIG. The farther the grid is from the side, the longer the pulse width is.
［実施例］ 以下、本発明を実施例にて説明する。[Example] The present invention will be explained below with reference to Examples.
第１図〜第７図は、本発明の一実施例を表わすものであ
る。1 to 7 depict one embodiment of the present invention.
以下、本実施例での装置の動作を、順を追って説明する
。Hereinafter, the operation of the apparatus in this embodiment will be explained in order.
第１図は表示パネルの構造を示しており、図中ＶＣはガ
ラス製の真空容器で、その一部であるＦＰは、表示面側
のフェースプレートを示している。FIG. 1 shows the structure of a display panel. In the figure, VC is a glass vacuum container, and FP, which is a part of the vacuum container, is a face plate on the display surface side.
フェースプレートＦＰの内面には、例えばＩＴＯを材料
とする透明電極が形成され、さらにその内側には、赤、
緑、青の蛍光体がモザイク状に塗り分けられ、ＣＲＴの
分野では公知のメタルバック処理が施されている。（透
明電極、蛍光体、メタルバックは図示せず。）また、前
記透明電極は、加速電圧を印加するために、端子ＥＶを
通じて真空容器外と電気的に接続されている。A transparent electrode made of, for example, ITO is formed on the inner surface of the face plate FP, and a red,
Green and blue phosphors are painted separately in a mosaic pattern, and a metal back treatment known in the CRT field is applied. (The transparent electrode, phosphor, and metal back are not shown.) Furthermore, the transparent electrode is electrically connected to the outside of the vacuum vessel through a terminal EV in order to apply an accelerating voltage.
また、Ｓは前記真空容器ＶＣの底面に固定されたガラス
基板で、その上面には、電子放出素子がＮ個×β列にわ
たり配列形成されている。該電子放出素子群は、列毎に
電気的に並列接続されており、各列の正極側配線（負極
側配線）は、端子Ｄｐ、 −Ｄ、ｊ （端子Ｄ１〜Ｄ
−１）によって真空容器外と電気的に接続されている。Further, S is a glass substrate fixed to the bottom surface of the vacuum container VC, and on the top surface thereof, electron-emitting devices are arranged in N×β rows. The electron-emitting device groups are electrically connected in parallel in each column, and the positive electrode side wiring (negative electrode side wiring) of each column is connected to terminals Dp, -D, j (terminals D1 to D
-1) is electrically connected to the outside of the vacuum vessel.
すなわち本装置では、第１１図（ａ）の接続法による素
子列が４列にわたり、基板Ｓ上に形成されている。（１
列あたりの素子数はＮ ｍである。）
また、基板Ｓとフェースプレー）ＦＰの中間には、スト
ライプ状のグリッド電極ＧＲが設けられている。グリッ
ド電極ＧＲは、前記素子列と直交してＮ本設けられてお
り、各電極には電子ビームを透過するための空孔Ｇｈが
設けられている。空孔Ｇｈは、第１図の例のように各電
子放出素子に対応して１個づつ設けてもよいし、あるい
は微小な孔をメツシュ状に多数設けてもよい、各グリッ
ド電極は、端子Ｇ１〜ＧＮによって真空容器外と電気的
に接続されている。That is, in this device, four rows of elements are formed on the substrate S using the connection method shown in FIG. 11(a). (1
The number of elements per column is N m. ) Also, a striped grid electrode GR is provided between the substrate S and the face plate (FP). N grid electrodes GR are provided perpendicularly to the element array, and each electrode is provided with a hole Gh for transmitting an electron beam. One hole Gh may be provided corresponding to each electron-emitting device as in the example shown in FIG. 1, or a large number of fine holes may be provided in a mesh shape. It is electrically connected to the outside of the vacuum container by G1 to GN.
本パネルでは、交情の電子放出素子列と８個のグリッド
電極列により、 ＸＹマトリクスが構成されている。電
子放出列を一列づつ順次駆動（走査）するのと同期して
グリッド電極列に画像１９４７分の変調信号を同時に印
加することにより、各電子ビームの蛍光体への照射を制
御し１画像を１ラインづつ表示していくものである。In this panel, an XY matrix is composed of a row of electron-emitting devices and eight grid electrode rows. By sequentially driving (scanning) the electron emission rows one by one and simultaneously applying modulation signals for 1947 images to the grid electrode row, the irradiation of each electron beam to the phosphor is controlled and one image is converted into one image. It is displayed line by line.
第２図に示すのは、前記第１図の表示パネルを駆動する
ための電気回路をブロック図で示したもので、ｌは第１
図で示した表示パネル、２は素子列駆動回路、３は変調
グリッド駆動回路、４は高電圧電源である０表示パネル
ｌの電極端子ＥＶは、高電圧電源４から、例えば１０Ｋ
Ｖ程度の加速電圧を供給される。また、電子放出素子列
の負極側配線端子（０，１〜ロー１）はグランドレベル
（ＯＶ）に接地され、正極側の配線端子（Ｄｐ＋〜Ｄｐ
ｌ）は素子列駆動回路ブロック２と接続されている。ま
たグリッド電極は、端子Ｇｌ −ＧＮを通じて変調グリ
ッド駆動回路３と接続されている。What is shown in FIG. 2 is a block diagram of an electric circuit for driving the display panel shown in FIG.
In the display panel shown in the figure, 2 is an element column drive circuit, 3 is a modulation grid drive circuit, and 4 is a high voltage power supply.The electrode terminal EV of the display panel 1 is connected to the high voltage power supply 4, for example, at 10K.
An acceleration voltage of about V is supplied. Further, the negative electrode side wiring terminals (0, 1 to low 1) of the electron-emitting device array are grounded to the ground level (OV), and the positive electrode side wiring terminals (Dp+ to Dp
1) is connected to the element column drive circuit block 2. Further, the grid electrode is connected to a modulation grid drive circuit 3 through terminals Gl-GN.
素子列駆動回路２及び変調グリッド駆動回路３からは、
第３図の駆動タイムチャートに示すタイミングで信号電
圧が出力される。第３図中（ａ）〜（ｄ）は、素子列駆
動回路２からパネルｌのＤＩ）ＩｎＤｐ２．Ｄｐ３＋及
びＤｐ７端子に印加される信号を示すが、図から分かる
通り、ｎｏｔ ＋ ＤＰ２ ＋ ０１１３・・・（Ｄ、
４”’ＤＩｌ（ｊ−１）は図中路） Ｄｐｒ （７）順
に、順次振幅ＶＥＶの駆動パルスが印加される。これと
同期して変調グリッド駆動回路３からは、端子Ｇｌ−Ｇ
Ｎに対し第３図（ｅ）、（ｆ）に示すタイミングで変調
信号（ＶＧ （ＯＮ）又はＶＧ（ＯＦＦ））＞（印加す
Ｊ’Ｌ ６ 、 各端子ニ対して、Ｖｅ （ＯＮ）レベ
ルが印加されるかＶｅ （ＯＦＦ）レベルが印加される
かは、表示画像のパターンにより決まるものである。た
だし、ここで注意すべきは、端子毎にＶＧ（ＯＮ）を印
加するパルス幅が異なることである。（同図では、図面
を簡明にするためＧ＋ （パルス幅はＰＬ（１））とＧ
Ｎ／２ （パルス幅はＰＬ（Ｎ／２））の２つの例のみ
示しである。）これをより詳しく説明するために、各グ
リッド電極に印加する電圧のパルス幅を第４図に示す。From the element array drive circuit 2 and the modulation grid drive circuit 3,
A signal voltage is output at the timing shown in the drive time chart of FIG. In FIG. 3, (a) to (d) show DI)InDp2. of panel I from the element array drive circuit 2. The signals applied to the Dp3+ and Dp7 terminals are shown, but as can be seen from the figure, not + DP2 + 0113...(D,
4'''DIl (j-1) is the path in the figure) Dpr (7) Drive pulses of amplitude VEV are sequentially applied in order. In synchronization with this, the modulation grid drive circuit 3 outputs terminals Gl-G.
At the timing shown in Fig. 3(e) and (f) for N, the modulation signal (VG (ON) or VG (OFF)) >(J'L 6 applied, Ve (ON) level for each terminal. Whether VG (OFF) level or Ve (OFF) level is applied is determined by the pattern of the displayed image.However, it should be noted here that the pulse width for applying VG (ON) differs for each terminal. (In the same figure, to simplify the drawing, G+ (pulse width is PL(1)) and G
Only two examples of N/2 (pulse width is PL(N/2)) are shown. ) To explain this in more detail, FIG. 4 shows the pulse width of the voltage applied to each grid electrode.
図に於て、横軸は各グリッド電極を、縦軸は印加する電
圧のパルス幅を示す０図から明らかなように１本装置で
は、印加パルスの幅は中央のグリッド（ＧＮ／２）が最
も大きく、両端ＣＧ＋及びＧＭ）に近づく程小さくなっ
ている。この最大値をＰＬ（Ｎ／２）、最小値をＰＬ（
１）とする０本装置では、このようにＶＧ（ＯＮ）電位
を印加するパルス幅をグリッドごとに変えることにより
、画面の全面にわたり輝度（濃度）むらのない良好な表
示が得られる。それは。In the figure, the horizontal axis indicates each grid electrode, and the vertical axis indicates the pulse width of the applied voltage. It is the largest and becomes smaller as it approaches both ends (CG+ and GM). This maximum value is PL (N/2), and the minimum value is PL (
1), by changing the pulse width for applying the VG (ON) potential for each grid, a good display without uneven brightness (density) can be obtained over the entire screen. it is.
以下に説明するような原理による。This is based on the principle explained below.
すなわち、本装置で用いられる電子放出素子の印加電圧
マＳ出力電流特性例を第５図に示すが、従来問題点の項
で述べたように（第１１図（ｃ）参照）、並列接続され
た素子に於ては、素子毎に印加電圧にばらつきが生じる
ので、出力ビーム電流も素子毎に異なった値となってし
まう０例えば第１１図（Ｃ）に於て、印加電圧の最大値
をＶ■ａｘ、最小値をＶａｉｎとすると、第５図の特性
から出力ビーム電流は、素子によってＥＢ＠ ｉ ｎ以
上ＥＢｓａｘ以下のいずれかの値をとることになる。
。That is, an example of the applied voltage vs. output current characteristics of the electron-emitting device used in this device is shown in FIG. In the case of a device that has been applied, the applied voltage varies from device to device, so the output beam current also has a different value for each device.For example, in Figure 11 (C), when the maximum value of the applied voltage is Assuming that V.sub.ax and the minimum value are Vain, the output beam current will take any value from [email protected] to EBsax depending on the element, based on the characteristics shown in FIG.
.
しかし、第６図に示すように、素子の出力ビーム電流が
異なっても、変調グリッドに印加する電圧のパルス幅を
適当な長さとすることにより、蛍光面に到達するｌパル
ス当たりの電子の量を等しくすることが可能である。す
なわち、最も出力ビーム電流の大きな素子に対しては、
グリッド印加電圧のパルス幅をＰＬ（１）とし、最も出
力ビーム電流の小さな素子に対しては幅がＰＬ（Ｎ／２
）のパルスの電圧を印加すれば、蛍光面に到達する１パ
ルス当たりの電子の量を等しくすることができる。However, as shown in Figure 6, even if the output beam current of the device is different, by setting the pulse width of the voltage applied to the modulation grid to an appropriate length, the amount of electrons per 1 pulse that reaches the phosphor screen can be adjusted. It is possible to make them equal. In other words, for the element with the largest output beam current,
Let the pulse width of the voltage applied to the grid be PL(1), and for the element with the smallest output beam current, the width will be PL(N/2).
) can equalize the amount of electrons per pulse that reach the phosphor screen.
第６図では、ＥＢｓａｘ とＥＢｓｉｎの２例のみ説明
したが、全ての素子について、蛍光面に到達する電子の
量を等しくするようなパルス幅を示すと、前記の第４図
のようになる。In FIG. 6, only two examples, EBsax and EBsin, are explained, but if the pulse width is shown to equalize the amount of electrons reaching the phosphor screen for all elements, the result will be as shown in FIG. 4.
第４図に示したような異なる幅のパルスを各グリッドに
印加するためには、変調グリッド駆動回路として、例え
ば第７図に示すような回路を用いればよい。In order to apply pulses of different widths as shown in FIG. 4 to each grid, a circuit as shown in FIG. 7, for example, may be used as a modulation grid drive circuit.
第７図に於て、５はシリアル・パラレル変換器、６はイ
ンバータ、７及び８はスイッチングトランジスタ、９．
１０．１１は各々パルス発生器である。シリアル・パラ
レル変換器５は、外部からシリアルに送られてくる画像
データを１ライン分（Ｎ個）蓄積し、所定のタイミング
でＰＩ −ＰＭから並列に出力する。 ＰＩ〜ＰＮから
は１表示画像のデータによって各々個別にＨレベル（高
いレベル）もしくはＬレベル（低いレベル）が出力され
るが、Ｈレベルが出力された場合には、接続されたパル
ス発生器から前記第４図で説明した長さのパルスが出力
される。パルスが出力されている間、トランジスタ７が
゛オン、トランジスタ８がオフとなり、グリッド電極の
端子に、ｖｃ （ＯＮ）の波高値をもつ電圧パルスが出
力される。また、シリアル・パラレル変換器５の出力が
Ｌレベルであった場合には、パルス発生器からパルスは
出力されないため、トランジスタ７はオフ、トランジス
タ８はオンとなり、グリッド電極の端子にはＶｃ（ＯＦ
Ｆ）の−定電位が印加される。In FIG. 7, 5 is a serial-to-parallel converter, 6 is an inverter, 7 and 8 are switching transistors, and 9.
10 and 11 are pulse generators, respectively. The serial/parallel converter 5 accumulates one line (N pieces) of image data serially sent from the outside, and outputs it in parallel from the PI-PM at a predetermined timing. PI to PN individually output H level (high level) or L level (low level) depending on the data of one display image, but when H level is output, the connected pulse generator A pulse having the length explained in FIG. 4 above is output. While the pulse is being output, the transistor 7 is turned on and the transistor 8 is turned off, and a voltage pulse having a peak value of vc (ON) is output to the terminal of the grid electrode. Further, when the output of the serial-parallel converter 5 is at L level, no pulse is output from the pulse generator, so the transistor 7 is turned off and the transistor 8 is turned on, and the terminal of the grid electrode is connected to Vc (OF
F) - constant potential is applied.
尚、上記回路中に用いられるパルス発生器としては、例
えば、ワンショットマルチバイブレータのようなもので
よく、その場合には、適当なＲＣを選ぶことにより、各
発生器のパルス幅を設定することができる。Note that the pulse generator used in the above circuit may be, for example, a one-shot multivibrator, and in that case, the pulse width of each generator can be set by selecting an appropriate RC. I can do it.
また、ワンショットマルチバイブレータ以外でも、発振
器、カウンタ、コンパレータといったデジタル回路を組
み合わせれば、所定のパルス幅を出力するパルス発生器
を容易に構成することが可能である。In addition to the one-shot multivibrator, by combining digital circuits such as an oscillator, counter, and comparator, it is possible to easily configure a pulse generator that outputs a predetermined pulse width.
以上本発明を適用した画像形成装置の実施例を説明した
が、グリッド電極に印加する電圧のパルス幅は前記第４
図に示した例に限定されるものではない０例えば、第８
図に示すように、両端（Ｇ＋及びＧＮ）に近いグリッド
電極は、前記第４図と同様個別に異なるパルス幅で駆動
し、中央部（ＧＮ／２）付近のグリッド電極は、数本に
わたり、同一のパルス幅を用いてもよい、これは、中央
部が周辺部に比べて輝度（ｅ度）むらの割合が小さい場
合に適する方法である。また応用、用途により、輝度の
均一性がそれ程厳密に要求されない場合には、例えば第
９図に示すように、複数のグリッドに対して同一のパル
ス幅で駆動してもよい、前記第８図あるいは第９図の方
法は、前記第４図の例と比較して、使用するパルス幅の
種類が減らせるため、パルス発生器の数を減少できるメ
リットがある。Although the embodiments of the image forming apparatus to which the present invention is applied have been described above, the pulse width of the voltage applied to the grid electrode is
For example, the 8th
As shown in the figure, the grid electrodes near both ends (G+ and GN) are individually driven with different pulse widths as in FIG. The same pulse width may be used. This is a method suitable when the rate of uneven brightness (e degrees) in the central area is smaller than in the peripheral area. Depending on the application and use, if the uniformity of brightness is not so strictly required, for example, as shown in FIG. 9, it is possible to drive a plurality of grids with the same pulse width. Alternatively, compared to the example shown in FIG. 4, the method shown in FIG. 9 has the advantage of reducing the number of pulse generators because the number of pulse widths used can be reduced.
また、以上の実施例では、電子放出素子の配線方法が、
従来例で説明した第１１図の場合についての方法である
が、電子放出素子の配線方法が異なる場合には１本発明
のグリッド印加電圧も異なることはいうまでもない０例
えば、従来例第１２図のような配線方法が行われた場合
には、第１θ図に示すようにＯＮに近い程、パルス幅を
長くするのが適する。Furthermore, in the above embodiments, the wiring method for the electron-emitting device is
This is the method for the case of FIG. 11 explained in the conventional example, but it goes without saying that if the wiring method of the electron-emitting device is different, the grid applied voltage of the present invention will also be different. When the wiring method as shown in the figure is used, it is suitable to make the pulse width longer as it is closer to ON as shown in Fig. 1θ.
［発明の効果］
以上説明したように、本発明では、グリッドに印加する
電圧のパルス幅を、電子放出素子から放出される電子ビ
ーム電流のばらつきに応じて、異なった長さとすること
により、蛍光面に到達するｌパルス当たりの電子の量を
素子によらず均一にすることが可能である。これにより
、従来問題となっていた画像の輝度（濃度）むらを解消
でき。[Effects of the Invention] As explained above, in the present invention, the pulse width of the voltage applied to the grid is set to different lengths depending on the variation in the electron beam current emitted from the electron-emitting device, thereby improving fluorescence. It is possible to make the amount of electrons per pulse reaching the surface uniform regardless of the element. This eliminates the uneven brightness (density) of images, which was a problem in the past.
薄形で大面積の大容量表示装置の実用性ス克を大幅に向
上することができた。The practicality of a thin, large-area, large-capacity display device has been significantly improved.
本発明の適用は、実施例で示したような平板型表示装置
以外に、電子放出素子を多数個並列接続した電子源部を
有する画像形成装置の殆どに適用が可能で、例えば電子
ビーム描画装置や画像記録装置の分野にも極めて有効な
ものである。The present invention can be applied to most image forming apparatuses having an electron source section in which a large number of electron-emitting devices are connected in parallel, in addition to flat panel display devices as shown in the embodiments, such as electron beam lithography apparatuses. It is also extremely effective in the field of image recording devices.
第１図は、本発明を適用した画像形成装置の表示パネル
部分の斜視図、第２図は本発明を適用した画像形成装置
の駆動回路のブロック図、第３図は本発明を適用した画
像形成装置の駆動タイムチャート、第４図は本発明を適
用した画像形成装置のグリッド電極駆動電圧のパルス幅
を示す図、第５図は実施例で用いた電子放出素子の特性
を示す図、第６図は本発明における変調グリッドの動作
特性を示す図、第７図は変調グリッド駆動回路を示す図
、第８図、第９図、第１０図は他の例としてのグリッド
電極の駆動電圧のパルス幅を示す図である。
第１１図、第１２図は、本発明の等価回路図及びその構
成要素の電位・電圧を示す図である。
ｌ・・・表示パネル ２・・・素子列駆動回路３・
・・変調グリッド駆動回路
４・・・高電圧電源
５・・・シリアル・パラレル変換器
６・・・インバータ
７．８・・・スイッチングトランジスタ９、１０．１１
・・・パルス発生器FIG. 1 is a perspective view of a display panel portion of an image forming apparatus to which the present invention is applied, FIG. 2 is a block diagram of a drive circuit of the image forming apparatus to which the present invention is applied, and FIG. 3 is an image forming apparatus to which the present invention is applied. 4 is a diagram showing the pulse width of the grid electrode driving voltage of the image forming apparatus to which the present invention is applied; FIG. 5 is a diagram showing the characteristics of the electron-emitting device used in the examples; FIG. FIG. 6 is a diagram showing the operating characteristics of the modulation grid in the present invention, FIG. 7 is a diagram showing the modulation grid drive circuit, and FIGS. 8, 9, and 10 are diagrams showing the driving voltage of the grid electrode as other examples. It is a figure showing pulse width. FIG. 11 and FIG. 12 are diagrams showing an equivalent circuit diagram of the present invention and potentials and voltages of its constituent elements. l... Display panel 2... Element column drive circuit 3.
... Modulation grid drive circuit 4 ... High voltage power supply 5 ... Serial-parallel converter 6 ... Inverter 7.8 ... Switching transistors 9, 10.11
...Pulse generator
Claims (3)
チ電子ビーム源と、前記電子放出素子から放出される電
子ビームの通過と遮断を行なう複数の変調グリッド電極
と、該電子ビームの照射により画像を形成するためのタ
ーゲットとを具備した画像形成装置の変調グリッド電極
各々に印加する電圧パルスのパルス幅が前記複数の電子
放出素子に印加される電圧のばらつきに応じて、異なる
長さとなることを特徴とする画像形成装置の駆動方法。(1) A multi-electron beam source in which a plurality of electron-emitting devices are electrically connected in parallel, a plurality of modulation grid electrodes that pass and block the electron beams emitted from the electron-emitting devices, and irradiation of the electron beams. The pulse width of a voltage pulse applied to each modulation grid electrode of an image forming apparatus equipped with a target for forming an image has a different length depending on variations in the voltage applied to the plurality of electron-emitting devices. A method for driving an image forming apparatus, characterized in that:
電圧、他端から負電圧を印加し得る給電手段及び前記電
圧パルスの調整手段を有した請求項１記載の画像形成装
置の変調グリッド電極に印加される電圧のパルス幅が、
両端の素子に対して中央付近の素子の方が長くなること
を特徴とする画像形成装置の駆動方法。(2) A modulation grid of an image forming apparatus according to claim 1, further comprising a power supply means capable of applying a positive voltage from one end of the parallel-connected electron-emitting device array and a negative voltage from the other end, and a means for adjusting the voltage pulse. The pulse width of the voltage applied to the electrode is
A method for driving an image forming apparatus, wherein an element near the center is longer than an element at both ends.
圧と負電圧を印加し得る給電手段及び前記電圧パルスの
調整手段を有した請求項１記載の画像形成装置の変調グ
リッド電極に印加される電圧のパルス幅が、係る一端に
近い素子に対して遠い素子の方が長くなることを特徴と
する画像形成装置の駆動方法。(3) Application to the modulation grid electrode of the image forming apparatus according to claim 1, further comprising a power supply means capable of applying a positive voltage and a negative voltage to one end of the row of electron-emitting devices connected in parallel, and a means for adjusting the voltage pulse. A method for driving an image forming apparatus, characterized in that the pulse width of a voltage applied to an element closer to one end is longer than that of an element farthest from the other end.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1076607A JP2759483B2 (en) | 1989-03-30 | 1989-03-30 | Driving method of image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1076607A JP2759483B2 (en) | 1989-03-30 | 1989-03-30 | Driving method of image forming apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02257553A true JPH02257553A (en) | 1990-10-18 |
| JP2759483B2 JP2759483B2 (en) | 1998-05-28 |
Family
ID=13610022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1076607A Expired - Fee Related JP2759483B2 (en) | 1989-03-30 | 1989-03-30 | Driving method of image forming apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2759483B2 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580407B1 (en) | 1994-06-08 | 2003-06-17 | Canon Kabushiki Kaisha | Electron-beam generating device having plurality of cold cathode elements, method of driving said device and image forming apparatus applying same |
| WO2004025612A1 (en) * | 2002-09-13 | 2004-03-25 | Kabushiki Kaisha Toshiba | Plane display device, display drive circuit, and display drive method |
| US7079161B2 (en) | 2001-06-14 | 2006-07-18 | Canon Kabushiki Kaisha | Image display apparatus |
| US7154457B2 (en) | 2001-06-14 | 2006-12-26 | Canon Kabushiki Kaisha | Image display apparatus |
| EP1933294A2 (en) | 2006-12-13 | 2008-06-18 | Canon Kabushiki Kaisha | Image display apparatus and driving method of image display apparatus |
| US7474282B2 (en) | 2002-01-25 | 2009-01-06 | Sharp Kabushiki Kaisha | Display unit operating control method, display control method, and display apparatus |
| US8054305B2 (en) | 2008-02-29 | 2011-11-08 | Canon Kabushiki Kaisha | Image display apparatus, correction circuit thereof and method for driving image display apparatus |
| US8330748B2 (en) | 2008-02-29 | 2012-12-11 | Canon Kabushiki Kaisha | Image display apparatus, correction circuit thereof and method for driving image display apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4072445B2 (en) | 2003-02-14 | 2008-04-09 | キヤノン株式会社 | Image display device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4888870A (en) * | 1972-02-23 | 1973-11-21 | ||
| JPS60162293A (en) * | 1984-02-02 | 1985-08-24 | ソニー株式会社 | Display unit |
-
1989
- 1989-03-30 JP JP1076607A patent/JP2759483B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4888870A (en) * | 1972-02-23 | 1973-11-21 | ||
| JPS60162293A (en) * | 1984-02-02 | 1985-08-24 | ソニー株式会社 | Display unit |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580407B1 (en) | 1994-06-08 | 2003-06-17 | Canon Kabushiki Kaisha | Electron-beam generating device having plurality of cold cathode elements, method of driving said device and image forming apparatus applying same |
| US7079161B2 (en) | 2001-06-14 | 2006-07-18 | Canon Kabushiki Kaisha | Image display apparatus |
| US7154457B2 (en) | 2001-06-14 | 2006-12-26 | Canon Kabushiki Kaisha | Image display apparatus |
| US7315314B2 (en) | 2001-06-14 | 2008-01-01 | Canon Kabushiki Kaisha | Image display apparatus |
| US7474282B2 (en) | 2002-01-25 | 2009-01-06 | Sharp Kabushiki Kaisha | Display unit operating control method, display control method, and display apparatus |
| WO2004025612A1 (en) * | 2002-09-13 | 2004-03-25 | Kabushiki Kaisha Toshiba | Plane display device, display drive circuit, and display drive method |
| EP1933294A2 (en) | 2006-12-13 | 2008-06-18 | Canon Kabushiki Kaisha | Image display apparatus and driving method of image display apparatus |
| US8085282B2 (en) | 2006-12-13 | 2011-12-27 | Canon Kabushiki Kaisha | Image display apparatus and driving method of image display apparatus |
| US8054305B2 (en) | 2008-02-29 | 2011-11-08 | Canon Kabushiki Kaisha | Image display apparatus, correction circuit thereof and method for driving image display apparatus |
| US8330748B2 (en) | 2008-02-29 | 2012-12-11 | Canon Kabushiki Kaisha | Image display apparatus, correction circuit thereof and method for driving image display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2759483B2 (en) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02257551A (en) | Image forming device | |
| JP2967288B2 (en) | Multi electron beam source and image display device using the same | |
| CA2183824C (en) | Electron generating device, image display apparatus, driving circuit therefor, and driving method | |
| JP2782224B2 (en) | Driving method of image forming apparatus | |
| KR0170470B1 (en) | Electron beam generating apparatus including a device having a plurality of cold cathode elements, image forming apparatus | |
| CA2201243C (en) | Electron-beam generating apparatus, image display apparatus having the same, and method of driving thereof | |
| US6377002B1 (en) | Cold cathode field emitter flat screen display | |
| US6847338B2 (en) | Electron source apparatus and image forming apparatus | |
| US6294876B1 (en) | Electron-beam apparatus and image forming apparatus | |
| JPH02257553A (en) | Driving method for image forming device | |
| US6624586B2 (en) | Electron source and image forming apparatus | |
| US5818403A (en) | Electron beam-generating apparatus, image-forming apparatus, and driving methods thereof | |
| JPH08292738A (en) | Method and device for driving picture display device | |
| JPH1173898A (en) | Field emission type image display device and its driving method | |
| US20030160581A1 (en) | Display apparatus and driving method of the same | |
| JP2951984B2 (en) | Electron emission element array and image display device using the same | |
| JP2961434B2 (en) | Flat panel display | |
| JP3899741B2 (en) | Driving method of image display device | |
| JP2789210B2 (en) | Electron beam generator and image forming apparatus using the same | |
| JP3000479B2 (en) | Electron beam generator, image forming apparatus and optical signal donating apparatus using the same | |
| JPH04132140A (en) | Multi-electron beam source and image display device using the same | |
| JP2769841B2 (en) | Electron beam generator and image forming apparatus | |
| JP3332529B2 (en) | Electron beam generator and image forming apparatus | |
| JPH03261028A (en) | Surface conduction type electron emitting element array and relative image display device | |
| JP2967284B2 (en) | Image forming apparatus and electron-emitting device array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |